JPH10143661A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH10143661A JPH10143661A JP8298775A JP29877596A JPH10143661A JP H10143661 A JPH10143661 A JP H10143661A JP 8298775 A JP8298775 A JP 8298775A JP 29877596 A JP29877596 A JP 29877596A JP H10143661 A JPH10143661 A JP H10143661A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- bit
- binary
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】
【課題】 ２基準値データパターンに対する２値入力
データの類似度を算出するデータ処理装置に関するもの
である。 【解決手段】 ｍビットの２値入力データパターンと各
々がｍビットからなる２値基準データパターンとの間で
パターンマッチングを行なうデータ処理装置において、
前記ｍビットの２値入力データパターンのデータ値が２
値の何れか一方の値であるビットのビット位置を検索す
るデータ検索手段と、前記データ検索手段の出力に基づ
いて、第１〜第ｎの番号が割り当てられた上記２値デー
タパターンのうち前記データ検索手段の出力と同じビッ
ト位置のデータ値が上記２値の何れか一方の値である２
値データパターンの番号を出力するデータパターン検索
手段と、前記データパターン検索手段の出力に基づき、
同一番号の出力された回数をカウントするカウント手段
とを備えることにより、データ値の一致するビットの計
数を簡略化する。
データの類似度を算出するデータ処理装置に関するもの
である。 【解決手段】 ｍビットの２値入力データパターンと各
々がｍビットからなる２値基準データパターンとの間で
パターンマッチングを行なうデータ処理装置において、
前記ｍビットの２値入力データパターンのデータ値が２
値の何れか一方の値であるビットのビット位置を検索す
るデータ検索手段と、前記データ検索手段の出力に基づ
いて、第１〜第ｎの番号が割り当てられた上記２値デー
タパターンのうち前記データ検索手段の出力と同じビッ
ト位置のデータ値が上記２値の何れか一方の値である２
値データパターンの番号を出力するデータパターン検索
手段と、前記データパターン検索手段の出力に基づき、
同一番号の出力された回数をカウントするカウント手段
とを備えることにより、データ値の一致するビットの計
数を簡略化する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルデータ
処理において、２値基準データパターンに対する２値入
力データの類似度を算出するデータ処理装置に関するも
のである。
処理において、２値基準データパターンに対する２値入
力データの類似度を算出するデータ処理装置に関するも
のである。
【０００２】
【従来の技術】図１２に従来のパターンマッチング回路
の構成図を示すものである。図１２において、まず、ｍ
ビットの２値入力データパターンが格納されるメモリ
（Ｋ行×Ｊ列) １の１行分のデータをシフトレジスタ１
０３に入力し、上記メモリ１に対応したｍビットの２値
入力データパターンとのマッチング基準となるｍビット
の２値基準データパターンが格納されるメモリ（Ｋ行×
Ｊ列) １０２の１行分のデータをシフトレジスタ１０４
に入力する。各シフトレジスタ１０３、１０４にデータ
が入力されるとシフトレジスタ１０３、１０４はシフト
動作を開始する。上記シフトレジスタ１０３の最下位ビ
ット( 以下ＭＳＢという) の内容とシフトレジスタ１０
４のＭＳＢの内容を入力とするＡＮＤ回路１０５は上記
２つのシフトレジスタ１０３、１０４のＭＳＢの内容が
ともに”１”であった場合に１を出力し、次段のカウン
タ１０６のカウント値を歩進する。
の構成図を示すものである。図１２において、まず、ｍ
ビットの２値入力データパターンが格納されるメモリ
（Ｋ行×Ｊ列) １の１行分のデータをシフトレジスタ１
０３に入力し、上記メモリ１に対応したｍビットの２値
入力データパターンとのマッチング基準となるｍビット
の２値基準データパターンが格納されるメモリ（Ｋ行×
Ｊ列) １０２の１行分のデータをシフトレジスタ１０４
に入力する。各シフトレジスタ１０３、１０４にデータ
が入力されるとシフトレジスタ１０３、１０４はシフト
動作を開始する。上記シフトレジスタ１０３の最下位ビ
ット( 以下ＭＳＢという) の内容とシフトレジスタ１０
４のＭＳＢの内容を入力とするＡＮＤ回路１０５は上記
２つのシフトレジスタ１０３、１０４のＭＳＢの内容が
ともに”１”であった場合に１を出力し、次段のカウン
タ１０６のカウント値を歩進する。
【０００３】シフトレジスタ１０３、１０４のＭＳＢの
内容がそれぞれメモリ１、１０２の最上位ビット（ＬＳ
Ｂ）のデータになったとき、シフトレジスタ１０３、１
０４には次のデータがそれぞれメモリ１、１０２から入
力される。メモリ１とメモリ１０２の対応するすべての
データ間で論理積をとったとき、カウンタ１０６にはメ
モリ１に格納されているｍビットの２値入力データパタ
ーンとメモリ１０２に格納されているｍビットの２値デ
ータパターンとの間で値が１であるパターンマッチング
の結果を計数していることになる。
内容がそれぞれメモリ１、１０２の最上位ビット（ＬＳ
Ｂ）のデータになったとき、シフトレジスタ１０３、１
０４には次のデータがそれぞれメモリ１、１０２から入
力される。メモリ１とメモリ１０２の対応するすべての
データ間で論理積をとったとき、カウンタ１０６にはメ
モリ１に格納されているｍビットの２値入力データパタ
ーンとメモリ１０２に格納されているｍビットの２値デ
ータパターンとの間で値が１であるパターンマッチング
の結果を計数していることになる。
【０００４】
【発明が解決しようとする課題】以上のようにデータサ
イズがｍビット（Ｋビット×Ｊビット) の２値入力デー
タパターンとデータサイズがｍビット（Ｋビット×Ｊビ
ット) の２値データパターンとのマッチングスコアを算
出する場合、メモリからの一回のデータ読み出しに対し
Ｊ回のシフトレジスタのシフト操作が必要となるのでＫ
×Ｊの処理サイクルが必要となる。
イズがｍビット（Ｋビット×Ｊビット) の２値入力デー
タパターンとデータサイズがｍビット（Ｋビット×Ｊビ
ット) の２値データパターンとのマッチングスコアを算
出する場合、メモリからの一回のデータ読み出しに対し
Ｊ回のシフトレジスタのシフト操作が必要となるのでＫ
×Ｊの処理サイクルが必要となる。
【０００５】更に、パターンマッチングの２値基準デー
タパターンがＬ個存在する場合は、さらにＬ倍の処理サ
イクルが必要となり計算量が多いため演算処理時間が長
くなる等の問題があった。
タパターンがＬ個存在する場合は、さらにＬ倍の処理サ
イクルが必要となり計算量が多いため演算処理時間が長
くなる等の問題があった。
【０００６】本発明は上記従来の事情に鑑みて提案され
たものであって、処理速度が効率化したデータ処理装置
を提供することを目的とするものである。
たものであって、処理速度が効率化したデータ処理装置
を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の手段を採用している。すなわち、本
発明は、ｍビットの２値入力データパターンと各々がｍ
ビットからなる２値基準データパターンとの間でパター
ンマッチングを行なうデータ処理装置にを前提としてい
る。
に、本発明は以下の手段を採用している。すなわち、本
発明は、ｍビットの２値入力データパターンと各々がｍ
ビットからなる２値基準データパターンとの間でパター
ンマッチングを行なうデータ処理装置にを前提としてい
る。
【０００８】上記データ処理装置において、まず、例え
ば図１に示すように、前記ｍビットの２値入力データパ
ターンのデータ値が２値の何れか一方の値であるビット
のビット位置を検索するデータ検索手段２Ａを備え、こ
れによって、検索対象となる２値データのいずれか一方
のデータ値のビット位置が得られる。
ば図１に示すように、前記ｍビットの２値入力データパ
ターンのデータ値が２値の何れか一方の値であるビット
のビット位置を検索するデータ検索手段２Ａを備え、こ
れによって、検索対象となる２値データのいずれか一方
のデータ値のビット位置が得られる。
【０００９】ついで、本発明は、前記データ検索手段２
Ａの出力に基づいて、第１〜第ｎの番号が割り当てられ
た上記２値データパターンのうち前記データ検索手段２
Ａの出力と同じビット位置のデータ値が上記２値の何れ
か一方の値である２値データパターンの番号を出力する
データパターン検索手段３Ａをそなえている。これによ
って、対象となるビット位置が対象となるデータ値であ
るパターンのパターン番号が得られることになる。
Ａの出力に基づいて、第１〜第ｎの番号が割り当てられ
た上記２値データパターンのうち前記データ検索手段２
Ａの出力と同じビット位置のデータ値が上記２値の何れ
か一方の値である２値データパターンの番号を出力する
データパターン検索手段３Ａをそなえている。これによ
って、対象となるビット位置が対象となるデータ値であ
るパターンのパターン番号が得られることになる。
【００１０】更に、カウント手段１０を備えて、上記の
ようにして得られるパターン番号の中、同じ番号の数が
カウントされる。これによって、対象とするデータ値に
おいて類似度が高いデータパターンが得られることにな
る。
ようにして得られるパターン番号の中、同じ番号の数が
カウントされる。これによって、対象とするデータ値に
おいて類似度が高いデータパターンが得られることにな
る。
【００１１】
【発明の実施の形態】以下、本発明の実施例について、
図面の基づいて説明する。 （実施例１）図１は本発明の第１の実施例のデータ処理
装置の構成図を示すものであり、その構成を作用ととも
に説明する。
図面の基づいて説明する。 （実施例１）図１は本発明の第１の実施例のデータ処理
装置の構成図を示すものであり、その構成を作用ととも
に説明する。
【００１２】まず、メモリ１（第１のメモリ）にはｍビ
ットの２値入力データパターンが格納されている状態
で、データ検索手段２Ａは該メモリ１に格納されたｍビ
ットの２値入力データパターンのうちデータ値が１であ
るビットが先頭ビットから何ビット目にあるかを検索し
出力する。データパターン検索手段３Ａは、１からｎの
番号が割り当てられた２値基準データパターンのうち、
データ検索手段２Ａから出力された値と同じビット位置
の値が１であるデータパターンのパターン番号ｋ（ｋ：
１からｎまでの整数）を出力する。尚、このデータパタ
ーン検索手段３Ａの構成については後に詳しく説明す
る。
ットの２値入力データパターンが格納されている状態
で、データ検索手段２Ａは該メモリ１に格納されたｍビ
ットの２値入力データパターンのうちデータ値が１であ
るビットが先頭ビットから何ビット目にあるかを検索し
出力する。データパターン検索手段３Ａは、１からｎの
番号が割り当てられた２値基準データパターンのうち、
データ検索手段２Ａから出力された値と同じビット位置
の値が１であるデータパターンのパターン番号ｋ（ｋ：
１からｎまでの整数）を出力する。尚、このデータパタ
ーン検索手段３Ａの構成については後に詳しく説明す
る。
【００１３】上記データパターン検索手段３Ａの出力は
カウント手段１０に入力され、ここで同じパターン番号
ｋが計数される。すなわち、カウントイネーブルデコー
ダ４は上記データパターン検索手段３Ａの出力を受け
て、次段のカウンタ９1 から９n のうち、該データパタ
ーン検索手段３Ａの出力と同じ番号ｋのカウンタ９
k （ｋをサフィックスとして扱う）にイネーブル信号を
出力し、これにより選択されたカウンタ９k が歩進され
る。上記の作業を繰り返すことでカウンタ９1 から９n
には、２値入力データパターンと１からｎの番号が割り
当てられた２値基準データパターンとの間でデータ値が
“１”であるビットの一致数の総計が格納される。
カウント手段１０に入力され、ここで同じパターン番号
ｋが計数される。すなわち、カウントイネーブルデコー
ダ４は上記データパターン検索手段３Ａの出力を受け
て、次段のカウンタ９1 から９n のうち、該データパタ
ーン検索手段３Ａの出力と同じ番号ｋのカウンタ９
k （ｋをサフィックスとして扱う）にイネーブル信号を
出力し、これにより選択されたカウンタ９k が歩進され
る。上記の作業を繰り返すことでカウンタ９1 から９n
には、２値入力データパターンと１からｎの番号が割り
当てられた２値基準データパターンとの間でデータ値が
“１”であるビットの一致数の総計が格納される。
【００１４】図２に２値基準データパターンが、８ビッ
トすなわちｍ＝８で５種類の場合の構成図を示し、ま
た、図３に２値入力データパターンの具体例を、更に、
図４に５種の２値基準データパターンの具体例を示す。
トすなわちｍ＝８で５種類の場合の構成図を示し、ま
た、図３に２値入力データパターンの具体例を、更に、
図４に５種の２値基準データパターンの具体例を示す。
【００１５】以下、図２において、図３に示した２値入
力データパターン及び図４に示した２値データパターン
を用いた場合の動作を説明する。データ検索手段２Ａは
先頭ビットから数えてデータ値１があるビット番号、す
なわち、０、４、７を出力する。
力データパターン及び図４に示した２値データパターン
を用いた場合の動作を説明する。データ検索手段２Ａは
先頭ビットから数えてデータ値１があるビット番号、す
なわち、０、４、７を出力する。
【００１６】次にデータパターン検索手段３Ａはデータ
検索手段２Ａの出力（上記０、４、７）と同じビットが
“１”である２値基準データパターンのパターン番号ｋ
を出力する。すなわち、末尾に示した表１に示すよう
に、０ビット目が１であるデータパターンはｋ＝１,
３，４、４ビット目が１であるデータパターンはｋ＝
３，４、７ビット目が１であるデータパターンはｋ＝
２，４であるので１，３，４，３，４，２，４がデータ
パターン検索手段３Ａより順に出力される。
検索手段２Ａの出力（上記０、４、７）と同じビットが
“１”である２値基準データパターンのパターン番号ｋ
を出力する。すなわち、末尾に示した表１に示すよう
に、０ビット目が１であるデータパターンはｋ＝１,
３，４、４ビット目が１であるデータパターンはｋ＝
３，４、７ビット目が１であるデータパターンはｋ＝
２，４であるので１，３，４，３，４，２，４がデータ
パターン検索手段３Ａより順に出力される。
【００１７】カウントイネーブルデコーダ４はデータパ
ターン検索手段３Ａの出力と同じ番号ｋのカウンタ９k
にイネーブル信号を出力する。従って、カウンタ９1 に
は１回、カウンタ９2 には１回、カウンタ９3 には２
回、カウンタ９4 には３回、カウンタ９5 には０回のイ
ネーブル信号が入力されるので、カウンタの最終値はカ
ウンタ９1 が１、カウンタ９2 が１、カウンタ９3 が
２、カウンタ９4 が３、カウンタ９5 が０となる。従っ
て、この方法に従う限り番号３の基準パターンが当該入
力パターンと一致する部分が多いことが理解できる。
ターン検索手段３Ａの出力と同じ番号ｋのカウンタ９k
にイネーブル信号を出力する。従って、カウンタ９1 に
は１回、カウンタ９2 には１回、カウンタ９3 には２
回、カウンタ９4 には３回、カウンタ９5 には０回のイ
ネーブル信号が入力されるので、カウンタの最終値はカ
ウンタ９1 が１、カウンタ９2 が１、カウンタ９3 が
２、カウンタ９4 が３、カウンタ９5 が０となる。従っ
て、この方法に従う限り番号３の基準パターンが当該入
力パターンと一致する部分が多いことが理解できる。
【００１８】このように２値基準データパターンの何ビ
ット目がデータ値１であるかという既知情報を用いるこ
とで計算量を削減できる。 （実施例２）図５は第２の実施形のデータ処理装置の構
成図を示すものである。
ット目がデータ値１であるかという既知情報を用いるこ
とで計算量を削減できる。 （実施例２）図５は第２の実施形のデータ処理装置の構
成図を示すものである。
【００１９】この実施例では、カウント手段１０を以下
の構成にしてる。尚、カウント手段１０に到る迄の構成
は図１（図２）と同じであるので説明を簡略する。上記
第１の実施と同様、メモリ１には格納されたｍビットの
２値入力データパターンが格納されており、データ検索
手段２Ａはメモリ１に格納されたｍビットの２値入力デ
ータパターンのうちデータ値が１であるビットが先頭ビ
ットから数えて何ビット目にあるかを検索し出力する。
データパターン検索手段３Ａは１からｎの番号が割り当
てられた２値基準データパターンのうち、データ検索手
段２Ａから出力された値と同じビット位置の値が１であ
るデータパターンのパターン番号ｋを出力する。
の構成にしてる。尚、カウント手段１０に到る迄の構成
は図１（図２）と同じであるので説明を簡略する。上記
第１の実施と同様、メモリ１には格納されたｍビットの
２値入力データパターンが格納されており、データ検索
手段２Ａはメモリ１に格納されたｍビットの２値入力デ
ータパターンのうちデータ値が１であるビットが先頭ビ
ットから数えて何ビット目にあるかを検索し出力する。
データパターン検索手段３Ａは１からｎの番号が割り当
てられた２値基準データパターンのうち、データ検索手
段２Ａから出力された値と同じビット位置の値が１であ
るデータパターンのパターン番号ｋを出力する。
【００２０】カウント手段１０を構成するメモリ５（第
２のメモリ）はｍビットの２値入力データパターンと１
からｎの番号が割り当てられた２値データパターンとの
間でデータ値が１であるビットの一致数を格納するよう
になっており、その初期値は０である。ここで、上記デ
ータパターン検索手段３Ａの出力を該メモリ５のアドレ
ス値として入力とすると、そのアドレス値は２値基準デ
ータパターンのパターン番号ｋと一致することになる。
２のメモリ）はｍビットの２値入力データパターンと１
からｎの番号が割り当てられた２値データパターンとの
間でデータ値が１であるビットの一致数を格納するよう
になっており、その初期値は０である。ここで、上記デ
ータパターン検索手段３Ａの出力を該メモリ５のアドレ
ス値として入力とすると、そのアドレス値は２値基準デ
ータパターンのパターン番号ｋと一致することになる。
【００２１】このようにデータパターン検索手段３Ａの
出力によりメモリ５のアドレスが指定されると、当該ア
ドレスの内容はインクリメント手段１１０でインクリメ
ントされて、このインクリメントされた値が再度同じア
ドレスに書き込まれる。すなわち、上記メモリ５の特定
のアドレスより読み出された値は第２のレジスタ６に入
力され、インクリメンタ８によって該第２のレジスタ６
の出力がインクリメントされて第１のレジスタ７に入力
され、更に、上記のように指定されているメモリ５のア
ドレスに第１のレジスタ７の内容が書き込まれる。これ
により、２値入力データパターンと特定の２値基準デー
タパターンとの間でデータ値が“１”である場合のビッ
トの一致数が更新されることになる。
出力によりメモリ５のアドレスが指定されると、当該ア
ドレスの内容はインクリメント手段１１０でインクリメ
ントされて、このインクリメントされた値が再度同じア
ドレスに書き込まれる。すなわち、上記メモリ５の特定
のアドレスより読み出された値は第２のレジスタ６に入
力され、インクリメンタ８によって該第２のレジスタ６
の出力がインクリメントされて第１のレジスタ７に入力
され、更に、上記のように指定されているメモリ５のア
ドレスに第１のレジスタ７の内容が書き込まれる。これ
により、２値入力データパターンと特定の２値基準デー
タパターンとの間でデータ値が“１”である場合のビッ
トの一致数が更新されることになる。
【００２２】図６に上記図５の内容を更に詳しく示した
構成図を示す。上記第１の実施例と同様、２値基準デー
タパターンが５種であり、また、２値入力データパター
ンは図３に示すものとし、５種の２値基準データパター
ンは図４に示したものと同じとする。
構成図を示す。上記第１の実施例と同様、２値基準デー
タパターンが５種であり、また、２値入力データパター
ンは図３に示すものとし、５種の２値基準データパター
ンは図４に示したものと同じとする。
【００２３】データパターン検索手段３Ａの出力がｋ＝
１、３、４、３、４、２、４となる点は上記第１の実施
例と同じであるので説明を省略する。上記データパター
ン検索手段３Ａの出力を受けてメモリ５にはまず、アド
レス値１が読み出し手段１２０を介して読み出しアドレ
スとして入力される。ここでメモリ５の初期値は全アド
レスとも０となっているものとし、上記のようにアドレ
ス値１がメモリ５に入力されると該アドレス１の内容０
がインクリメント手段１１０を構成する第２のレジスタ
６に読み出され、その値がインクリメンタ８でインクリ
メントされ、レジスタ７に入力される。更にこの値は書
き込み手段１３０を介して上記メモリ５のアドレス１に
書き込まれるようになっている。
１、３、４、３、４、２、４となる点は上記第１の実施
例と同じであるので説明を省略する。上記データパター
ン検索手段３Ａの出力を受けてメモリ５にはまず、アド
レス値１が読み出し手段１２０を介して読み出しアドレ
スとして入力される。ここでメモリ５の初期値は全アド
レスとも０となっているものとし、上記のようにアドレ
ス値１がメモリ５に入力されると該アドレス１の内容０
がインクリメント手段１１０を構成する第２のレジスタ
６に読み出され、その値がインクリメンタ８でインクリ
メントされ、レジスタ７に入力される。更にこの値は書
き込み手段１３０を介して上記メモリ５のアドレス１に
書き込まれるようになっている。
【００２４】このような手順でメモリ５にはアドレス値
３、４、３、４、２、４が順次入力され、指定されたア
ドレス値の内容に対してインクリメンタ８で１をインク
リメントして、元のアドレスに格納する。これによっ
て、各アドレスに格納される最終値は、アドレス値１は
１、アドレス値２は１、アドレス値３は２、アドレス値
４は３、アドレス値５は０となり、８ビットの２値入力
データパターンと５つの基準となる８ビットの２値デー
タパターンとの間のデータ値が１であるビットの一致数
を得ることができる。
３、４、３、４、２、４が順次入力され、指定されたア
ドレス値の内容に対してインクリメンタ８で１をインク
リメントして、元のアドレスに格納する。これによっ
て、各アドレスに格納される最終値は、アドレス値１は
１、アドレス値２は１、アドレス値３は２、アドレス値
４は３、アドレス値５は０となり、８ビットの２値入力
データパターンと５つの基準となる８ビットの２値デー
タパターンとの間のデータ値が１であるビットの一致数
を得ることができる。
【００２５】（実施例３）上記第１の実施例及び第２の
実施例では、２値入力データパターンの中、データ値が
“１”であるビットを対象にしているが、データ値が
“０”であるビットを対象にしても同様の結果を得るこ
とができる。
実施例では、２値入力データパターンの中、データ値が
“１”であるビットを対象にしているが、データ値が
“０”であるビットを対象にしても同様の結果を得るこ
とができる。
【００２６】以下に、前記図１を用いてデータ値が
“０”を対象とする場合を説明する。データ検索手段２
Ｂはメモリ１に格納されたｍビットの２値入力データパ
ターンのうちデータ値が“０”であるビットが先頭ビッ
トから何ビット目にあるかを検索し出力する。データパ
ターン検索手段３Ｂは１からｎの番号が割り当てられた
２値基準データパターンのうち、データ検索手段２Ｂか
ら出力された値と同じビット位置の値が“０”である。
“０”を対象とする場合を説明する。データ検索手段２
Ｂはメモリ１に格納されたｍビットの２値入力データパ
ターンのうちデータ値が“０”であるビットが先頭ビッ
トから何ビット目にあるかを検索し出力する。データパ
ターン検索手段３Ｂは１からｎの番号が割り当てられた
２値基準データパターンのうち、データ検索手段２Ｂか
ら出力された値と同じビット位置の値が“０”である。
【００２７】カウント手段１０を構成するカウントイネ
ーブルデコーダ４はカウンタ９k （９1 から９n ）のう
ちデータパターン検索手段３Ｂの出力と同じ番号ｋのカ
ウンタ９k にイネーブル信号を出力し、これにより選択
されたカウンタが歩進される。このような手順を繰り返
すことでカウンタ９1 から９n には、２値入力データパ
ターンと１からｎの番号が割り当てられた２値基準デー
タパターンとの間でデータ値が“０”であるビットの一
致数の総計が格納される。
ーブルデコーダ４はカウンタ９k （９1 から９n ）のう
ちデータパターン検索手段３Ｂの出力と同じ番号ｋのカ
ウンタ９k にイネーブル信号を出力し、これにより選択
されたカウンタが歩進される。このような手順を繰り返
すことでカウンタ９1 から９n には、２値入力データパ
ターンと１からｎの番号が割り当てられた２値基準デー
タパターンとの間でデータ値が“０”であるビットの一
致数の総計が格納される。
【００２８】２値データパターンが５種であって、２値
入力データパターンが図３に示すパターンであり、５種
の２値基準データパターンは図４に示すパターンである
場合を例に図２に基づいて更に説明する。
入力データパターンが図３に示すパターンであり、５種
の２値基準データパターンは図４に示すパターンである
場合を例に図２に基づいて更に説明する。
【００２９】このとき２値入力データパターンが１００
０１００１であるので、上記データ検索手段２Ｂの出力
は、データ値が“０”であるビット番号すなわち１、
２、３、５、６となる。
０１００１であるので、上記データ検索手段２Ｂの出力
は、データ値が“０”であるビット番号すなわち１、
２、３、５、６となる。
【００３０】次にデータパターン検索手段３Ｂはデータ
検索手段２Ａの出力と同じビットが“０”である２値デ
ータパターンのパターン番号ｋを検索して出力する。す
なわち、末尾の表２によると、１ビット目が“０”であ
るデータパターン番号は３，４，５，２ビット目が
“０”であるデータパターン番号は２，３，４，５，３
ビット目が“０”であるデータパターン番号は４，５，
５ビット目が“０”であるデータパターン番号は３，
４，５，６ビット目が“０”であるデータパターン番号
は２，３，４，５であるので、結局データパターン検索
手段２Ｂより３，４，５，２，３，４，５，４，５，
３，４，５，２，３，４，５が順に出力される。
検索手段２Ａの出力と同じビットが“０”である２値デ
ータパターンのパターン番号ｋを検索して出力する。す
なわち、末尾の表２によると、１ビット目が“０”であ
るデータパターン番号は３，４，５，２ビット目が
“０”であるデータパターン番号は２，３，４，５，３
ビット目が“０”であるデータパターン番号は４，５，
５ビット目が“０”であるデータパターン番号は３，
４，５，６ビット目が“０”であるデータパターン番号
は２，３，４，５であるので、結局データパターン検索
手段２Ｂより３，４，５，２，３，４，５，４，５，
３，４，５，２，３，４，５が順に出力される。
【００３１】カウントイネーブルデコーダ４はデータパ
ターン検索手段３Ｂの出力と同じ番号のカウンタにイネ
ーブル信号を出力する。従って、カウンタ９1 には０
回、カウンタ９2 には２回、カウンタ９3 には４回、カ
ウンタ９4 には５回、カウンタ９5 には５回のイネーブ
ル信号が入力され、各カウンタ９k の最終値はカウンタ
９が０、カウンタ９2 が２、カウンタ９3 が４、カウン
タ９4 が５、カウンタ９ 1 が５となる。これによって、
２値データの中“０”を判定基準にした場合はデータパ
ターンの４番目または５番目が入力データとの類似度が
高いことになる。
ターン検索手段３Ｂの出力と同じ番号のカウンタにイネ
ーブル信号を出力する。従って、カウンタ９1 には０
回、カウンタ９2 には２回、カウンタ９3 には４回、カ
ウンタ９4 には５回、カウンタ９5 には５回のイネーブ
ル信号が入力され、各カウンタ９k の最終値はカウンタ
９が０、カウンタ９2 が２、カウンタ９3 が４、カウン
タ９4 が５、カウンタ９ 1 が５となる。これによって、
２値データの中“０”を判定基準にした場合はデータパ
ターンの４番目または５番目が入力データとの類似度が
高いことになる。
【００３２】このように２値基準データパターンの何ビ
ット目がデータ値“０”であるかという既知情報を用い
ることで計算量を削減できる。尚、この例を図５、図６
に示す第２の実施例に適用することももちろん可能であ
る。
ット目がデータ値“０”であるかという既知情報を用い
ることで計算量を削減できる。尚、この例を図５、図６
に示す第２の実施例に適用することももちろん可能であ
る。
【００３３】（実施例４）さらに上記第１、第２、第３
の実施例において、上記“１”を判定基準の対象とする
場合と“０”を判定基準の対象とする場合を併用した演
算をさせるようにしてもよい。
の実施例において、上記“１”を判定基準の対象とする
場合と“０”を判定基準の対象とする場合を併用した演
算をさせるようにしてもよい。
【００３４】以下、前記図１を用いてデータ値の“１”
と“０”の両方を判定対象にする場合を説明する。デー
タ検索手段２Ｃはメモリ１に格納されたｍビットの２値
入力データパターンの各データ値（“１”または
“０”）が先頭ビットから数えて何ビット目にあるかを
検索し出力する。
と“０”の両方を判定対象にする場合を説明する。デー
タ検索手段２Ｃはメモリ１に格納されたｍビットの２値
入力データパターンの各データ値（“１”または
“０”）が先頭ビットから数えて何ビット目にあるかを
検索し出力する。
【００３５】データパターン検索手段３Ｃの機能は上記
第１から第３の実施例と全く同じであり、１からｎの番
号が割り当てられた２値基準データパターンのうち、デ
ータ検索手段２Ｃから出力された値と同じビット位置の
値が等しいデータパターンのパターン番号ｋを出力す
る。
第１から第３の実施例と全く同じであり、１からｎの番
号が割り当てられた２値基準データパターンのうち、デ
ータ検索手段２Ｃから出力された値と同じビット位置の
値が等しいデータパターンのパターン番号ｋを出力す
る。
【００３６】カウントイネーブルデコーダ４はカウンタ
９k （９1 から９n ）のうちデータパターン検索手段３
Ｃの出力と同じ番号のカウンタ９k にイネーブル信号を
出力し、これにより選択されたカウンタ９k が歩進さ
れ、この手順を繰り返すことでカウンタ９k には、２値
入力データパターンと２値基準データパターンとの間で
同じビット位置のデータ値が一致する数の総計が格納さ
れる。図７は本実施例におけるデータ検索手段２Ｃとデ
ータパターン検索手段３Ｃの更に詳しいブロック図を示
すものである。メモリ１よりの２値入力データの読み出
しに同期したクロック信号がデータ検索手段２Ｃを構成
するカウンタ２０１で計数され、該カウンタ２０１の出
力はアンドゲート２０２とアンドゲート２０３に入力さ
れる。アンドゲート２０２には更にメモリ１より読み出
された２値入力データが入力され、またアンドゲート２
０３にはメモリ１より読み出された２値入力データが反
転されて入力される。これによって、アンドゲート２０
２よりはデータ値が“１”である場合のビット位置が、
また、アンドゲート２０３よりはデータ値が“０”であ
る場合のビット位置が出力されることになる。
９k （９1 から９n ）のうちデータパターン検索手段３
Ｃの出力と同じ番号のカウンタ９k にイネーブル信号を
出力し、これにより選択されたカウンタ９k が歩進さ
れ、この手順を繰り返すことでカウンタ９k には、２値
入力データパターンと２値基準データパターンとの間で
同じビット位置のデータ値が一致する数の総計が格納さ
れる。図７は本実施例におけるデータ検索手段２Ｃとデ
ータパターン検索手段３Ｃの更に詳しいブロック図を示
すものである。メモリ１よりの２値入力データの読み出
しに同期したクロック信号がデータ検索手段２Ｃを構成
するカウンタ２０１で計数され、該カウンタ２０１の出
力はアンドゲート２０２とアンドゲート２０３に入力さ
れる。アンドゲート２０２には更にメモリ１より読み出
された２値入力データが入力され、またアンドゲート２
０３にはメモリ１より読み出された２値入力データが反
転されて入力される。これによって、アンドゲート２０
２よりはデータ値が“１”である場合のビット位置が、
また、アンドゲート２０３よりはデータ値が“０”であ
る場合のビット位置が出力されることになる。
【００３７】データパターン検索手段３Ｃにはデータ値
“１”に対応するビット位置に基づいてパターン番号を
検索する“１”検索部３０１とデータ値“０”に対応す
るビット位置に基づいてパターン番号を検索する“０”
検索部３０２が備えられ、上記アンドゲート２０２の出
力が上記“１”検索部３０１にアンドゲート２０３の出
力が上記“０”検索部３０２に入力される。これによっ
て各検索部３０１、３０２が対応するパターン番号ｋを
順次出力し、カウント手段１０に入力する。このとき、
検索部３０１、３０２よりの出力が時間的に重ならない
ように処理されることはもちろんである。
“１”に対応するビット位置に基づいてパターン番号を
検索する“１”検索部３０１とデータ値“０”に対応す
るビット位置に基づいてパターン番号を検索する“０”
検索部３０２が備えられ、上記アンドゲート２０２の出
力が上記“１”検索部３０１にアンドゲート２０３の出
力が上記“０”検索部３０２に入力される。これによっ
て各検索部３０１、３０２が対応するパターン番号ｋを
順次出力し、カウント手段１０に入力する。このとき、
検索部３０１、３０２よりの出力が時間的に重ならない
ように処理されることはもちろんである。
【００３８】ここで上記第１の実施例と同様、２値デー
タパターンが図４に示す５種であって、２値入力データ
パターンが図３に示すパターンであるとする。このとき
データ検索手段２Ｃは２値入力データパターンが１００
０１００１であるので、データ値が“１”であるビット
位置として０、４、７がアンドゲート２０２より出力さ
れ、上記“１”検索部３０１に入力され、またデータ値
が“０”であるビット位置として１、２、３、５、６
が、アンドゲート２０３より出力され“０”上記検索部
３０２に入力されることになる。
タパターンが図４に示す５種であって、２値入力データ
パターンが図３に示すパターンであるとする。このとき
データ検索手段２Ｃは２値入力データパターンが１００
０１００１であるので、データ値が“１”であるビット
位置として０、４、７がアンドゲート２０２より出力さ
れ、上記“１”検索部３０１に入力され、またデータ値
が“０”であるビット位置として１、２、３、５、６
が、アンドゲート２０３より出力され“０”上記検索部
３０２に入力されることになる。
【００３９】これによって、データパターン検索手段３
Ｃはデータ検索手段２Ｃの出力と同じビット位置のデー
タ値が“１”または“０”である２値データパターンの
パターン番号ｋを出力する。
Ｃはデータ検索手段２Ｃの出力と同じビット位置のデー
タ値が“１”または“０”である２値データパターンの
パターン番号ｋを出力する。
【００４０】すなわち、上記表１、表２によると、０ビ
ット目が“１”であるデータパターンは１、３、４、１
ビット目が“０”であるデータパターンは３、４、５、
２ビット目が“０”であるデータパターンは２、３、
４、５、３ビット目が“０”であるデータパターンは
４、５、４ビット目が“１”であるデータパターンは
３、４、５ビット目が“０”であるデータパターンは
３、４、５、６ビット目が“０”であるデータパターン
は２、３、４、５、７ビット目が“１”であるデータパ
ターンは２、４であるのでｋ＝１、３、４、３、４、
５、２、３、４、５、４、５、３、４、３、４、５、
２、３、４、５、２、４が順にカウント手段１０に入力
されることになる。
ット目が“１”であるデータパターンは１、３、４、１
ビット目が“０”であるデータパターンは３、４、５、
２ビット目が“０”であるデータパターンは２、３、
４、５、３ビット目が“０”であるデータパターンは
４、５、４ビット目が“１”であるデータパターンは
３、４、５ビット目が“０”であるデータパターンは
３、４、５、６ビット目が“０”であるデータパターン
は２、３、４、５、７ビット目が“１”であるデータパ
ターンは２、４であるのでｋ＝１、３、４、３、４、
５、２、３、４、５、４、５、３、４、３、４、５、
２、３、４、５、２、４が順にカウント手段１０に入力
されることになる。
【００４１】カウント手段１０のカウントイネーブルデ
コーダ４はデータパターン検索手段３Ｃの出力と同じ番
号のカウンタ９k にイネーブル信号を出力する。従っ
て、カウンタ１には１回、カウンタ２には３回、カウン
タ３には６回、カウンタ４には８回、カウンタ５には５
回イネーブル信号が入力されるので、カウンタの最終値
は、カウンタ９1 が１、カウンタ９2 が３、カウンタ９
3 が６、カウンタ９4 が８、カウンタ９5 が５となる。
従って、データ値が“０”“１”の両方を演算の対象と
すると、データパターン４が最も類似度の高いパターン
であることが理解できる。
コーダ４はデータパターン検索手段３Ｃの出力と同じ番
号のカウンタ９k にイネーブル信号を出力する。従っ
て、カウンタ１には１回、カウンタ２には３回、カウン
タ３には６回、カウンタ４には８回、カウンタ５には５
回イネーブル信号が入力されるので、カウンタの最終値
は、カウンタ９1 が１、カウンタ９2 が３、カウンタ９
3 が６、カウンタ９4 が８、カウンタ９5 が５となる。
従って、データ値が“０”“１”の両方を演算の対象と
すると、データパターン４が最も類似度の高いパターン
であることが理解できる。
【００４２】尚、この実施例を図５、図６に示す第２の
実施例に適用できることももちろん可能である。また図
７においてアンドゲート２０１のみの出力を用いた場合
には上記実施例１、２に記述したようにデータ値“１”
のみを対象とした装置となり、また、アンドゲート２０
２のみの出力を用いた場合には上記実施例３に記述した
ようにデータ値“０”のみを対象とした装置となる。
実施例に適用できることももちろん可能である。また図
７においてアンドゲート２０１のみの出力を用いた場合
には上記実施例１、２に記述したようにデータ値“１”
のみを対象とした装置となり、また、アンドゲート２０
２のみの出力を用いた場合には上記実施例３に記述した
ようにデータ値“０”のみを対象とした装置となる。
【００４３】（実施例５）図８は、上記図１、図２、あ
るいは図５、図６に使用するデータパターン検索手段３
Ａ、３Ｂ、３Ｃの構成を示すブロック図であり、図９は
該データパターン検索手段３Ａ，３Ｂ，３Ｃに用いるメ
モリ３１（第３のメモリ）、メモリ３２（第４のメモ
リ）のデータ格納状態を示すものである。
るいは図５、図６に使用するデータパターン検索手段３
Ａ、３Ｂ、３Ｃの構成を示すブロック図であり、図９は
該データパターン検索手段３Ａ，３Ｂ，３Ｃに用いるメ
モリ３１（第３のメモリ）、メモリ３２（第４のメモ
リ）のデータ格納状態を示すものである。
【００４４】第４のメモリであるメモリ３２は図９に示
すように領域化されており、領域
すように領域化されており、領域
〔０〕には先頭ビット
から数えて０ビット目のデータ値が“１”である２値デ
ータパターンのパターン番号ｋ、領域〔１〕には先頭ビ
ットから数えて１ビット目のデータ値が“１”である２
値データパターンのパターン番号ｋが格納され、領域
〔ｍ〕には先頭ビットから数えてｍビット目のデータ値
が“１”である２値データパターンのパターン番号が格
納され、各領域
から数えて０ビット目のデータ値が“１”である２値デ
ータパターンのパターン番号ｋ、領域〔１〕には先頭ビ
ットから数えて１ビット目のデータ値が“１”である２
値データパターンのパターン番号ｋが格納され、領域
〔ｍ〕には先頭ビットから数えてｍビット目のデータ値
が“１”である２値データパターンのパターン番号が格
納され、各領域
〔０〕〜〔ｍ〕に対応して、その先頭の
アドレスが０〜Ｎに対応するようになっている。又、各
領域の末尾アドレスには領域の区切りを示すエンドデー
タＤｅが格納されており、また、第３のメモリであるメ
モリ３１にはアドレス０〜ｍに対応して図１０に示すよ
うにメモリ３２の各領域の最初のアドレスが格納されて
いる。データ検索手段２Ａが出力するビット位置がメモ
リ３１のアドレスとなり、メモリ３２の特定の領域の先
頭のアドレスを該メモリ３１より読み出し、該特定の領
域の他のアドレスは歩進手段３０によりエンドデータＤ
ｅの格納されたアドレス迄順次歩進されながら形成され
る。
アドレスが０〜Ｎに対応するようになっている。又、各
領域の末尾アドレスには領域の区切りを示すエンドデー
タＤｅが格納されており、また、第３のメモリであるメ
モリ３１にはアドレス０〜ｍに対応して図１０に示すよ
うにメモリ３２の各領域の最初のアドレスが格納されて
いる。データ検索手段２Ａが出力するビット位置がメモ
リ３１のアドレスとなり、メモリ３２の特定の領域の先
頭のアドレスを該メモリ３１より読み出し、該特定の領
域の他のアドレスは歩進手段３０によりエンドデータＤ
ｅの格納されたアドレス迄順次歩進されながら形成され
る。
【００４５】上記構成において、２値データパターンが
図４に示す５種であり、また、２値入力データパターン
が図３に示すパターンであるとした場合のメモリ３１と
メモリ３２の状態を図１１に示す。
図４に示す５種であり、また、２値入力データパターン
が図３に示すパターンであるとした場合のメモリ３１と
メモリ３２の状態を図１１に示す。
【００４６】以下、上記図３、図４に示した２値入力デ
ータパターンと２値データパターンを用いて、更に具体
的に説明する。データ検索手段２Ａは２値入力データパ
ターンのデータ値“１”が先頭ビットから数えて何ビッ
ト目にあるかを出力するので、上記図３に示す入力デー
タ１０００１００１に対して、０、４、７を順に出力す
る。従って、データパターン検索手段３Ａにはまず０が
メモリ３１アドレスとして入力される。このメモリ３１
にはメモリ３２の各領域の先頭アドレスが格納されてい
るので、上記アドレスの入力によりメモリ３１の０のア
ドレスより選択回路３３に０、すなわち０ビット目の値
が“１”である領域
ータパターンと２値データパターンを用いて、更に具体
的に説明する。データ検索手段２Ａは２値入力データパ
ターンのデータ値“１”が先頭ビットから数えて何ビッ
ト目にあるかを出力するので、上記図３に示す入力デー
タ１０００１００１に対して、０、４、７を順に出力す
る。従って、データパターン検索手段３Ａにはまず０が
メモリ３１アドレスとして入力される。このメモリ３１
にはメモリ３２の各領域の先頭アドレスが格納されてい
るので、上記アドレスの入力によりメモリ３１の０のア
ドレスより選択回路３３に０、すなわち０ビット目の値
が“１”である領域
〔０〕の先頭アドレスを出力する。
【００４７】上記選択回路３３は初期状態としてメモリ
３１側を選択しており、上記メモリ３１よ出力される０
の値を第１のバッファに入力し、この値０がメモリ３２
のアドレス値となる。ここで、図１１（図１０）に示す
ようにメモリ３２の領域
３１側を選択しており、上記メモリ３１よ出力される０
の値を第１のバッファに入力し、この値０がメモリ３２
のアドレス値となる。ここで、図１１（図１０）に示す
ようにメモリ３２の領域
〔０〕には先頭ビットから数え
て０ビット目のデータ値が“１”であるデータパターン
のパターン番号ｋが書き込まれているので、上記アドレ
ス０の入力に対応してデータパターン１に対応する番号
ｋ＝１が出力され、第２のバッファ３６に記憶され、こ
の内容が次段のカウンタ手段１０への出力となる。
て０ビット目のデータ値が“１”であるデータパターン
のパターン番号ｋが書き込まれているので、上記アドレ
ス０の入力に対応してデータパターン１に対応する番号
ｋ＝１が出力され、第２のバッファ３６に記憶され、こ
の内容が次段のカウンタ手段１０への出力となる。
【００４８】上記メモリ３２の領域
〔０〕のアドレスは
以下のように歩進手段３０で、該領域の最終アドレス迄
インクリメントされる。すなわち、上記第２のバッファ
３６の出力に対応して、上記選択回路３３はインクリメ
ンタ３４側を選択することになる。この状態で、上記第
１のバッファ３５の出力（上記メモリ３２への入力）は
歩進手段３０を構成するインクリメンタ３４にも入力さ
れ、ここでインクリメントされて再び選択回路３３を介
してメモリ３２に入力される。これによって、メモリ３
２に入力されるアドレスは１となり、メモリ３２のアド
レス１に格納されているデータパターン３に対応するｋ
＝３を第２のバッファ３６より出力する。
以下のように歩進手段３０で、該領域の最終アドレス迄
インクリメントされる。すなわち、上記第２のバッファ
３６の出力に対応して、上記選択回路３３はインクリメ
ンタ３４側を選択することになる。この状態で、上記第
１のバッファ３５の出力（上記メモリ３２への入力）は
歩進手段３０を構成するインクリメンタ３４にも入力さ
れ、ここでインクリメントされて再び選択回路３３を介
してメモリ３２に入力される。これによって、メモリ３
２に入力されるアドレスは１となり、メモリ３２のアド
レス１に格納されているデータパターン３に対応するｋ
＝３を第２のバッファ３６より出力する。
【００４９】このようにして順次０ビット目が“１”で
あるパターン番号すなわちメモリ３２の領域
あるパターン番号すなわちメモリ３２の領域
〔０〕に格
納されているパターン番号ｋ＝１，３，４を順次出力す
る。次いで、メモリ３２の領域
納されているパターン番号ｋ＝１，３，４を順次出力す
る。次いで、メモリ３２の領域
〔０〕よりエンドマーク
Ｄｅが出力されると、選択回路３３が再びメモリ３１側
を選択した状態となり、該メモリ３１のアドレス１より
の次のデータ、すなわち、アドレス４が入力され、これ
に対応して１３、すなわち４ビット目が１であるパター
ン番号ｋが収納されているメモリ３２の領域４の先頭ア
ドレスを出力する。これによって、上記領域４よりパタ
ーン番号ｋ＝３、４を順次出力することになる。このよ
うにして、順次処理され０、４、７番目に対応するビッ
トが“１”であるパターン番号ｋが出力され、図１、図
２あるいは図５、図６に示す次段のカウント手段１０に
入力されることになる。
Ｄｅが出力されると、選択回路３３が再びメモリ３１側
を選択した状態となり、該メモリ３１のアドレス１より
の次のデータ、すなわち、アドレス４が入力され、これ
に対応して１３、すなわち４ビット目が１であるパター
ン番号ｋが収納されているメモリ３２の領域４の先頭ア
ドレスを出力する。これによって、上記領域４よりパタ
ーン番号ｋ＝３、４を順次出力することになる。このよ
うにして、順次処理され０、４、７番目に対応するビッ
トが“１”であるパターン番号ｋが出力され、図１、図
２あるいは図５、図６に示す次段のカウント手段１０に
入力されることになる。
【００５０】上記の例は判別対象のデータ値が実施例
１、２に示すデータ値が“１”である場合に限定されて
いるが、実施例３に示す判別対象のデータ値が“０”の
場合に対しても適用できることはもちろんである。この
場合メモリ３２の各領域
１、２に示すデータ値が“１”である場合に限定されて
いるが、実施例３に示す判別対象のデータ値が“０”の
場合に対しても適用できることはもちろんである。この
場合メモリ３２の各領域
〔０〕〜〔ｍ〕に各ビット位置
０〜ｍが“０”であるパターン番号が収納され、またメ
モリ３１には上記メモリ３２の各領域
０〜ｍが“０”であるパターン番号が収納され、またメ
モリ３１には上記メモリ３２の各領域
〔０〕〜〔ｍ〕の
先頭アドレスが０〜ｍのアドレスに対応して格納される
ことになる。
先頭アドレスが０〜ｍのアドレスに対応して格納される
ことになる。
【００５１】更に実施例４に示す判別対象のデータ値が
“１”と“０”である場合にも適用できる。この場合に
は上記データ値“１”に対応するメモリ３１、３２と歩
進手段３０よりなる検索部（例えば図７の３０１）とデ
ータ値“０”に対応するメモリ３１、３２と歩進手段３
０よりなる検索部（例えば図７、３０２）を備えること
になる。
“１”と“０”である場合にも適用できる。この場合に
は上記データ値“１”に対応するメモリ３１、３２と歩
進手段３０よりなる検索部（例えば図７の３０１）とデ
ータ値“０”に対応するメモリ３１、３２と歩進手段３
０よりなる検索部（例えば図７、３０２）を備えること
になる。
【００５２】更に、上記ではｍビットの入力データが８
ビットである場合についてのみ説明したが、ｍビットが
２次元（ｉ×ｊ）であっても、３次元（ｉ×ｊ×ｋ）で
あっても適用できることはもちろんである。
ビットである場合についてのみ説明したが、ｍビットが
２次元（ｉ×ｊ）であっても、３次元（ｉ×ｊ×ｋ）で
あっても適用できることはもちろんである。
【００５３】
【表１】
【００５４】
【表２】
【００５５】
【発明の効果】以上のように本発明は、２値入力データ
パターンと２値データパターンとの間で値が“１”もし
くは“０”であるビットの一致数を算出する２値パター
ンマッチングをおこなう際の演算量を削減することがで
き、データ処理を著しく効率的にすることができる。
パターンと２値データパターンとの間で値が“１”もし
くは“０”であるビットの一致数を算出する２値パター
ンマッチングをおこなう際の演算量を削減することがで
き、データ処理を著しく効率的にすることができる。
【図１】第１の本発明の一実施例の構成図
【図２】第１の本発明の一実施例の更に詳しい構成図
【図３】２値入力データパターンの一例を示す図
【図４】２値基準データパターンの５種の例を示す図
【図５】第２の本発明の一実例の構成図
【図６】第２の本発明の一実施例の更に詳しい構成図
【図７】第４の本発明の一実施例の部分構成図
【図８】本発明に使用するデータパターン検索手段の構
成図
成図
【図９】図８におけるメモリ３２の構成図
【図１０】図８におけるメモリ３１の構成図
【図１１】図９、図１０におけるメモリ３１と３２のデ
ータ格納状態を示す図
ータ格納状態を示す図
【図１２】従来のデータ処理装置の構成図
１ 第１のメモリ ２Ａ、２Ｂ、２Ｃ データ検索手段 ３Ａ、３Ｂ、３Ｃ データパターン検索手段 ４ カウントイネーブルデコーダ ５ 第２のメモリ ９k （９1 〜９n ） カウント手段 １０ カウント手段 ３１ 第３のメモリ ３２ 第４のメモリ １１０ インクリメント手段
Claims (5)
- 【請求項１】 ｍビットの２値入力データパターンと各
々がｍビットからなる２値基準データパターンとの間で
パターンマッチングを行なうデータ処理装置において、 前記ｍビットの２値入力データパターンのデータ値が２
値の何れか一方の値であるビットのビット位置を検索す
るデータ検索手段と、 前記データ検索手段の出力に基づいて、第１〜第ｎの番
号が割り当てられた上記２値データパターンのうち前記
データ検索手段の出力と同じビット位置のデータ値が上
記２値の何れか一方の値である２値データパターンの番
号を出力するデータパターン検索手段と、 前記データパターン検索手段の出力に基づき、同一番号
の出力された回数をカウントするカウント手段とを備え
たことを特徴とするデータ処理装置。 - 【請求項２】 上記カウント手段が、上記２値データパ
ターンのそれぞれに対応するカウンタと、上記データパ
ターン検索手段の出力するパターン番号に基づいて対応
するカウンタをイネーブル状態にするカウントイネーブ
ルデコーダとよりなる請求項１に記載のデータ処理装
置。 - 【請求項３】 上記カウント手段が、上記データパター
ン検索手段の出力するパターン番号をアドレス値とする
第２のメモリと、 上記アドレスが入力されたとき、該アドレスに対応する
内容に１を加えて再び同じアドレスに収納するインクリ
メント手段とよりなる請求項１に記載のデータ処理装
置。 - 【請求項４】 上記データパターン検索手段が、 ０〜ｍの各ビットに対応した領域を備え、各領域に対応
するビットのデータ値が２値のいずれか一方の値である
パターン番号を収納した第４のメモリと、 上記データ検索手段の出力するビット位置をアドレスと
するとともに、該各アドレスに上記第４のメモリの各領
域の先頭アドレスを収納した第３のメモリと、 上記第３のメモリより得られる第４のメモリの特定の領
域の最初のアドレスより、順次当該領域の最終アドレス
迄歩進する歩進手段とよりなる請求項１に記載のデータ
処理装置。 - 【請求項５】 上記データ検索手段が、２値入力データ
パターンのデータ値の両方を検索対象とし、 上記データパターン検索手段が、上記２値の両方のデー
タ値に対応するパターン番号を検索する請求項１〜４に
記載のデータ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8298775A JPH10143661A (ja) | 1996-11-11 | 1996-11-11 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8298775A JPH10143661A (ja) | 1996-11-11 | 1996-11-11 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143661A true JPH10143661A (ja) | 1998-05-29 |
Family
ID=17864061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8298775A Pending JPH10143661A (ja) | 1996-11-11 | 1996-11-11 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10143661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093656A1 (ja) * | 2004-03-24 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | 特定部分姿勢推定装置、特定部分姿勢推定方法及び特定部分姿勢推定プログラム |
-
1996
- 1996-11-11 JP JP8298775A patent/JPH10143661A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093656A1 (ja) * | 2004-03-24 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | 特定部分姿勢推定装置、特定部分姿勢推定方法及び特定部分姿勢推定プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371864A (en) | Apparatus for concurrent multiple instruction decode in variable length instruction set computer | |
| US6526474B1 (en) | Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes | |
| JPH0519238B2 (ja) | ||
| JPS6252392B2 (ja) | ||
| JPH10107651A (ja) | ビタビ復号装置 | |
| JP3644494B2 (ja) | 情報検索装置 | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| JPH11282852A (ja) | データ検索装置 | |
| JPH11110339A (ja) | Ｄｍａコントローラ | |
| US4805228A (en) | Cellular logic processor | |
| US6513053B1 (en) | Data processing circuit and method for determining the first and subsequent occurences of a predetermined value in a sequence of data bits | |
| US5919251A (en) | Search mechanism for a rotating pointer buffer | |
| US6988117B2 (en) | Bit-reversed indexing in a modified harvard DSP architecture | |
| KR950006603A (ko) | 고정도수를 저장하는 컴퓨터내에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 메모리 주소지정방법 | |
| US5937403A (en) | Integer permutation method and integer permutation system | |
| Goode et al. | A simple circuit for adding complex numbers | |
| JPH02126321A (ja) | 命令コードのデコード装置 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| US5822752A (en) | Method and apparatus for fast parallel determination of queue entries | |
| KR950005801B1 (ko) | 그래픽 시스템의 영상데이타 전송 회로 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JP3087488B2 (ja) | データ復元回路 | |
| JPH0550079B2 (ja) | ||
| JP3010764B2 (ja) | ビットパターン処理装置 | |
| JPH06101232B2 (ja) | 連想記憶装置 |