JPH10143804A

JPH10143804A - サーボａｇｃ回路及び同回路を持つデータ記録再生装置

Info

Publication number: JPH10143804A
Application number: JP29526296A
Authority: JP
Inventors: Akibumi Okazaki; 晃文岡崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-11-07
Filing date: 1996-11-07
Publication date: 1998-05-29

Abstract

(57)【要約】【課題】サーボエリアにサーマルアスペリティが発生し
ても、後続サーボエリアから読み取られた信号の振幅を
速やかに目標レベルに安定化できるようにする。【解決手段】サーボエリアでサーマルアスペリティ（Ｔ
Ａ）が発生した場合に、次のサーボエリアの開始部でフ
ァーストリカバリオン信号ＦＲＯＮを生成し、当該信号
ＦＲＯＮをサーボＡＧＣ回路内のチャージポンプ５１４
の所定の制御端子５１４ａに入力して、その際にチャー
ジポンプ５１４に設定されているチャージポンプゲイン
を定数倍させることで、ＡＧＣコントロール電圧ＶAGC
を速やかに上昇させて、ＶＧＡ５１１のゲインを短時間
で正常値に回復させる構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスクからのデ
ータ再生にＭＲ（Magnet Resistive）ヘッドを用いたデ
ータ記録再生装置に好適なサーボＡＧＣ（Automatic Ga
in Control）回路及び同回路を持つデータ記録再生装置
に関する。

【０００２】

【従来の技術】ヘッドによりデータの記録差再生を行う
データ記録再生装置、例えば磁気ディスク装置では、記
録媒体としてのディスクに記録されたサーボデータに基
づいて当該ディスク上の指定位置にヘッドをシーク・位
置決め制御する、いわゆるセクタサーボ方式の位置決め
制御を適用するのが一般的である。

【０００３】サーボデータが記録されるディスク上の領
域はサーボエリアと呼ばれる。サーボエリアは、ディス
ク上では中心から各トラックを渡って放射状に一定間隔
で配置されている。サーボエリアには、信号の振幅を安
定化するために用いられる一定の周波数のデータ（サー
ボＡＧＣパターン）、サーボエリアリアであることを検
出（識別）するのに用いられる、当該サーボエリアに固
有のパターンであるサーボエリア識別パターン、シリン
ダ番号（シリンダアドレス）を示すシリンダパターン、
及び位置情報（シリンダデータの示すシリンダ内の位置
誤差）を波形の振幅で示すためのデータであるバースト
データ（バーストパターン）等が記録されている。サー
ボエリア間は、複数のデータセクタが配置されるデータ
エリア（ユーザエリア）をなしている。

【０００４】さて、この種の磁気ディスク装置は、ヘッ
ドによりディスクから読み取られた信号、特にサーボエ
リアの信号（サーボデータ）の振幅が、ヘッド出力の大
小にかかわらずに一定となるように、当該信号の振幅を
サーボＡＧＣパターンに基づいて調整するサーボＡＧＣ
回路が設けられている。

【０００５】このサーボＡＧＣ回路の従来の構成を図１
３に示す。図１３において、ゲイン可変可能なアンプで
あるＶＧＡ（Variable Gain Amplifier ）１３１は、デ
ィスクからヘッドにより読み取られてヘッドアンプにて
増幅されたアナログ信号（アナログデータ入力）の振幅
をＡＧＣコントロール電圧ＶAGC で決まるゲインで増幅
する。フィルタ１３２は、ＶＧＡ１３１の出力（ＶＧＡ
出力）の所定の帯域のみを通過させる。これにより、Ｖ
ＧＡ１３１の出力からのノイズ成分の除去と波形整形が
なされる。ピーク振幅検出回路１３３は、フィルタ１３
２の出力の例えば全波整流波形の出力電圧のピーク値
（ピーク振幅電圧）を検出し、その検出レベルに応じた
ＤＣ的な電圧値を出力する。なお、ピーク振幅の検出で
はなくて、全波整流波形内の領域を積分し、その積分値
に応じたＤＣ的な電圧値を出力するエリアディテクト方
式を適用するＡＧＣ回路もある。

【０００６】ピーク振幅検出回路１３３の出力はチャー
ジポンプ１３４に与えられる。このチャージポンプ１３
４には、（ＡＧＣの目標レベルに対応する）基準電圧発
生器１３５の出力（ＶREF ）も与えられる。チャージポ
ンプ１３４は、ピーク振幅検出回路１３３の出力と基準
電圧発生器１３５の出力ＶREF との差分電圧を電流値
（正または負の値）に変換する。この電流値は、同じ差
分電圧でも、チャージポンプ１３４に対して設定されて
いるゲインにより異なる。通常、磁気ディスク装置に
は、チャージポンプ１３４のゲインを設定可能な複数の
レジスタが用意されており、そのうちの１つがＣＰＵか
らのゲイン切替信号（ゲイン切替情報）により選択指定
可能なようになっている。

【０００７】チャージポンプ１３４は、上記差分電圧を
電流値に変換すると、その電流値の電流を、ＶＧＡ１３
１のＡＧＣコントロール電圧ＶAGC の決定用のコンデン
サ１３５から引き込む、或いはコンデンサ１３６に流し
込む。これにより、ＡＧＣコントロール電圧ＶAGC が可
変され、ＶＧＡ１３１のゲインが上げ下げされる。この
動作は、ヘッドアンプにより増幅されたアナログ信号
（アナログデータ入力）のうち、サーボデータ中のサー
ボＡＧＣパターンに対応する期間（但し、サーボＡＧＣ
パターンの終端側の期間を除く）、具体的にはＡＧＣ
ＨＯＬＤ信号がＯＦＦの期間（引き込み領域の期間）行
われる。即ちチャージポンプ１３４は、ＡＧＣＨＯＬ
Ｄ信号がＯＦＦの期間、ピーク振幅検出回路１３３の出
力に応じてＶＧＡ１３１のゲインを可変する。ここで可
変されたゲインは、次のＡＧＣＨＯＬＤ信号がＯＮの
期間（ＡＧＣＨＯＬＤ期間）保持される。

【０００８】この磁気ディスク装置のサーボＡＧＣ回路
のチャージポンプ１３４の特性は、一般に用いられてい
るものとは大きく異なる。この大きく異なる点は、サー
ボＡＧＣ回路のゲイン（ＶＧＡ１３１のゲイン）を上げ
るときと下げるときとで、そのゲインが大きく相違する
ことである。

【０００９】このゲインが異なる理由は、磁気ディスク
装置の製造直後でデータエリアに何も書かれていない状
態でも正常に動作させるためである。この図１３に示し
たサーボＡＧＣ回路の特性を図１４に示す。図１４から
明らかなように、サーボＡＧＣ回路の特性は、ＶＧＡ１
３１のゲインを上げるときには応答が遅く（応答時間Ｔ
2 は長く）、その逆にゲインを下げるときには応答が早
く（応答時間Ｔ1 は短く）なっている。

【００１０】ところで近年の磁気ディスク装置では、高
記録密度化を実現するために、ＭＲ（Magnet Resistiv
e）ヘッドと呼ばれる新しいタイプの読み出し専用ヘッ
ドが出現し、このＭＲヘッドを使いこなすことが必要不
可欠となってきている。

【００１１】しかし、ＭＲヘッドは、従来主流であった
ＭＩＧ（Metal In Gap）ヘッドや薄膜ヘッドとは特性が
かなり異なり、サーマルアスペリティ（ＴＡ）と呼ばれ
る特有の問題を抱えている。このサーマルアスペリティ
は、ＭＲヘッド（ＭＲ素子）がディスク（メディア）の
突起物に接触した場合に熱が発生し、当該ＭＲヘッドの
抵抗値が変化することにより起きるもので、ディスクか
らＭＲヘッドにより読み取られた信号（リード信号）の
波形（再生波形）がＤＣ的に変化する現象をいう。

【００１２】もし、サーボエリアでサーマルアスペリテ
ィが発生すると、上述したサーボＡＧＣ回路の特性が大
きな問題になる。これについて、サーボエリアにサーマ
ルアスペリティが発生した場合を例に、図１５に示す動
作タイミングチャートを参照して説明する。

【００１３】まず、図１５において符号１５１で示すよ
うに、サーボエリアにサーマルアスペリティ（以下、Ｔ
Ａと称する）が発生すると、図１３のサーボＡＧＣ回路
では、上記のＡＧＣの特性により、チャージポンプ１３
４が電流を引き込んでＡＧＣコントロール電圧ＶAGC を
下げることで、ＶＧＡ１３１のゲインを下げようと動作
する。このゲインを下げる動作は、上げるのに比べて高
速に行われるため、一度下がったゲインはＴＡがなくな
った後も正常状態にはなかなか戻らない。したがって、
ＴＡによる波形歪み（アナログデータ入力のＴＡによる
波形歪み）が大きい場合には、ＡＧＣコントロール電圧
ＶAGC が高速に且つ大幅に下げられることから、図１５
のタイミングチャートの例のように、後続のサーボエリ
ア（ＴＡが発生したサーボエリアの次のサーボエリア）
のサーボデータの振幅は、目標とする振幅（ＡＧＣの目
標レベル）に到達せず、正常にリードできなくなってし
まう。

【００１４】

【発明が解決しようとする課題】上記したように、ＭＲ
ヘッドを用いた、磁気ディスク装置に代表される従来の
データ記録再生装置では、サーボエリアにサーマルアス
ペリティ（ＴＡ）が発生すると、サーボＡＧＣ回路の特
性により直ちにゲインが下げられるが、ゲインを上げる
方向には高速に対応できないため、ＴＡが発生したサー
ボエリアのデータだけでなく、後続のサーボエリアのデ
ータも正常にリードできなくなるという問題があった。

【００１５】本発明は上記事情を考慮してなされたもの
でその目的は、サーボエリアにサーマルアスペリティ
（ＴＡ）が発生しても、後続のサーボエリアから読み取
られた信号の振幅を速やかに目標レベルに安定化するこ
とができ、もって後続のサーボエリアのデータを正常に
リードすることができるサーボＡＧＣ回路及び同回路を
持つデータ記録再生装置を提供することにある。

【００１６】

【課題を解決するための手段】本発明は、サーボエリア
でＴＡ（サーマルアスペリティ）が発生した場合に、当
該サーボエリアの次のサーボエリアの開始位置のタイミ
ングより予め定められた一定期間（Ｔ3 ）だけ第１の論
理状態となる特定信号を、サーボＡＧＣ回路内のチャー
ジポンプが持つ制御端子、具体的には第１の論理状態に
設定されている期間だけ当該第１の論理状態とは異なる
第２の論理状態のときよりチャージポンプゲインを上げ
ることが指定されるな制御端子に接続するようにしたこ
とを特徴とする。

【００１７】このような構成においては、サーボエリア
でＴＡ（サーマルアスペリティ）が発生した場合に、そ
の直後のサーボエリアの開始位置のタイミングより予め
定められた一定期間（Ｔ3 ）だけ、即ちサーボＡＧＣの
引き込み領域の先頭の一定期間だけ、チャージポンプの
ゲイン（チャージポンプゲイン）が、その際の設定ゲイ
ンを例えば所定数倍することで上げられるため、ゲイン
可変アンプ（ＶＧＡ）のゲインを短時間で正常値に回復
させることが可能となる。この結果、ＴＡが発生したサ
ーボエリアに後続するサーボエリアから読み取られた信
号の振幅を速やかに目標レベルに安定化することができ
るようになり、後続のサーボエリアのデータを正常にリ
ードすることができる。

【００１８】また本発明は、サーボＡＧＣ回路のチャー
ジポンプが、上記の制御端子（第１の制御端子と称す
る）の他に、チャージポンプゲインの切替設定が可能な
第２の制御端子を有していることに着目し、ＭＲヘッド
を持つ再生記録分離型ヘッドをディスク上のサーボデー
タが記録されていないゾーンからサーボデータが記録さ
れているゾーンの所定位置にシークさせるファーストシ
ーク時には、ＣＰＵ等の制御手段が、上記ＭＲヘッドに
よりサーボエリアが正常に検出されたか否かを監視し
て、サーボエリアが正常に検出されるまでの間は、チャ
ージポンプの第２の制御端子を介して当該チャージポン
プに対して高チャージポンプゲイン（Ｇ1 ）を切替設定
し、サーボエリアが正常に検出された後は上記第２の制
御端子を介してチャージポンプに対して上記高チャージ
ポンプゲイン（Ｇ1 ）より低い低チャージポンプゲイン
（Ｇ2 ）を切替設定する構成とすると共に、サーボエリ
アでＴＡが発生した場合には、当該サーボエリアの次の
サーボエリアの開始位置のタイミングより予め定められ
た一定期間（Ｔ3 ）だけ第１の論理状態となる特定信号
が、チャージポンプの上記第１の制御端子に与えられる
構成としたことを特徴とする。

【００１９】このような構成においては、ファーストシ
ークを行っている状態で、サーボエリアが正常に検出さ
れていない場合、即ちサーボゲートが正常に生成されて
いない場合には、チャージポンプのゲインが通常より上
げられる。これにより、サーボデータが記録されていな
いゾーンからサーボデータが記録されているゾーンにヘ
ッドが入った場合に、ヘッドにより読み取られた最初の
サーボデータ信号の振幅の不安定状態を速やかに目標レ
ベルに安定化することが可能となる。

【００２０】そして、このサーボデータ信号をもとにサ
ーボエリアが正常に検出されると、即ちサーボゲートが
正常に生成されると、チャージポンプのゲインがノイズ
の影響、エンベロープの影響を最小限に抑えるのに最適
となる通常のゲイン（Ｇ2 ）に切り替えられる。したが
ってサーボＡＧＣ回路ではサーボエリアのデータのリー
ドに最も安定したゲインでのＡＧＣ動作が可能となる。

【００２１】この通常のチャージポンプゲイン（Ｇ2 ）
では、従来のサーボＡＧＣ回路であれば、サーボエリア
でＴＡが発生した場合には、サーボＡＧＣ回路（中のＶ
ＧＡ）のゲインが大きく下げられた際に、次のサーボエ
リアで元の状態に速やかに回復することができず、その
サーボエリアのデータを正常にリードできなくなる。

【００２２】しかし上記の構成においては、サーボエリ
アでＴＡが発生した場合に、その直後のサーボエリアの
開始位置のタイミングより予め定められた一定期間（Ｔ
3 ）だけ、チャージポンプのゲインが、その際の設定ゲ
インを例えば所定数倍することで上げられるため、サー
ボＡＧＣ回路内のゲイン可変アンプ（ＶＧＡ）のゲイン
を短時間で正常値に回復させることが可能となり、上記
次のサーボエリアのデータを正常にリードできる。

【００２３】また本発明は、サーボエリアでサーマルア
スペリティが発生した場合に、当該サーボエリアの次の
サーボエリアの開始位置のタイミングより予め定められ
た一定期間（Ｔ3 ）だけ、ゲイン強制設定手段、例えば
チャージポンプによる電流引き込み／流し込みの対象と
なるコンデンサのチャージまたはディスチャージ用のス
イッチを起動することで、サーボＡＧＣ回路内のゲイン
可変アンプ（ＶＧＡ）のゲインをチャージポンプに独立
に強制的に上げて、上記一定期間経過後のチャージポン
プでの制御が当該ゲイン可変アンプのゲインを下げる方
向に行われるようにすることを特徴とする。

【００２４】このような構成においては、サーボエリア
でＴＡが発生した場合に、その直後のサーボエリアの次
のサーボエリアの開始位置のタイミングより予め定めら
れた一定期間（Ｔ3 ）だけ、サーボＡＧＣ回路内のゲイ
ン可変アンプ（ＶＧＡ）のゲインが急速に上げられ、サ
ーボＡＧＣ回路内のゲイン可変アンプの出力（ＶＧＡ出
力）を一旦目標レベルよりも高くして、必ず応答が早い
方向から（即ちゲインを下げる方向から）ＡＧＣがかけ
られるようになる。したがって、ＶＧＡ出力を直ちに目
標レベルまで下げることができ、ＴＡが発生したサーボ
エリアの次のサーボエリアのデータを正常にリードする
ことが可能となる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。図１は本発明の一実施形態に
係る磁気ディスク装置の構成を示すブロック図である。

【００２６】図１において、１００は記録媒体（メディ
ア）としてのディスク（磁気ディスク）である。ディス
ク１００の例えば両面には同心円状の多数のトラックが
形成され、各トラックには、位置決め制御等に用いられ
るサーボデータが記録された複数のサーボエリアが各ト
ラックに渡って中心から放射状に等間隔で配置されてい
る。サーボエリア間は複数のデータセクタからなるデー
タエリアとなっている。

【００２７】各サーボエリアには、図２に示すように、
信号の振幅を安定化するのに用いられる一定の周波数の
データ（サーボＡＧＣパターン）２１、当該サーボエリ
アに固有のパターンである（ダイビットと称される）サ
ーボエリア識別パターン２２、シリンダ番号（シリンダ
アドレス）を示すシリンダパターン２３、及び位置情報
（シリンダデータの示すシリンダ内の位置誤差）を波形
の振幅で示すためのデータであるバーストデータ（バー
ストパターン）２４等（からなるサーボデータ）が記録
されている。

【００２８】再生記録分離型（複合型）のヘッド２００
は、ディスク１００の各データ面に対応してそれぞれ設
けられており（図では、ディスク１００の下側のデータ
面に対応して設けられるヘッドについては省略されてい
る）、記録ヘッドと、読み出し専用ヘッドとしてのＭＲ
ヘッド（いずれも図示せず）とを備えている。

【００２９】ディスク１００はスピンドルモータ１０１
により高速回転する。ヘッド２００は、キャリッジ２０
１と称するヘッド移動機構に保持されており、当該キャ
リッジ２０１がボイスコイルモータ２０２により駆動さ
れることで、ディスク１００の半径方向に移動される。

【００３０】さて、磁気ディスク装置を制御する制御回
路は、主として、ＣＰＵ１と、ＲＯＭ２と、ＲＡＭ３
と、ディスクコントローラ（ＨＤＣ）４と、ＦＲＯＮ生
成回路（ファーストリカバリオン信号生成回路）５３が
付加されたＲ／Ｗ回路（リード／ライト回路）５と、サ
ーボコントロール回路６と、スピンドルモータコントロ
ール回路７と、ヘッドＩＣ８とから構成される。

【００３１】ＣＰＵ１は、ＲＯＭ２に記憶されている制
御プログラムに従って磁気ディスク装置全体の制御を行
う。ＲＯＭ２はＣＰＵ１の制御プログラム等を予め記憶
しておくのに用いられる。

【００３２】ＲＡＭ３は、ホスト装置（図示せず）並び
にＲ／Ｗ回路５からＨＤＣ４に送られてきたデータを一
時記憶するバッファメモリ、及びＣＰＵ１のワークメモ
リ等として用いられる。

【００３３】ＨＤＣ４は、ホスト装置側と磁気ディスク
装置間のインタフェースを司る。Ｒ／Ｗ回路５は、主と
して、ＨＤＣ４から送られてくるデータを磁気記録に適
した形に変調し、またヘッドＩＣ８内のヘッドアンプ８
１から送られてくるデータを復調するための例えば１チ
ップ化された集積回路（リード／ライトＩＣ）である。

【００３４】Ｒ／Ｗ回路５は、ヘッド２００により読み
取られてヘッドＩＣ８内のヘッドアンプ８１により増幅
されたサーボエリアの信号（サーボデータ）の振幅が、
ヘッド出力の大小にかかわらずに一定となるように、当
該信号の振幅を調整するサーボＡＧＣ回路５１と、この
サーボＡＧＣ回路５１の出力信号からサーボエリアで発
生するＴＡ（サーマルアスペリティ）を検出するＴＡ検
出回路（サーマルアスペリティ検出回路）５２を有す
る。

【００３５】この他、Ｒ／Ｗ回路５は、サーボＡＧＣ回
路５１の出力信号からデータを復調するためのデータチ
ャネル、同じくサーボデータ中のバーストデータ等を抽
出するためのサーボ回路（いずれも図示せず）を有す
る。

【００３６】Ｒ／Ｗ回路５には、ＦＲＯＮ生成回路５３
が付加されている。このＦＲＯＮ生成回路５３は、Ｒ／
Ｗ回路５中のＴＡ検出回路５２のＴＡ検出出力（ＴＡ検
出信号）ＴＡＤに応じて、次のサーボエリアのタイミン
グでファースト（Fast) リカバリオン信号ＦＲＯＮを生
成出力するタイミング回路であり、例えばゲートアレイ
（ＧＡ）を用いて構成される。このファーストリカバリ
オン信号ＦＲＯＮは、後述するようにサーボＡＧＣ回路
５１のゲインを上げるために用いられる。

【００３７】サーボコントロール回路６は、ＣＰＵ１か
らの指示により、ヘッド２００を指定されたシリンダへ
シーク・位置決め制御する。スピンドルモータコントロ
ール回路７は、スピンドルモータ１０１の起動／停止
と、回転速度とをＣＰＵ１からの指示によりコントロー
ルする。

【００３８】ヘッドＩＣ８は、例えばフレキシブルプリ
ント配線板（ＦＰＣ）に実装されており、ヘッド２００
により読み取られた信号を増幅するヘッドアンプ８１を
有する。またヘッドＩＣ８は、Ｒ／Ｗ回路５から送られ
てくる書き込みデータに従いヘッド２００にライト信号
（ライト電流）を出力するライトドライバ（図示せず）
も有する。

【００３９】図３はサーボＡＧＣ回路５１の構成を示
す。このサーボＡＧＣ回路５１は、（図１３中のＶＧＡ
１３１、フィルタ１３２、ピーク振幅検出回路１３３、
チャージポンプ１３４、基準電圧発生器１３５、コンデ
ンサ１３６と同様の）ＶＧＡ５１１、フィルタ５１２、
ピーク振幅検出回路５１３、チャージポンプ５１４、基
準電圧発生器５１５、コンデンサ５１６から構成され
る。

【００４０】チャージポンプ５１４は、当該チャージポ
ンプ５１４に設定されているゲイン（チャージポンプゲ
イン）を変更すること（ここでは、定数倍すること）が
指定可能な制御端子５１４ａを有している。このチャー
ジポンプ５１４に設定されているゲインは、ピーク振幅
検出回路１３３の出力と基準電圧発生器１３５の出力Ｖ
REF との差分電圧に応じてチャージポンプ５１４からコ
ンデンサ５１６に流し込む電流と、コンデンサ５１６か
らチャージポンプ５１４に引き込む電流を決定するため
のもので、複数のレジスタ（図示せず）に設定されてい
るチャージポンプゲインの中からＣＰＵ１による選択指
定に応じてチャージポンプ５１４に選択的に読み込まれ
るものである。

【００４１】図３のサーボＡＧＣ回路５１が、図１３の
従来のサーボＡＧＣ回路と異なる点は、図１３のサーボ
ＡＧＣ回路では有していたスイッチ（１３７）を持たな
いことと、チャージポンプ５１４の制御端子５１４ａ
に、ＦＲＯＮ生成回路５３から生成出力されるファース
トリカバリオン信号ＦＲＯＮが当該チャージポンプ５１
４に設定されているゲインをｎ倍（ｎは２以上の整数）
することを指定するための制御信号として入力されるこ
とである。ここでは、ファーストリカバリオン信号ＦＲ
ＯＮが真（第１の論理状態）である期間だけ、チャージ
ポンプ５１４のゲインがｎ倍に上げられる。

【００４２】なお、図１３の従来のサーボＡＧＣ回路中
のチャージポンプ１３４も、上記制御端子５１４ａと同
様の制御端子を有しているが、図１３では省略されてい
る。図４はＴＡ検出回路５２の構成を示す。

【００４３】ＴＡ検出回路５２は、基準電圧発生器５２
１と、コンパレータ５２２とから構成される。基準電圧
発生器５２１はＴＡ（サーマルアスペリティ）が発生し
たか否かの判定の基準となる電圧（基準電圧）Ｖref を
発生する。コンパレータ５２２は、図３の構成のサーボ
ＡＧＣ回路５１（中のＶＧＡ５１１）からの出力（ＶＧ
Ａ出力）と、基準電圧Ｖref とを比較して、サーボＡＧ
Ｃ回路５１からの出力が基準電圧よりも高くなった場合
に、サーボエリアにＴＡが発生したことが検出されたも
のとして、その期間だけ有効なＴＡ検出信号ＴＡＤを出
力する。このＴＡ検出信号ＴＡＤは図１中のＦＲＯＮ生
成回路５３に供給される。

【００４４】通常、サーボＡＧＣ回路５１からの出力
は、ＴＡがなければ、ある電圧レベルを越えることはな
い。ところが、サーボエリア内にＴＡが発生すると波形
が歪んで、ある電圧レベルを越える。そこで、基準電圧
Ｖref を最適値に設定しておき、サーボＡＣＧ回路５１
からの出力（ＶＧＡ出力）が、基準電圧Ｖref を越えた
ときにコンパレータ５７２からパルス（ＴＡ検出信号Ｔ
ＡＤ）が出力されるようにすれば、ＴＡの発生の有無を
検出できる。Ｖref の最適値は、ヘッド２００の出力信
号の分解能、Ｓ／Ｎ比などの条件によって異なることが
あるので、ＣＰＵ１によって変えることができるのが望
ましい。例えば、分解能が高く、Ｓ／Ｎ比が悪い場合に
は、Ｖref は通常より高めに設定することが好ましい。

【００４５】図５はＦＲＯＮ生成回路５３の構成を示
す。ＦＲＯＮ生成回路５３は、電圧＋ＶをＤ入力、ＴＡ
検出回路５２からのＴＡ検出信号ＴＡＤをＣＫ（クロッ
ク）入力とするＤフリップフロップ５３１と、このＤフ
リップフロップ５３１のＱ出力Ｑ1 をＤ入力、サーボゲ
ートＳＧをＣＫ（クロック）入力とするＤフリップフロ
ップ５３２と、Ｄフリップフロップ５３２のＱ出力Ｑ2
の立ち上がりのタイミングに応じて一定期間Ｔ3 （Ｔ3
は、例えばサーボＡＧＣパターン２１の領域に相当する
期間１０μｓの約１／２の５μｓ、即ちサーボＡＧＣの
引き込み領域における最初の５μｓ）だけ真となるパル
スを出力するワンショット回路５３３と、このワンショ
ット回路５３３の出力のレベルを反転するインバータ５
３４とから構成される。

【００４６】ワンショット回路５３３の出力パルスはフ
ァーストリカバリオン信号ＦＲＯＮとして図２の構成の
サーボＡＧＣ回路５１に導かれる。また、インバータ５
３４の出力は、Ｄフリップフロップ５３１，５３２のリ
セット（Ｒ入力）となる。

【００４７】なお、サーボゲートＳＧは、図２に示すよ
うに、サーボエリアの期間だけ有効（真）となる周知の
タイミング信号であり、Ｒ／Ｗ回路５にて抽出されるサ
ーボデータ中のサーボエリア識別パターン２２に基づい
て図示せぬゲートアレイにより生成される。

【００４８】この図５の構成のＦＲＯＮ生成回路５３の
動作を図６のタイミングチャートを参照して説明する。
まず、ＴＡ検出回路５２によりサーボエリアにＴＡが発
生したことが検出された結果、当該ＴＡ検出回路５２
（内のコンパレータ５２２）から有効なＴＡ検出信号Ｔ
ＡＤが出力されたものとする。

【００４９】この場合、Ｄフリップフロップ５３１はＴ
Ａ検出信号ＴＡＤの立ち上がりのタイミングでセット
し、そのＱ出力Ｑ1 が高レベルとなる。すると、Ｄフリ
ップフロップ５３２は、ＴＡが発生したサーボエリアの
次のサーボエリアの開始時に、そのサーボエリアに対応
するサーボゲートＳＧの立ち上がりのタイミングでセッ
トし、そのＱ出力Ｑ2 が高レベルとなる。

【００５０】Ｄフリップフロップ５３２のＱ出力Ｑ2 は
ワンショット回路５３３に入力される。これによりワン
ショット回路５３３は、Ｄフリップフロップ５３２のＱ
出力Ｑ2 の立ち上がりのタイミング、即ちＴＡが発生し
たサーボエリアの次のサーボエリアの開始のタイミング
に応じて一定期間Ｔ3 だけ真（高レベル）となるファー
ストリカバリオン信号ＦＲＯＮを出力する。

【００５１】ワンショット回路５３３からのファースト
リカバリオン信号ＦＲＯＮが高レベルになると、インバ
ータ５３４の出力ＩＮＶは低レベルとなる。インバータ
５３４の出力ＩＮＶはＤフリップフロップ５３１，５３
２のＲ（リセット）入力に接続されており、当該インバ
ータ５３４の出力ＩＮＶが低レベルとなることにより、
Ｄフリップフロップ５３１，５３２はリセットする。す
るとＤフリップフロップ５３１，５３２のＱ出力Ｑ1 ，
Ｑ2 は低レベルとなる。

【００５２】次に、図３の構成のサーボＡＧＣ回路５１
の動作を、図６のタイミングチャートを併用しながら、
図７のタイミングチャートを参照して説明する。まず、
ＴＡ検出回路５２でＴＡが検出されず、したがってＦＲ
ＯＮ生成回路５３からサーボＡＧＣ回路５１に真の（第
１の論理状態の）ファーストリカバリオン信号ＦＲＯＮ
が入力されない通常の状態の動作は、即ちファーストリ
カバリオン信号ＦＲＯＮが偽（第２の論理状態）である
場合の動作は、［従来の技術］の欄で述べた図１３の構
成の従来のサーボＡＧＣ回路の動作と同様である。

【００５３】今、ディスク１００からヘッド２００によ
り読み取られてヘッドＩＣ８内のヘッドアンプ８１にて
増幅されたアナログ信号がサーボＡＧＣ回路５１内のＶ
ＧＡ５１１に入力されたものとする。ここで、ＶＧＡ５
１１に入力されたアナログ信号（アナログデータ）にお
けるサーボエリアリアに、図７において符号７１で示す
ようにＴＡが発生しているものとすると、サーボＡＧＣ
回路５１では、ＴＡによる波形歪みのために大きくなっ
たＶＧＡ５１１の出力（ＶＧＡ出力）のレベルを目標レ
ベルに近づけるために、図１４に示したようなＡＧＣの
特性により、チャージポンプ１３４がコンデンサ１３６
から電流を引き込んで、図７に示すようにＡＧＣコント
ロール電圧ＶAGC を下げることで、ＶＧＡ１３１のゲイ
ンを下げようと動作する。このゲインを下げる動作は、
上げるのに比べて高速に行われるため、一度下がったゲ
インはＴＡがなくなった後も正常状態にはなかなか戻ら
ない。

【００５４】さて、サーボエリアでＴＡが発生した結
果、サーボＡＧＣ回路５１（内のＶＧＡ５１１）の出力
がＴＡ検出回路５２内の基準電圧発生器５２１により発
生される基準電圧Ｖref を越えると、コンパレータ５２
２から有効なＴＡ検出信号ＴＡＤが出力される。このＴ
Ａ検出信号ＴＡＤはＦＲＯＮ生成回路５３に入力され
る。すると、前記したように、（ＴＡが発生したサーボ
エリアの）次のサーボエリアの開始のタイミング、即ち
次のサーボエリアに対応するサーボゲートＳＧの立ち上
がりのタイミングに応じて一定期間Ｔ3 だけ真（第１の
論理状態）となるファーストリカバリオン信号ＦＲＯＮ
が、ＦＲＯＮ生成回路５３（内のワンショット回路５３
３）から出力される。

【００５５】ＦＲＯＮ生成回路５３からのファーストリ
カバリオン信号ＦＲＯＮは、サーボＡＧＣ回路５１内の
チャージポンプ５１４の制御端子５１４ａに導かれる。
チャージポンプ５１４は、制御端子５１４ａに導かれる
信号、即ちファーストリカバリオン信号ＦＲＯＮが真
（第１の論理状態）となっている期間だけ、現在設定さ
れているチャージポンプ５１４のゲインではなくて、そ
のｎ倍（ｎは２以上の整数）のゲインで、ピーク振幅検
出回路５１３の出力と基準電圧発生器５１５の出力ＶRE
F （ＡＧＣの目標レベル）との差分電圧を符号付きの電
流値（例えば、差分電圧が正のときは負の、負のときは
正の電流値）に変換する。ここでは、ピーク振幅検出回
路５１３の出力の方がＶREF より小さいことから、差分
電圧は負となり、正の電流値に変換される。

【００５６】チャージポンプ５１４は、上記差分電圧を
電流値に変換すると、その電流値の電流を、ＶＧＡ５１
１のＡＧＣコントロール電圧ＶAGC の決定用のコンデン
サ５１５から引き込む（電流値が正の場合）、或いはコ
ンデンサ５１６に流し込む（電流値が負の場合）。

【００５７】ここでは、正の電流値に変換されることか
ら、コンデンサ５１６への電流の流し込みが行われ、し
かも当該電流値は、上記の説明から明らかなように、同
じ差分電圧でも通常の場合に比べて大きい。

【００５８】したがって、ＴＡのために著しく低下して
いるＡＧＣコントロール電圧ＶAGCは、ファーストリカ
バリオン信号ＦＲＯＮが真となっているＴ3 の期間、即
ちＴＡが発生したサーボエリアの次のサーボエリアの先
頭部分で、図７に示すように元の正常な状態でのレベル
近くまで素早く上昇し、ＶＧＡ５１１のゲインが速やか
に上げられる。この結果、ＴＡが発生したサーボエリア
の次のサーボエリアのＶＧＡ５１１の出力（ＶＧＡ出
力）は、ほぼ目標レベルまで速やかに上昇し、正常にリ
ードすることが可能となる。

【００５９】ところで、ヘッド２００は、ディスク１０
０が回転していない非動作状態の場合は、ＣＳＳ（Cont
act Start Stop）ゾーンと称される特定ゾーンに着地し
ている。ＣＳＳゾーンは、ディスク１００（を回転させ
るスピンドルモータ１０１）の起動時と停止時にヘッド
２００が浮上と着地を行うエリアであり、ディスク１０
０の最内周側に設けられるのが一般的である。このＣＳ
Ｓゾーンにはサーボエリアは配置されておらず、したが
ってサーボデータは記録されていない。

【００６０】さて、ディスク１００が回転していない非
動作状態から、装置を立ち上げる際には、スピンドルモ
ータ１０１を起動してディスク１００を回転させ、キャ
リッジ２０１にボイスコイルモータ２０２により駆動力
を与え、ヘッド２００を（複数のサーボエリアが配置さ
れている）ディスク１００のデータゾーンの所定位置に
位置決めするファーストシークと呼ばれる一連の動作が
行われる。このファーストシークの開始時には、ヘッド
２００はサーボデータが記録されていないＣＳＳゾーン
に位置していることから、サーボＡＧＣ回路５１の動作
は不安定となる。

【００６１】この場合、チャージポンプ５１４の設定ゲ
インが低いと、応答特性が悪くなることから、ヘッド２
００がＣＳＳゾーンから脱出してサーボデータが記録さ
れているデータゾーンに入っても、ヘッド２００により
読み取られたサーボデータ信号（サーボエリアの信号）
の振幅の変動を速やかに目標レベルに安定化することが
困難となる。また、チャージポンプ５１４のゲインが低
いと、従来のサーボＡＧＣ回路であれば、サーボエリア
でＴＡが発生した場合には、サーボＡＧＣ回路（中のＶ
ＧＡ）のゲインが大きく下げられた際に、次のサーボエ
リアで元の状態に速やかに回復することができず、その
サーボエリアのデータを正常にリードできなくなる。

【００６２】これに対し、チャージポンプ５１４の設定
ゲインが高いならば、応答特性が良くなることから、ヘ
ッド２００がＣＳＳゾーンから脱出してサーボデータが
記録されているデータゾーンに入った場合に、ヘッド２
００により読み取られたサーボデータ信号の振幅の不安
定状態を速やかに目標レベルに安定化することができ
る。しかし、チャージポンプ５１４の設定ゲインが高い
と、ノイズの影響を受けやすく、エンベロープの変動が
大きくなるという問題がある。

【００６３】そこで、このような不具合を解消するよう
にした、サーボＡＧＣ回路５１の変形例について説明す
る。図８はサーボＡＧＣ回路５１の変形例を示すブロッ
ク構成図である。

【００６４】図８のサーボＡＧＣ回路５１が、図２の構
成と異なる点は、ＣＰＵ１からサーボＡＧＣ回路５１内
のチャージポンプ５１４に対してチャージポンプゲイン
切替信号（情報）８０が与えられることと、チャージポ
ンプ５１４に上記制御端子５１４ａの他に当該ゲイン切
替信号８０が入力される制御端子５１４ｂが設けられて
いることである。チャージポンプ５１４は、複数のレジ
スタ（図示せず）に設定されているチャージポンプゲイ
ンの中から、制御端子５１４ｂに入力されるゲイン切替
信号８０の指定するレジスタの内容（チャージポンプゲ
イン）を選択的に読み込み設定する。

【００６５】なお、図２と図１３では省略されている
が、この図２と図１３の構成におけるチャージポンプ
も、上記制御端子５１４ｂと同様の制御端子を有してお
り、その制御端子を通してＣＰＵによりチャージポンプ
ゲインを切替設定することが可能なようになっている。

【００６６】本実施形態では、ＣＰＵ１によるチャージ
ポンプゲイン切替信号８０の用い方と、当該信号８０に
従って切り替え設定（選択指定）されるチャージポンプ
５１４のゲインとの関係に特徴がある。

【００６７】以下、ＣＰＵ１によるファーストシーク時
のチャージポンプゲイン切替信号８０の用い方につき、
図９のフローチャートを参照して説明する。まず、図８
の構成のサーボＡＧＣ回路５１を備えた図１の磁気ディ
スク装置には、チャージポンプ５１４のゲインを設定可
能な複数のレジスタ（図示せず）が用意されている。こ
の複数のレジスタ（チャージポンプゲイン設定レジス
タ）の中には、ノイズの影響を受けやすい程度に高い値
のゲインＧ１が設定されるレジスタと、ノイズの影響、
エンベロープの変動を最小限に抑えるのに最適な、ゲイ
ンＧ1 より低い値のゲインＧ２が設定されるレジスタが
含まれている。チャージポンプゲイン切替信号８０は、
この複数のレジスタの１つを選択指定するものである。

【００６８】図１の磁気ディスク装置のＲ／Ｗ回路５内
では、図示せぬサーボ回路により、サーボＡＧＣ回路５
１内のＶＧＡ５１１の出力（ＶＧＡ出力）からサーボデ
ータ（中のサーボエリア識別パターン２２）を抽出する
動作が行われる。Ｒ／Ｗ回路５内のサーボ回路により、
サーボデータ（中のサーボエリア識別パターン２２）が
抽出されると、それをもとに、ゲートアレイにより次の
サーボエリアの期間に相当するサーボゲートＳＧが生成
される。

【００６９】ＣＰＵ１は、ファーストシークを開始する
と、上記サーボゲートＳＧが正常に生成されるようにな
ったか否か、即ちヘッド２００が、サーボデータが記録
されていないＣＳＳゾーンからサーボデータが記録され
ているデータゾーンに移動して、サーボエリアが正常に
検出されるようになったか否かを監視する（ステップＳ
１）。

【００７０】ＣＰＵ１は、サーボゲートＳＧが正常に生
成されていない状態（サーボエリアが正常に検出されて
いない状態）では、サーボＡＧＣ回路５１内のチャージ
ポンプ５１４のゲインとして高ゲインＧ１（が設定され
ているチャージポンプゲイン設定レジスタ）を選択指定
するためのチャージポンプゲイン切替信号８０を当該チ
ャージポンプ５１４の制御端子５１４ｂに与える（ステ
ップＳ２）これによりチャージポンプ５１４では、複数のチャージ
ポンプゲイン設定レジスタのうち、チャージポンプゲイ
ン切替信号８０で指定されるレジスタに設定されている
ゲインを読み込んで、そのゲインに従う差分電圧−電流
値変換を行う。この例のように、ファーストシークを行
っている状態で、サーボゲートＳＧが正常に生成されて
いない場合には、ＣＰＵ１からは高ゲインＧ１が設定さ
れているチャージポンプゲイン設定レジスタを選択指定
するチャージポンプゲイン切替信号８０が与えられるた
め、当該信号８０の指定するチャージポンプゲイン設定
レジスタに設定されている高ゲインＧ1 がチャージポン
プ５１４に読み込まれ、当該チャージポンプ５１４のゲ
インが通常より上げられる。

【００７１】これによりサーボＡＧＣ回路５１（内のＶ
ＧＡ５１１）では、ヘッド２００がＣＳＳゾーンから脱
出してサーボデータが記録されているデータゾーンに入
った場合に、ヘッド２００により読み取られてヘッドア
ンプ８１により増幅された最初のサーボデータ信号の振
幅の不安定状態を速やかに目標レベルに安定化すること
が可能となる。

【００７２】そして、このサーボデータ信号をもとにサ
ーボゲートＳＧが正常に生成されると、ＣＰＵ１は、サ
ーボＡＧＣ回路５１内のチャージポンプ５１４のゲイン
としてゲインＧ1 より低いゲインＧ２（が設定されてい
るチャージポンプゲイン設定レジスタ）を選択指定する
ためのチャージポンプゲイン切替信号８０を当該チャー
ジポンプ５１４の制御端子５１４ｂに与える（ステップ
Ｓ３）。

【００７３】するとチャージポンプ５１４は、複数のチ
ャージポンプゲイン設定レジスタのうち、チャージポン
プゲイン切替信号８０で指定されるレジスタに設定され
ているゲインＧ2 を読み込んで、そのゲインＧ２に従う
差分電圧−電流値変換を行う。このゲインＧ2 はゲイン
Ｇ1 より低く、前記したように、ノイズの影響、エンベ
ロープの影響を最小限に抑えるのに最適となるように選
ばれたチャージポンプゲインであり、したがってサーボ
ＡＧＣ回路５１ではサーボエリアのデータのリードに最
も安定したゲインでのＡＧＣ動作が可能となる。

【００７４】このチャージポンプゲインＧ2 では、従来
のサーボＡＧＣ回路であれば、サーボエリアでＴＡが発
生した場合には、サーボＡＧＣ回路（中のＶＧＡ）のゲ
インが大きく下げられた際に、次のサーボエリアで元の
状態に速やかに回復することができず、当該次のサーボ
エリアのデータを正常にリードできなくなる。しかし本
実施形態では、サーボエリアでＴＡが発生すると、次の
サーボエリアの開始時にＦＲＯＮ生成回路５３によりフ
ァーストリカバリオン信号ＦＲＯＮが生成されてチャー
ジポンプ５１４の制御端子５１４ａに与えられ、そのゲ
インＧ2 がｎ倍（定数倍）されるため、前記したよう
に、当該次のサーボエリアの信号の振幅を高速で目標レ
ベルに安定化することができ、当該次のサーボエリアの
データを正常にリードできる。

【００７５】ところで、図１３に示した従来のサーボＡ
ＧＣ回路には、コンデンサ１３６を強制的に電圧＋Ｖに
チャージするためのスイッチ１３７が設けられている。
従来、このスイッチ１３７は、図１０に示すように、サ
ーボゲートＳＧの始端のタイミング毎に一定期間だけ真
となるファースト（Fast）アクション信号ＦＡにより、
その期間だけＯＮとなり、コンデンサ１３６を電圧＋Ｖ
にチャージしてＡＧＣコントロール電圧ＶAGC を上げる
ことで、図１０において符号１００で示すように、ＶＧ
Ａ出力を一旦目標レベルよりも高くして、必ず応答が早
い方向から（即ちゲインを下げる方向から）ＡＧＣがか
かるようにするために用いられていた。

【００７６】しかし、この方式では、コンデンサ１３６
を電圧＋Ｖにチャージするために、サーボエリアの長さ
を長く設定する必要があり、フォーマット効率が低下す
るという問題がある。

【００７７】一方、フォーマット効率を下げないよう
に、チャージポンプ１３４のゲインを上げて、コンデン
サ１３６を電圧＋Ｖにチャージした後のチャージポンプ
１３４による電流引き込みを早くすると、ノイズに敏感
になるという問題もある。

【００７８】そこで、このような不具合を解消するよう
にしたサーボＡＧＣ回路５１の変形例について説明す
る。図１１はサーボＡＧＣ回路５１の変形例を示すブロ
ック構成図である。

【００７９】図１１のサーボＡＧＣ回路５１が、図２の
構成と異なる点は、コンデンサ５１６を強制的に電圧＋
Ｖにチャージするためのスイッチ５１７が設けられてい
ることと、このスイッチ５１７がＦＲＯＮ生成回路５３
からのファーストリカバリオン信号ＦＲＯＮによりＯＮ
／ＯＦＦするように構成されていることである。即ち図
１１の構成の特徴は、サーボエリアにＴＡが発生したこ
とをＴＡ検出回路５２で検出した結果、次のサーボエリ
アの開始タイミングでＦＲＯＮ生成回路５３によりファ
ーストリカバリオン信号ＦＲＯＮが出力された場合に、
その信号ＦＲＯＮが出力されている（真の）期間Ｔ3 だ
け、（図１３に示す従来のサーボＡＧＣ回路におけるス
イッチ１３７と同様の）スイッチ５１７をＯＮするよう
にしたことを特徴とする。

【００８０】次に、図１１の構成のサーボＡＧＣ回路５
１の動作を、図１２のタイミングチャートを参照して説
明する。まず、上記したように、サーボエリアにＴＡが
発生した結果、次のサーボエリアの開始タイミングでＦ
ＲＯＮ生成回路５３によりファーストリカバリオン信号
ＦＲＯＮが出力される。すると、この信号ＦＲＯＮの出
力期間（信号ＦＲＯＮが真である期間）Ｔ3 だけ、スイ
ッチ５１７がＯＮし、コンデンサ１３６が電圧＋Ｖに高
速にチャージされる。これにより、ＴＡが発生したサー
ボエリアの次のサーボエリアの先頭部では、ＡＧＣコン
トロール電圧ＶAGC が急速に上げられ、図１２において
符号１２０で示すように、ＶＧＡ５１１の出力（ＶＧＡ
出力）を一旦目標レベルよりも高くして、必ず応答が早
い方向から（即ちゲインを下げる方向から）ＡＧＣがか
けられるようになる。したがって、ＶＧＡ出力を直ちに
目標レベルまで下げることができ、ＴＡが発生したサー
ボエリアの次のサーボエリアのデータを正常にリードす
ることが可能となる。

【００８１】以上は、磁気ディスク装置について説明し
たが、本発明は、ディスクに記録されたサーボデータに
基づいてヘッドをディスク上の指定位置にシーク・位置
決め制御するもので、且つディスクからのデータ読み取
りにＭＲヘッドを使用するものであれば、光磁気ディス
ク装置など、磁気ディスク装置以外のデータ記録再生装
置にも適用可能である。

【００８２】

【発明の効果】以上詳述したように本発明によれば、サ
ーボエリアにサーマルアスペリティ（ＴＡ）が発生し
て、サーボＡＧＣ回路のゲインが著しく低下しても、後
続のサーボエリアの開始位置のタイミングより予め定め
られた一定期間だけチャージポンプのゲインが上げられ
るため、サーボＡＧＣ回路（内のゲイン可変アンプ）の
ゲインを短時間で正常値に回復させることができる。こ
の結果、上記後続のサーボエリアから読み取られた信号
の振幅を速やかに目標レベルに安定化することができ、
当該後続のサーボエリアのデータを正常にリードするこ
とができる。

【００８３】また本発明によれば、ファーストシークを
行っている状態で、サーボエリアが正常に検出されてい
ない場合には、チャージポンプのゲインが通常より上げ
られるため、サーボデータが記録されていないゾーンか
らサーボデータが記録されてるゾーンにヘッドが入った
場合に、ヘッドにより読み取られた最初のサーボデータ
信号の振幅の不安定状態を速やかに目標レベルに安定化
することができ、また、サーボエリアが正常に検出され
るようになると、チャージポンプのゲインがノイズの影
響、エンベロープの影響を最小限に抑えるのに最適とな
る通常のゲインに下げられるため、サーボエリアのデー
タのリードに最も安定したゲインでのＡＧＣ動作が可能
となる。しかも、チャージポンプのゲインが下げられて
も、サーボエリアでＴＡが発生した場合には、その直後
のサーボエリアの開始位置のタイミングより予め定めら
れた一定期間だけ、チャージポンプのゲインが上げられ
るため、サーボＡＧＣ回路（内のゲイン可変アンプ）の
ゲインを短時間で正常値に回復させることができ、ＴＡ
が発生したサーボエリアの直後のサーボエリアのデータ
を正常にリードできる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る磁気ディスク装置の
構成を示すブロック図。

【図２】図１中のディスク１００上に配置される各サー
ボエリアに記録されるサーボデータのフォーマットの概
要を、サーボゲートＳＧとＡＧＣＨＯＬＤ信号と対応
付けて示す図。

【図３】図１中のサーボＡＧＣ回路５１の構成を示すブ
ロック図。

【図４】図１中のＴＡ検出回路５２の構成を示すブロッ
ク図。

【図５】図１中のＦＲＯＮ生成回路５３の構成を示すブ
ロック図。

【図６】図５に示したＦＲＯＮ生成回路５３の動作を説
明するためのタイミングチャート。

【図７】図３に示したサーボＡＧＣ回路５１の動作を説
明するためのタイミングチャート。

【図８】上記サーボＡＧＣ回路５１の第１の変形例を示
すブロック構成図。

【図９】図８に示した構成のサーボＡＧＣ回路５１の制
御を中心とするファーストシーク時のＣＰＵ１の処理手
順を示すフローチャート。

【図１０】従来のサーボＡＧＣ回路において、サーボゲ
ートのタイミング毎にＡＧＣコントロール電圧ＶAGC を
強制的に引き上げて、必ず応答が早い方向からＳＧＣが
かかるようにした動作を説明するためのタイミングチャ
ート。

【図１１】図１０のタイミングチャートで示した方法の
欠点を解消することが可能な、上記サーボＡＧＣ回路５
１の第２の変形例を示すブロック構成図。

【図１２】図１１に示したサーボＡＧＣ回路５１の動作
を説明するためのタイミングチャート。

【図１３】従来のサーボＡＧＣ回路の構成を示すブロッ
ク図。

【図１４】図１３の構成のサーボＡＧＣ回路の特性を示
す図。

【図１５】図１３の構成のサーボＡＧＣ回路の動作を説
明するためのタイミングチャート。

【符号の説明】

１…ＣＰＵ（制御手段）、５…Ｒ／Ｗ回路（リード／ライト回路）、５１…サーボＡＧＣ回路、５２…ＴＡ検出回路（サーマルアスペリティ検出回
路）、５３…ＦＲＯＮ生成回路（ファーストリカバリオン信号
生成回路）、１００…ディスク、２００…ヘッド（再生記録分離型ヘッド）、５１１…ＶＧＡ（ゲイン可変可能なアンプ、ゲイン可変
アンプ）、５１４…チャージポンプ、５１４ａ…制御端子（第１の制御端子）、５１４ｂ…制御端子（第２の制御端子）、５１６…コンデンサ、５１７…スイッチ（ゲイン強制設定手段）、５２２…コンパレータ、ＴＡＤ…ＴＡ検出信号、ＦＲＯＮ…ファーストリカバリオン信号（特定信号）、ＶAGC …ＡＧＣコントロール電圧、ＳＧ…サーボゲート。

Claims

【特許請求の範囲】

【請求項１】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
に設けられ、前記ＭＲヘッドにより再生された前記サー
ボエリアの信号の振幅を前記サーボＡＧＣパターンをも
とに安定化させるためのサーボＡＧＣ回路において、前記ＭＲヘッドにより再生された信号を増幅するための
ゲイン可変可能なアンプと、第１の論理状態に設定されている期間だけ当該第１の論
理状態とは異なる第２の論理状態のときよりチャージポ
ンプゲインを上げることが指定される制御端子を持ち、
前記サーボＡＧＣパターンの領域に対応する引き込み領
域で前記アンプの出力と目標レベル及び前記チャージポ
ンプゲインに応じて前記アンプのゲインを可変するチャ
ージポンプとを具備し、前記チャージポンプの前記制御端子が、前記サーボエリ
アでサーマルアスペリティが発生した場合に当該サーボ
エリアの次のサーボエリアの開始位置のタイミングより
予め定められた一定期間だけ前記第１の論理状態となる
特定信号と接続されていることを特徴とするサーボＡＧ
Ｃ回路。
【請求項２】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
において、前記ＭＲヘッドにより再生された前記サーボエリアの信
号の振幅を前記サーボＡＧＣパターンをもとに安定化さ
せるためのサーボＡＧＣ回路を備え、前記サーボＡＧＣ回路は、前記ＭＲヘッドにより再生された信号を増幅するための
ゲイン可変可能なアンプと、第１の論理状態に設定されている期間だけ当該第１の論
理状態とは異なる第２の論理状態のときよりチャージポ
ンプゲインを上げることが指定される制御端子を持ち、
前記サーボＡＧＣパターンの領域に対応する引き込み領
域で前記アンプの出力と目標レベル及び前記チャージポ
ンプゲインに応じて前記アンプのゲインを可変するチャ
ージポンプとを有しており、前記チャージポンプの前記制御端子が、前記サーボエリ
アでサーマルアスペリティが発生した場合に当該サーボ
エリアの次のサーボエリアの開始位置のタイミングより
予め定められた一定期間だけ前記第１の論理状態となる
特定信号と接続されていることを特徴とするデータ記録
再生装置。
【請求項３】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
において、前記ＭＲヘッドにより再生された信号を増幅するための
ゲイン可変可能なアンプと、第１の論理状態に設定され
ている期間だけ当該第１の論理状態とは異なる第２の論
理状態のときよりチャージポンプゲインを上げることが
指定される第１の制御端子、及びチャージポンプゲイン
の切替設定が可能な第２の制御端子を持ち、前記サーボ
ＡＧＣパターンの領域に対応する引き込み領域で前記ア
ンプの出力と目標レベル及び前記チャージポンプゲイン
に応じて前記アンプのゲインを可変するチャージポンプ
とを備え、前記ＭＲヘッドにより再生された前記サーボ
エリアの信号の振幅を前記サーボＡＧＣパターンをもと
に安定化させるためのサーボＡＧＣ回路と、前記再生記録分離型ヘッドを前記ディスク上の前記サー
ボデータが記録されていないゾーンから前記サーボデー
タが記録されているゾーンの所定位置にシークさせるフ
ァーストシーク時に、前記ＭＲヘッドにより前記サーボ
エリアが正常に検出されたか否かを監視し、前記サーボ
エリアが正常に検出されるまでの間は、前記チャージポ
ンプの前記第２の制御端子を介して前記チャージポンプ
に対して高チャージポンプゲインを切替設定し、前記サ
ーボエリアが正常に検出された後は前記チャージポンプ
の前記第２の制御端子を介して前記チャージポンプに対
して前記高チャージポンプゲインより低い低チャージポ
ンプゲインを切替設定する制御手段とを具備し、前記チャージポンプの前記第１の制御端子が、前記サー
ボエリアでサーマルアスペリティが発生した場合に当該
サーボエリアの次のサーボエリアの開始位置のタイミン
グより予め定められた一定期間だけ前記第１の論理状態
となる特定信号と接続されていることを特徴とするデー
タ記録再生装置。
【請求項４】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
に設けられ、前記ＭＲヘッドにより再生された前記サー
ボエリアの信号の振幅を前記サーボＡＧＣパターンをも
とに安定化させるためのサーボＡＧＣ回路において、前記ＭＲヘッドにより再生された信号を増幅するための
ゲイン可変可能なアンプと、前記サーボＡＧＣパターンの領域に対応する引き込み領
域で前記アンプの出力及び目標レベルに応じて前記アン
プのゲインを可変するチャージポンプと、前記サーボエリアでサーマルアスペリティが発生した場
合に、当該サーボエリアの次のサーボエリアの開始位置
のタイミングより予め定められた一定期間だけ、前記ア
ンプのゲインを前記チャージポンプに独立に強制的に上
げて、前記一定期間経過後の前記チャージポンプでの制
御が前記アンプのゲインを下げる方向に行われるように
するためのゲイン強制設定手段とを具備することを特徴
とするサーボＡＧＣ回路。
【請求項５】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
において、前記ＭＲヘッドにより再生された前記サーボエリアの信
号の振幅を前記サーボＡＧＣパターンをもとに安定化さ
せるためのサーボＡＧＣ回路を備え、前記サーボＡＧＣ回路は、前記ＭＲヘッドにより再生された信号を増幅するための
ゲイン可変可能なアンプと、前記サーボＡＧＣパターンの領域に対応する引き込み領
域で前記アンプの出力及び目標レベルに応じて前記アン
プのゲインを可変するチャージポンプと、前記サーボエリアでサーマルアスペリティが発生した場
合に、当該サーボエリアの次のサーボエリアの開始位置
のタイミングより予め定められた一定期間だけ、前記ア
ンプのゲインを前記チャージポンプに独立に強制的に上
げて、前記一定期間経過後の前記チャージポンプでの制
御が前記アンプのゲインを下げる方向に行われるように
するためのゲイン強制設定手段とを有していることを特
徴とするデータ記録再生装置。
【請求項６】前記サーボＡＧＣ回路の出力のレベルと
予め設定された基準レベルとを比較して前記出力レベル
が前記基準レベルを越えている場合にサーボエリアにサ
ーマルアスペリティが発生したことを検出するサーマル
アスペリティ検出回路と、前記サーマルアスペリティ検出回路による前記サーマル
アスペリティの検出に応じて、対応するサーボエリアの
次のサーボエリアの開始タイミングで前記一定時間だけ
第１の論理状態となる特定信号を生成出力する特定信号
生成回路とを更に具備することを特徴とする請求項２、
請求項３または請求項５に記載のデータ記録再生装置。
【請求項７】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
に設けられ、前記ＭＲヘッドにより再生された信号を増
幅するためのゲイン可変可能なアンプと、第１の論理状
態に設定されている期間だけ当該第１の論理状態とは異
なる第２の論理状態のときよりチャージポンプゲインを
上げることが指定される制御端子を持ち、前記サーボＡ
ＧＣパターンの領域に対応する引き込み領域で前記アン
プの出力と目標レベル及び前記チャージポンプゲインに
応じて前記アンプのゲインを可変するチャージポンプと
を備え、前記ＭＲヘッドにより再生された前記サーボエ
リアの信号の振幅を前記サーボＡＧＣパターンをもとに
安定化させるためのサーボＡＧＣ回路の制御方法であっ
て、前記サーボエリアでサーマルアスペリティが発生した場
合に、当該サーボエリアの次のサーボエリアの開始位置
のタイミングより予め定められた一定期間だけ前記第１
の論理状態となる特定信号を生成して前記チャージポン
プの前記制御端子に与えることにより、前記チャージポ
ンプのゲインをそれ以前のゲインより前記一定期間だけ
上げるようにしたことを特徴とするサーボＡＧＣ回路の
制御方法。
【請求項８】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
に設けられ、前記ＭＲヘッドにより再生された信号を増
幅するためのゲイン可変可能なアンプと、第１の論理状
態に設定されている期間だけ当該第１の論理状態とは異
なる第２の論理状態のときよりチャージポンプゲインを
上げることが指定される第１の制御端子、及びチャージ
ポンプゲインの切替設定が可能な第２の制御端子を持
ち、前記サーボＡＧＣパターンの領域に対応する引き込
み領域で前記アンプの出力と目標レベル及び前記チャー
ジポンプゲインに応じて前記アンプのゲインを可変する
チャージポンプとを備え、前記ＭＲヘッドにより再生さ
れた前記サーボエリアの信号の振幅を前記サーボＡＧＣ
パターンをもとに安定化させるためのサーボＡＧＣ回路
の制御方法であって、前記再生記録分離型ヘッドを前記ディスク上の前記サー
ボデータが記録されていないゾーンから前記サーボデー
タが記録されているゾーンの所定位置にシークさせるフ
ァーストシーク時に、前記ＭＲヘッドにより前記サーボ
エリアが正常に検出されたか否かを監視し、前記サーボ
エリアが正常に検出されるまでの間は、前記チャージポ
ンプの前記第２の制御端子を介して前記チャージポンプ
に対して高チャージポンプゲインを切替設定し、前記サ
ーボエリアが正常に検出された後は前記チャージポンプ
の前記第２の制御端子を介して前記チャージポンプに対
して前記高チャージポンプゲインより低い低チャージポ
ンプゲインを切替設定し、前記サーボエリアでサーマルアスペリティが発生した場
合には、当該サーボエリアの次のサーボエリアの開始位
置のタイミングより予め定められた一定期間だけ前記第
１の論理状態となる特定信号を生成して前記チャージポ
ンプの前記制御端子に与えることにより、前記チャージ
ポンプのゲインをそれ以前のゲインより前記一定期間だ
け上げるようにしたことを特徴とするサーボＡＧＣ回路
の制御方法。
【請求項９】読み出し専用のＭＲ（Magnet Resistiv
e）ヘッドを持つ再生記録分離型ヘッドを、ディスク上
に配置された各サーボエリアに記録されているサーボＡ
ＧＣ（Automatic Gain Control）パターンを先頭部に持
つサーボデータに基づいて前記ディスク上の目的シリン
ダ位置にシーク・位置決め制御するデータ記録再生装置
に設けられ、前記ＭＲヘッドにより再生された信号を増
幅するためのゲイン可変可能なアンプと、前記サーボＡ
ＧＣパターンの領域に対応する引き込み領域で前記アン
プの出力及び目標レベルに応じて前記アンプのゲインを
可変するチャージポンプとを備え、前記ＭＲヘッドによ
り再生された前記サーボエリアの信号の振幅を前記サー
ボＡＧＣパターンをもとに安定化させるためのサーボＡ
ＧＣ回路の制御方法であって、前記サーボエリアでサーマルアスペリティが発生した場
合に、当該サーボエリアの次のサーボエリアの開始位置
のタイミングより予め定められた一定期間だけ、前記ア
ンプのゲインを前記チャージポンプに独立に強制的に上
げて、前記一定期間経過後の前記チャージポンプでの制
御が前記アンプのゲインを下げる方向に行われるように
することを特徴とするサーボＡＧＣ回路の制御方法。