JPH10144670A - 集積回路絶縁体及び方法 - Google Patents
集積回路絶縁体及び方法Info
- Publication number
- JPH10144670A JPH10144670A JP9345669A JP34566997A JPH10144670A JP H10144670 A JPH10144670 A JP H10144670A JP 9345669 A JP9345669 A JP 9345669A JP 34566997 A JP34566997 A JP 34566997A JP H10144670 A JPH10144670 A JP H10144670A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- parylene
- copolymer
- oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/68—Organic materials, e.g. photoresists
- H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
- H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31692—Next to addition polymer from unsaturated monomers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
- Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
Abstract
(57)【要約】
【課題】 パリレン単量体と、シロキサンを含む珪素・
炭素含有単量体との共重合体、共重合するための蒸着
法、その共重合体の集積回路のための絶縁体としての適
用法を与える。 【解決手段】 金属線＋酸化物（４５０、４９０）の間
の、パリレンと環式シロキサンとの共重合体（４３２、
４８２）を有する金属間レベル誘電体、及びそれを共重
合するための蒸着法。共重合体のフッ素化は誘電率を低
下し、作動温度を上昇する。
炭素含有単量体との共重合体、共重合するための蒸着
法、その共重合体の集積回路のための絶縁体としての適
用法を与える。 【解決手段】 金属線＋酸化物（４５０、４９０）の間
の、パリレンと環式シロキサンとの共重合体（４３２、
４８２）を有する金属間レベル誘電体、及びそれを共重
合するための蒸着法。共重合体のフッ素化は誘電率を低
下し、作動温度を上昇する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、一層詳しくは集積回路絶縁体及び製造方法に関す
る。
し、一層詳しくは集積回路絶縁体及び製造方法に関す
る。
【０００２】
【従来の技術】集積回路は、珪素基体に形成されたソー
ス／ドレイン及び基体上の絶縁されたゲートを有する電
界効果トランジスターを、種々のレベルに形成された複
数の重なった金属（又はポリシリコン）配線と一緒に含
んでいるのが典型的である。絶縁層は、ゲート／ソース
／ドレインと、第一金属レベルから形成された配線との
間に存在し〔プレメタル（ｐｒｅｍｅｔａｌ）〕、段階
的な金属レベルの間にも存在する（金属間レベル誘電
体）。金属（又はポリシリコン）で満たされた絶縁層中
の垂直バイア（ｖｉａ）は、隣り合った金属レベル中に
形成された配線の間の接続、及びゲート／ソース／ドレ
インと第一金属レベル配線との間の接続をも与える。各
絶縁層は金属レベル又はゲートの配線の比較的凹凸のあ
る輪郭を覆わなければならず、これは同じ金属レベルの
中に近接した間隔の配線の間の間隙を含んでいる。ま
た、絶縁層の誘電率は、同じ金属レベル及び隣り合った
上と下の金属レベル中の近接した間隔の配線の間の容量
結合を制限するのに実際的な低いものであるべきであ
る。
ス／ドレイン及び基体上の絶縁されたゲートを有する電
界効果トランジスターを、種々のレベルに形成された複
数の重なった金属（又はポリシリコン）配線と一緒に含
んでいるのが典型的である。絶縁層は、ゲート／ソース
／ドレインと、第一金属レベルから形成された配線との
間に存在し〔プレメタル（ｐｒｅｍｅｔａｌ）〕、段階
的な金属レベルの間にも存在する（金属間レベル誘電
体）。金属（又はポリシリコン）で満たされた絶縁層中
の垂直バイア（ｖｉａ）は、隣り合った金属レベル中に
形成された配線の間の接続、及びゲート／ソース／ドレ
インと第一金属レベル配線との間の接続をも与える。各
絶縁層は金属レベル又はゲートの配線の比較的凹凸のあ
る輪郭を覆わなければならず、これは同じ金属レベルの
中に近接した間隔の配線の間の間隙を含んでいる。ま
た、絶縁層の誘電率は、同じ金属レベル及び隣り合った
上と下の金属レベル中の近接した間隔の配線の間の容量
結合を制限するのに実際的な低いものであるべきであ
る。
【０００３】凹凸のある輪郭を覆う絶縁層を形成するの
に種々の方法が開発されており、それらは全て二酸化珪
素（酸化物）型絶縁体を形成する：付着した硼燐珪酸塩
ガラス（ＢＰＳＧ）の再流動化、典型的にはシロキサン
である回転付着ガラス（ＳＯＧ）の使用、テトラエトキ
シシラン（ＴＥＯＳ）をプラズマ補助化学蒸着（ＰＥＣ
ＶＤ）で付着しながらのスパッタリング、付着したガラ
ス＋回転付着した平面化用ホトレジストの積層体のエッ
チングバック、及び化学・機械的研磨（ＣＭＰ）が利用
されている。
に種々の方法が開発されており、それらは全て二酸化珪
素（酸化物）型絶縁体を形成する：付着した硼燐珪酸塩
ガラス（ＢＰＳＧ）の再流動化、典型的にはシロキサン
である回転付着ガラス（ＳＯＧ）の使用、テトラエトキ
シシラン（ＴＥＯＳ）をプラズマ補助化学蒸着（ＰＥＣ
ＶＤ）で付着しながらのスパッタリング、付着したガラ
ス＋回転付着した平面化用ホトレジストの積層体のエッ
チングバック、及び化学・機械的研磨（ＣＭＰ）が利用
されている。
【０００４】これらの方法は全て二酸化珪素の比較的大
きな誘電率（大略３．９）を含む問題を有する。このこ
とは、配線をどの位近接させてパックすることができ、
然も低い容量結合を依然として維持することができるか
に対し限界を与える。
きな誘電率（大略３．９）を含む問題を有する。このこ
とは、配線をどの位近接させてパックすることができ、
然も低い容量結合を依然として維持することができるか
に対し限界を与える。
【０００５】ラクスマン（Ｌａｘｍａｎ）による、「低
ε誘電体：ＣＶＤフッ素化二酸化珪素」（ＣＶＤ Ｆｌ
ｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ
ｓ）〔１８ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ ７１（Ｍａｙ １９９５）〕には、
二酸化珪素の誘電率よりも低い誘電率を有する金属間レ
ベル誘電体として用いられるフッ素化二酸化珪素につい
てのリポートが要約されている。特に、四フッ化珪素
（ＳｉＦ４）、シラン（ＳｉＨ４）、及び酸素（Ｏ２）
の原料ガスを用いたＰＥＣＶＤは、１０％までのフッ素
を含み、３．０〜３．７の範囲の誘電定数を有するＳｉ
ＯｘＦｙを蒸着することができる。しかし、この誘電率
は、依然として配線のパッキング密度に限界を与える。
ε誘電体：ＣＶＤフッ素化二酸化珪素」（ＣＶＤ Ｆｌ
ｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ
ｓ）〔１８ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ ７１（Ｍａｙ １９９５）〕には、
二酸化珪素の誘電率よりも低い誘電率を有する金属間レ
ベル誘電体として用いられるフッ素化二酸化珪素につい
てのリポートが要約されている。特に、四フッ化珪素
（ＳｉＦ４）、シラン（ＳｉＨ４）、及び酸素（Ｏ２）
の原料ガスを用いたＰＥＣＶＤは、１０％までのフッ素
を含み、３．０〜３．７の範囲の誘電定数を有するＳｉ
ＯｘＦｙを蒸着することができる。しかし、この誘電率
は、依然として配線のパッキング密度に限界を与える。
【０００６】有機重合体絶縁体は、低い誘電率の絶縁体
を与える別の方法を与える。化学蒸着（ＣＶＤ）による
形成は、近接した間隔の配線の間の隙間を確実に満た
す。或る集積回路製造方法では、既に保護外側被覆とし
てポリイミドを用いている。しかし、ポリイミドは僅か
約３．２〜３．４の誘電率しか持たない問題を持ち、金
属間レベル誘電体として用いた時、後の加工を乱す水吸
収親和力を有する。プラスの面として、それは約５００
℃までの温度許容性を有する。
を与える別の方法を与える。化学蒸着（ＣＶＤ）による
形成は、近接した間隔の配線の間の隙間を確実に満た
す。或る集積回路製造方法では、既に保護外側被覆とし
てポリイミドを用いている。しかし、ポリイミドは僅か
約３．２〜３．４の誘電率しか持たない問題を持ち、金
属間レベル誘電体として用いた時、後の加工を乱す水吸
収親和力を有する。プラスの面として、それは約５００
℃までの温度許容性を有する。
【０００７】パリレンは、次のような構造を有する一連
のポリ−ｐ−キシリレンに対する一般的用語である：
のポリ−ｐ−キシリレンに対する一般的用語である：
【０００８】
【化１】
【０００９】これらの重合体は、低い誘電率（例えば、
２．３５〜３．１５）、低い水親和力を有し、溶媒及び
高温硬化を用いずに蒸気から等角（ｃｏｎｆｏｒｍａｌ
ｌｙ）蒸着することができる熱可塑性重合体系の重合体
である。脂肪族炭素に水素を有するパリレンは、Ｎ２雰
囲気中で約４００℃までの温度で用いることができるの
に対し、脂肪族ペルフルオロ化はその有用な温度を約５
３０℃まで上昇する。
２．３５〜３．１５）、低い水親和力を有し、溶媒及び
高温硬化を用いずに蒸気から等角（ｃｏｎｆｏｒｍａｌ
ｌｙ）蒸着することができる熱可塑性重合体系の重合体
である。脂肪族炭素に水素を有するパリレンは、Ｎ２雰
囲気中で約４００℃までの温度で用いることができるの
に対し、脂肪族ペルフルオロ化はその有用な温度を約５
３０℃まで上昇する。
【００１０】ヨウ（Ｙｏｕ）その他による、「マイクロ
エレクトロニクス材料の化学的展望ＩＩＩ」（Ｃｈｅｍ
ｉｃａｌ Ｐｅｒｓｐｅｃｔｉｖｅｓ ｏｆ Ｍｉｃｒ
ｏｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＩＩ
Ｉ）の「前駆物質からのパリレンフイルムの蒸着」（Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｐａｒｙｌｅ
ｎｅ Ｆｉｌｍｓ ｆｒｏｍ Ｐｒｅｃｕｒｓｏｒｓ）
〔１９９２年１１月３０日、材料研究学会シンポジウム
予行集（Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏ
ｃｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎ
ｇｓ）〕には、液体ジブロモテトラフルオロ−ｐ−キシ
レン前駆物質を出発材料として、次にその前駆物質を３
５０℃で活性単量体へ転化し、それが−１５℃で基体上
に吸着し、重合することによりフッ素化パリレンを製造
する方法が記載されている。この反応は次のように思わ
れる：
エレクトロニクス材料の化学的展望ＩＩＩ」（Ｃｈｅｍ
ｉｃａｌ Ｐｅｒｓｐｅｃｔｉｖｅｓ ｏｆ Ｍｉｃｒ
ｏｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＩＩ
Ｉ）の「前駆物質からのパリレンフイルムの蒸着」（Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｐａｒｙｌｅ
ｎｅ Ｆｉｌｍｓ ｆｒｏｍ Ｐｒｅｃｕｒｓｏｒｓ）
〔１９９２年１１月３０日、材料研究学会シンポジウム
予行集（Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏ
ｃｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎ
ｇｓ）〕には、液体ジブロモテトラフルオロ−ｐ−キシ
レン前駆物質を出発材料として、次にその前駆物質を３
５０℃で活性単量体へ転化し、それが−１５℃で基体上
に吸着し、重合することによりフッ素化パリレンを製造
する方法が記載されている。この反応は次のように思わ
れる：
【００１１】
【化２】
【００１２】ヨウその他は、ジアルデヒド（テレフタル
アルデヒド）から前駆物質を合成している：
アルデヒド）から前駆物質を合成している：
【００１３】
【化３】
【００１４】ベンゼン環は、標準ハロゲン化法によりフ
ッ素化（部分的に）することもできる。そのようなフッ
素化は誘電率を低下し、有用な温度を上昇する。
ッ素化（部分的に）することもできる。そのようなフッ
素化は誘電率を低下し、有用な温度を上昇する。
【００１５】パリレンフイルムは、中間生成物として活
性単量体の二量体を用いて蒸着することもできる。次の
反応：
性単量体の二量体を用いて蒸着することもできる。次の
反応：
【００１６】
【化４】
【００１７】のように、ヨウその他及びドルビエ（Ｄｏ
ｌｂｉｅｒ）その他による、米国特許第５，２１０，３
４１号明細書参照。
ｌｂｉｅｒ）その他による、米国特許第５，２１０，３
４１号明細書参照。
【００１８】しかし、これらの有機重合体は、屡々珪素
酸化物及び金属に対する接着性が悪く、４５０℃でのア
ルミニウム焼結のように集積回路製造で典型的に見られ
る後の加工での熱安定性が不充分なことを含めた問題を
有する。
酸化物及び金属に対する接着性が悪く、４５０℃でのア
ルミニウム焼結のように集積回路製造で典型的に見られ
る後の加工での熱安定性が不充分なことを含めた問題を
有する。
【００１９】
【発明が解決しようとする課題】本発明は、パリレン単
量体と、シロキサンを含む珪素・炭素含有単量体との共
重合体、共重合を行うための蒸着法、その共重合体の集
積回路のための絶縁体としての適用法を与える。
量体と、シロキサンを含む珪素・炭素含有単量体との共
重合体、共重合を行うための蒸着法、その共重合体の集
積回路のための絶縁体としての適用法を与える。
【００２０】本発明の利点には、低い誘電率、大きな熱
安定性、許容可能な熱伝導度、二酸化珪素及び金属への
良好な付着性、機械的強度、狭い間隙を満たすことがで
きる等角蒸着、エッチングし易さ、低いフイルム応力、
低い水吸収性、及び大きな電気抵抗率を有する層間レベ
ル誘電体を与えることが含まれる。
安定性、許容可能な熱伝導度、二酸化珪素及び金属への
良好な付着性、機械的強度、狭い間隙を満たすことがで
きる等角蒸着、エッチングし易さ、低いフイルム応力、
低い水吸収性、及び大きな電気抵抗率を有する層間レベ
ル誘電体を与えることが含まれる。
【００２１】
【課題を解決するための手段】本発明は、（ａ）（フッ
素化）パリレンと、少なくとも一つの不飽和炭素・炭素
結合を有する（フッ素化）珪素・炭素化合物からなる群
から選択された単量体の共重合体からなる絶縁材料を与
えることにより上記課題を解決する。
素化）パリレンと、少なくとも一つの不飽和炭素・炭素
結合を有する（フッ素化）珪素・炭素化合物からなる群
から選択された単量体の共重合体からなる絶縁材料を与
えることにより上記課題を解決する。
【００２２】
【発明の実施の形態】好ましい第一の態様 図１〜図４は、集積回路製造中の金属線の間に絶縁誘電
体を形成する第一の好ましい態様による方法の諸工程を
立断面図で例示している。特に、図１の部分的に製造さ
れた回路から出発して、それは珪素基体１０２上にポリ
シリコンゲート１０４及びフィールド酸化膜１０６を有
し、それらはプレメタル（ｐｒｅｍｅｔａｌ）レベル誘
電体（ＰＭＤ）１１０の下に配置され、ＰＭＤ１１０上
には金属線１１２〜１２０があり、金属充填バイア１２
２〜１２４がＰＭＤ１１０を通って伸びている。ＰＭＤ
１１０は二酸化珪素でもよく、ＢＰＳＧを形成するため
硼素及び燐のようなドーパントを含んでいることがあ
る。ドーパントは可動イオンをトラップする働きをす
る。実際、ＰＭＤ１１０は、ゲートと接触した非ドープ
二酸化珪素と、非ドープ酸化物膜上のＢＰＳＧと共に層
状構造になっている。金属線はアルミニウムの上及び下
にＴｉＮをクラッドしたものから作られていてもよい。
金属線１１２〜１２０は０．２５〜０．５μｍの幅及び
０．７μｍの高さを持ち、線１１２〜１１６及び線１１
８〜１２０の間の間隔は僅か０．２５〜０．５μｍであ
る。従って、金属線の間の絶縁体の誘電定数は、容量結
合を低くするためできるだけ小さい方がよい。
体を形成する第一の好ましい態様による方法の諸工程を
立断面図で例示している。特に、図１の部分的に製造さ
れた回路から出発して、それは珪素基体１０２上にポリ
シリコンゲート１０４及びフィールド酸化膜１０６を有
し、それらはプレメタル（ｐｒｅｍｅｔａｌ）レベル誘
電体（ＰＭＤ）１１０の下に配置され、ＰＭＤ１１０上
には金属線１１２〜１２０があり、金属充填バイア１２
２〜１２４がＰＭＤ１１０を通って伸びている。ＰＭＤ
１１０は二酸化珪素でもよく、ＢＰＳＧを形成するため
硼素及び燐のようなドーパントを含んでいることがあ
る。ドーパントは可動イオンをトラップする働きをす
る。実際、ＰＭＤ１１０は、ゲートと接触した非ドープ
二酸化珪素と、非ドープ酸化物膜上のＢＰＳＧと共に層
状構造になっている。金属線はアルミニウムの上及び下
にＴｉＮをクラッドしたものから作られていてもよい。
金属線１１２〜１２０は０．２５〜０．５μｍの幅及び
０．７μｍの高さを持ち、線１１２〜１１６及び線１１
８〜１２０の間の間隔は僅か０．２５〜０．５μｍであ
る。従って、金属線の間の絶縁体の誘電定数は、容量結
合を低くするためできるだけ小さい方がよい。
【００２３】図２に示すように、ＰＭＤ１１０の上にパ
リレンと２，４，６，８−テトラビニル−２，４，６，
８−テトラメチル−シクロテトラシロキサン（ＴＶＴＭ
ＣＴＳ）との共重合体の０．２５μｍ厚の層１３０及び
金属線１１２〜１２０を等角蒸着する。蒸着は、図７に
例示した低圧（約１３ミリトール）蒸着装置２００で行
う。装置２００は、バルブの付いた二つの入口を有する
蒸着室２０２を有する。一つの入口はＴＶＴＭＣＴＳ蒸
気のためであり、一つはパリレン単量体のためのもの
で、その単量体は室２０４中で昇華した二量体を、次に
炉２０６中で単量体へ分解することにより誘導される。
ＴＶＴＭＣＴＳは、室温で液体であり、６０℃で約１３
ミリトールの蒸気圧を有するのに対し、パリレン二量体
は室温で固体であり、１２０℃で昇華し、約１３ミリト
ールの蒸気圧を有する。接続パイプ及び蒸着室２０２を
１２０℃より高い温度に維持し、それらの表面で凝縮又
は重合しないようにする。共重合のために基体１０２を
約−５℃に冷却する。単量体は無作為的に共重合し、ブ
ロック共重合体は形成しない。代表的反応は次の通りで
ある。
リレンと２，４，６，８−テトラビニル−２，４，６，
８−テトラメチル−シクロテトラシロキサン（ＴＶＴＭ
ＣＴＳ）との共重合体の０．２５μｍ厚の層１３０及び
金属線１１２〜１２０を等角蒸着する。蒸着は、図７に
例示した低圧（約１３ミリトール）蒸着装置２００で行
う。装置２００は、バルブの付いた二つの入口を有する
蒸着室２０２を有する。一つの入口はＴＶＴＭＣＴＳ蒸
気のためであり、一つはパリレン単量体のためのもの
で、その単量体は室２０４中で昇華した二量体を、次に
炉２０６中で単量体へ分解することにより誘導される。
ＴＶＴＭＣＴＳは、室温で液体であり、６０℃で約１３
ミリトールの蒸気圧を有するのに対し、パリレン二量体
は室温で固体であり、１２０℃で昇華し、約１３ミリト
ールの蒸気圧を有する。接続パイプ及び蒸着室２０２を
１２０℃より高い温度に維持し、それらの表面で凝縮又
は重合しないようにする。共重合のために基体１０２を
約−５℃に冷却する。単量体は無作為的に共重合し、ブ
ロック共重合体は形成しない。代表的反応は次の通りで
ある。
【００２４】
【化５】
【００２５】加熱した分解器は約６６０℃の温度を有す
る。基体１０２は、凝縮又は重合のための充分低い温度
を有し、コモノマーに曝される唯一の表面である。パリ
レン単量体は別のパリレン単量体又はＴＶＴＭＣＴＳ単
量体と結合することができ、同様にＴＶＴＭＣＴＳ単量
体は別のＴＶＴＭＣＴＳ単量体又はパリレン単量体と結
合することができることに注意する。従って、共重合体
はパリレン単量体及びＴＶＴＭＣＴＳ単量体の種々の長
さの鎖長を有する単量体の鎖である。更に、各ＴＶＴＭ
ＣＴＳ単量体の複数のビニル基は、次のように単一のＴ
ＶＴＭＣＴＳ単量体結合により二つ以上のビニル基を通
して単量体鎖の架橋を可能にする。
る。基体１０２は、凝縮又は重合のための充分低い温度
を有し、コモノマーに曝される唯一の表面である。パリ
レン単量体は別のパリレン単量体又はＴＶＴＭＣＴＳ単
量体と結合することができ、同様にＴＶＴＭＣＴＳ単量
体は別のＴＶＴＭＣＴＳ単量体又はパリレン単量体と結
合することができることに注意する。従って、共重合体
はパリレン単量体及びＴＶＴＭＣＴＳ単量体の種々の長
さの鎖長を有する単量体の鎖である。更に、各ＴＶＴＭ
ＣＴＳ単量体の複数のビニル基は、次のように単一のＴ
ＶＴＭＣＴＳ単量体結合により二つ以上のビニル基を通
して単量体鎖の架橋を可能にする。
【００２６】
【化６】
【００２７】架橋は機械的強度を増大する。
【００２８】得られる共重合体中のパリレン単量体対Ｔ
ＶＴＭＣＴＳ単量体の比は、室２０２へ入る単量体の流
量により調節することができる。パリレン単量体５０％
及びＴＶＴＭＣＴＳ単量体５０％からなる平均組成物
は、約２．１の誘電率、良好な二酸化珪素への接着性
（恐らくシロキサン環の開環及び酸化物への直接の結合
による）、及び良好な機械的強度を有する共重合体を生
ずる。
ＶＴＭＣＴＳ単量体の比は、室２０２へ入る単量体の流
量により調節することができる。パリレン単量体５０％
及びＴＶＴＭＣＴＳ単量体５０％からなる平均組成物
は、約２．１の誘電率、良好な二酸化珪素への接着性
（恐らくシロキサン環の開環及び酸化物への直接の結合
による）、及び良好な機械的強度を有する共重合体を生
ずる。
【００２９】共重合体１３０を付着させた後、共重合体
１３０をフッ素・酸素系プラズマで異方的にエッチバッ
クし、共重合体が、隣り合った金属線の間及び出来れば
外側側壁上の空間にのみ残留するようにする。エッチバ
ックされた共重合体部分１３２を示す図３参照。
１３０をフッ素・酸素系プラズマで異方的にエッチバッ
クし、共重合体が、隣り合った金属線の間及び出来れば
外側側壁上の空間にのみ残留するようにする。エッチバ
ックされた共重合体部分１３２を示す図３参照。
【００３０】エッチバックされた共重合体１３２及び露
出した金属線＋露出した下のＰＭＤ上に、約１μｍの厚
さまで（フッ素化）酸化物層を蒸着する。最後に、その
蒸着した（フッ素化）酸化物をＣＭＰを用いて平らに
し、図４に示すように平坦な（フッ素化）酸化物１４２
を残す。酸化物１４２中にバイアを形成し、酸化物１４
２上に別の金属配線の層を形成し、バイアを通して金属
配線１１２〜１２０へ接続を行う。酸化物蒸着は、プラ
ズマ補助ＴＥＯＳ（＋フッ素源）蒸着により行い、共重
合体１３２＋（フッ素化）酸化物１４２からなる第一金
属間レベル誘電体（ＩＭＤ）を完了する。低い誘電率の
共重合体材料１３２が金属線間の最小の間隙を埋める。
出した金属線＋露出した下のＰＭＤ上に、約１μｍの厚
さまで（フッ素化）酸化物層を蒸着する。最後に、その
蒸着した（フッ素化）酸化物をＣＭＰを用いて平らに
し、図４に示すように平坦な（フッ素化）酸化物１４２
を残す。酸化物１４２中にバイアを形成し、酸化物１４
２上に別の金属配線の層を形成し、バイアを通して金属
配線１１２〜１２０へ接続を行う。酸化物蒸着は、プラ
ズマ補助ＴＥＯＳ（＋フッ素源）蒸着により行い、共重
合体１３２＋（フッ素化）酸化物１４２からなる第一金
属間レベル誘電体（ＩＭＤ）を完了する。低い誘電率の
共重合体材料１３２が金属線間の最小の間隙を埋める。
【００３１】図５〜６は、平面化酸化物１４２を、平面
化及び蒸着最上層酸化物１５２のための回転付着ガラス
１４２で置き換えた別のＩＭＤ構造を例示している。特
に、共重合体１３２のエッチバック後（図３参照）、水
素シルセスキオキサン（ＨＳＱ）を約０．５μｍの平均
厚さまで回転付着させる。ＨＳＱ層１４２の厚さは、金
属線上僅か約０．２μｍである。ＨＳＱを硬化する。図
５参照。
化及び蒸着最上層酸化物１５２のための回転付着ガラス
１４２で置き換えた別のＩＭＤ構造を例示している。特
に、共重合体１３２のエッチバック後（図３参照）、水
素シルセスキオキサン（ＨＳＱ）を約０．５μｍの平均
厚さまで回転付着させる。ＨＳＱ層１４２の厚さは、金
属線上僅か約０．２μｍである。ＨＳＱを硬化する。図
５参照。
【００３２】次にＨＳＱ層１４２上に酸化物層１５２を
約０．２μｍの厚さまで蒸着する。図６参照。酸化物の
蒸着は、ここでもプラズマ補助ＴＥＯＳ蒸着により行
い、金属線、平面化用ＨＳＱ１４２、及び酸化物層１５
２の間に、パリレン・ＴＶＴＭＣＴＳ共重合体１３２か
らなる金属間レベル誘電体を完成する。
約０．２μｍの厚さまで蒸着する。図６参照。酸化物の
蒸着は、ここでもプラズマ補助ＴＥＯＳ蒸着により行
い、金属線、平面化用ＨＳＱ１４２、及び酸化物層１５
２の間に、パリレン・ＴＶＴＭＣＴＳ共重合体１３２か
らなる金属間レベル誘電体を完成する。
【００３３】共重合体１３２は、二酸化珪素の誘電率を
考慮してかなり分極していると予想される珪素・酸素結
合が存在するにも拘わらず、大略２．１の低い誘電率を
与える。しかし、共重合体１３２中のシロキサン環は、
効果的にマイクロボイドを与え、それによって誘電率を
低下する。
考慮してかなり分極していると予想される珪素・酸素結
合が存在するにも拘わらず、大略２．１の低い誘電率を
与える。しかし、共重合体１３２中のシロキサン環は、
効果的にマイクロボイドを与え、それによって誘電率を
低下する。
【００３４】共重合体１３２は、二酸化珪素及び窒化物
＋金属に対する良好な接着性（恐らく珪素及び酸素含有
による）、大きな熱安定性、狭い間隙を埋める等角蒸
着、パターン形成エッチングの容易さ、低いフイルム応
力、低い水吸収性、大きな電気抵抗率、大きな絶縁破壊
電圧、低い漏洩電流を与え、然も、アルミニウム系金属
化方法でヒルロック（ｈｉｌｌｏｃｋ）を起こさない充
分低い温度で蒸着することができる。
＋金属に対する良好な接着性（恐らく珪素及び酸素含有
による）、大きな熱安定性、狭い間隙を埋める等角蒸
着、パターン形成エッチングの容易さ、低いフイルム応
力、低い水吸収性、大きな電気抵抗率、大きな絶縁破壊
電圧、低い漏洩電流を与え、然も、アルミニウム系金属
化方法でヒルロック（ｈｉｌｌｏｃｋ）を起こさない充
分低い温度で蒸着することができる。
【００３５】前駆物質製造 パリレン−Ｎ二量体及びＴＶＴＭＣＴＳは、両方共市販
されている製品であり、値段は夫々大略１．００ドル／
ｇ及び０．５０ドル／ｇである。
されている製品であり、値段は夫々大略１．００ドル／
ｇ及び０．５０ドル／ｇである。
【００３６】種々の埋め込まれた重合体の好ましい態様 種々の第一の好ましい態様による埋め込まれた共重合体
には、炭素・水素結合の幾つかの水素をフッ素で置換し
たものが含まれる。特に、従来の技術で述べたように、
脂肪族フッ素化及び（又は）芳香族フッ素化パリレン単
量体（二量体）を用いることができる。同様に、ＴＶＴ
ＭＣＴＳのフッ素化したものを用いることができる。フ
ッ素化共重合体は一層低い誘電率及び一層良好な熱安定
性を有する。
には、炭素・水素結合の幾つかの水素をフッ素で置換し
たものが含まれる。特に、従来の技術で述べたように、
脂肪族フッ素化及び（又は）芳香族フッ素化パリレン単
量体（二量体）を用いることができる。同様に、ＴＶＴ
ＭＣＴＳのフッ素化したものを用いることができる。フ
ッ素化共重合体は一層低い誘電率及び一層良好な熱安定
性を有する。
【００３７】同様に、ＴＶＴＭＣＴＳ単量体は、３個又
は５個のシロキサン環のような関連する単量体又は関連
する単量体の混合物、メチル基よりはエチル基、ビニル
基よりはアリル基等で置き換えることができる。例え
ば、
は５個のシロキサン環のような関連する単量体又は関連
する単量体の混合物、メチル基よりはエチル基、ビニル
基よりはアリル基等で置き換えることができる。例え
ば、
【００３８】
【化７】
【００３９】埋め込まれた重合体の好ましい態様 図８は、第二の好ましい態様のＩＭＤ構造体及びその製
造方法を例示している。特に、第一の好ましい態様の場
合と同じように出発して、図１〜２に示したように、金
属線の上にパリレン・ＴＶＴＭＣＴＳ共重合体１３０を
蒸着させるが、異方的にエッチバックはしない。
造方法を例示している。特に、第一の好ましい態様の場
合と同じように出発して、図１〜２に示したように、金
属線の上にパリレン・ＴＶＴＭＣＴＳ共重合体１３０を
蒸着させるが、異方的にエッチバックはしない。
【００４０】次に、水素シルセスキオキサン（ＨＳＱ）
のような平面化用ガラスの層１４０を平均約０．５μｍ
の厚さまで回転付着させる。ＨＳＱ層１４０の厚さは金
属線の上僅か約０．２μｍである。ＨＳＱを硬化する。
これにより表面を平らにする。
のような平面化用ガラスの層１４０を平均約０．５μｍ
の厚さまで回転付着させる。ＨＳＱ層１４０の厚さは金
属線の上僅か約０．２μｍである。ＨＳＱを硬化する。
これにより表面を平らにする。
【００４１】次に、ＨＳＱ層１４０上に約０．２μｍの
厚さまで酸化物層１５０を蒸着する。図８参照。フッ素
化されていてもよい酸化物層１５０は、ＨＳＱ１４０の
上に最上層を与える。この場合も酸化物の蒸着は、プラ
ズマ補助ＴＥＯＳ蒸着により行い、金属線、平面化用Ｈ
ＳＱ１４０、及び最上層酸化物１５０を取り巻くパリレ
ン・ＴＶＴＭＣＴＳ共重合体１３０からなる金属間レベ
ル誘電体を完成する。
厚さまで酸化物層１５０を蒸着する。図８参照。フッ素
化されていてもよい酸化物層１５０は、ＨＳＱ１４０の
上に最上層を与える。この場合も酸化物の蒸着は、プラ
ズマ補助ＴＥＯＳ蒸着により行い、金属線、平面化用Ｈ
ＳＱ１４０、及び最上層酸化物１５０を取り巻くパリレ
ン・ＴＶＴＭＣＴＳ共重合体１３０からなる金属間レベ
ル誘電体を完成する。
【００４２】別法として、回転付着ガラスを用い、層の
いずれでも薄くするのに部分的エッチバックを行なって
もよい。特に、回転付着ガラスは、金属線を覆う共重合
体１３０の上では全て取り除き、間隙及び金属線の組の
間の低い領域中にだけ残留するようにする。
いずれでも薄くするのに部分的エッチバックを行なって
もよい。特に、回転付着ガラスは、金属線を覆う共重合
体１３０の上では全て取り除き、間隙及び金属線の組の
間の低い領域中にだけ残留するようにする。
【００４３】多重金属層の好ましい態様 図９〜１１は、ＩＭＤの第一の好ましい態様のものを、
二つの続く金属レベルのために２回続けて適用する場合
を示している。特に、図９は絶縁体４０２上の金属線４
１２〜４２０の上に等角蒸着したパリレン・ＴＶＴＭＣ
ＴＳ４３０を示している。金属線４１４〜４２０は、幅
が約０．２５μｍ、高さ０．７μｍ、間隔が０．２５μ
ｍであり、金属線４１２は、幅が約０．４μｍで、垂直
バイア接続のために金属線の幅が広くなっていることを
示している。この場合も、金属は上と下の両方にＴｉＮ
のようなものでクラッドしたアルミニウムにすることが
できる。
二つの続く金属レベルのために２回続けて適用する場合
を示している。特に、図９は絶縁体４０２上の金属線４
１２〜４２０の上に等角蒸着したパリレン・ＴＶＴＭＣ
ＴＳ４３０を示している。金属線４１４〜４２０は、幅
が約０．２５μｍ、高さ０．７μｍ、間隔が０．２５μ
ｍであり、金属線４１２は、幅が約０．４μｍで、垂直
バイア接続のために金属線の幅が広くなっていることを
示している。この場合も、金属は上と下の両方にＴｉＮ
のようなものでクラッドしたアルミニウムにすることが
できる。
【００４４】図１０は近接した間隔の金属線の間を埋
め、両側の側壁を形成するため、エッチバックした重合
体４３２を示している。図１０は、金属線及び重合体を
約０．７μｍの厚さまで覆う平面化酸化物４５０を示し
ている。酸化物４５０は、平面化のための同時スパッタ
リングを用いたプラズマ補助蒸着によるか、又は平面化
のために犠牲層のエッチバックを用いてもよい。
め、両側の側壁を形成するため、エッチバックした重合
体４３２を示している。図１０は、金属線及び重合体を
約０．７μｍの厚さまで覆う平面化酸化物４５０を示し
ている。酸化物４５０は、平面化のための同時スパッタ
リングを用いたプラズマ補助蒸着によるか、又は平面化
のために犠牲層のエッチバックを用いてもよい。
【００４５】図１１は、酸化物４５０を通って第一レベ
ル金属線４１２を、第二レベル金属線４６２へ、酸化物
４５０上の他の第二レベル金属線４６４〜４７０と一緒
に接続する金属充填バイア４５２を示している。エッチ
バック重合体４８２は、近接した間隔の金属線４６２〜
４７０の間を充填し、両側の側壁スペーサーを形成し、
平面化酸化物４９０が第二レベル金属線を覆っている。
金属充填バイア４９２は、第二レベル金属線４７０を、
酸化物４９０上に後で形成された第三レベル金属線（図
示されていない）へ接続する。金属充填バイア４５２及
び４９２は、最初にホトリトグラフによるパターン化を
行い、酸化物をエッチングし、次にブランケット蒸着＋
エッチバック又は選択的蒸着によりタングステンを充填
することにより形成してもよい。それら金属線はブラン
ケット金属蒸着し、次にホトリトグラフによるパターン
化及び異方的エッチングにより形成されている。
ル金属線４１２を、第二レベル金属線４６２へ、酸化物
４５０上の他の第二レベル金属線４６４〜４７０と一緒
に接続する金属充填バイア４５２を示している。エッチ
バック重合体４８２は、近接した間隔の金属線４６２〜
４７０の間を充填し、両側の側壁スペーサーを形成し、
平面化酸化物４９０が第二レベル金属線を覆っている。
金属充填バイア４９２は、第二レベル金属線４７０を、
酸化物４９０上に後で形成された第三レベル金属線（図
示されていない）へ接続する。金属充填バイア４５２及
び４９２は、最初にホトリトグラフによるパターン化を
行い、酸化物をエッチングし、次にブランケット蒸着＋
エッチバック又は選択的蒸着によりタングステンを充填
することにより形成してもよい。それら金属線はブラン
ケット金属蒸着し、次にホトリトグラフによるパターン
化及び異方的エッチングにより形成されている。
【００４６】重合体再充填の好ましい態様 図１２〜１５は、ＩＭＤの第三の好ましい態様のもの
を、二つの続く金属レベルのために２度続けて適用した
場合の垂直断面図を例示している。実際、図１２は、絶
縁層５１０上の金属線５１２〜５２０を示し、平面化酸
化物層５３０がそれら金属線の上に存在する。金属線５
１４、５１６、５１８、及び５２０は、最小の線幅、約
０．２５μｍの幅、及び約０．７μｍの高さを有するの
に対し、金属線５１２はバイア配列を容易にするために
約０．４μｍまで増大した幅を示している。金属線の
対、５１４と５１６及び５１８と５２０の金属線間隔は
最小の約０．２５μｍであるが、他の間隔はそれより大
きい。金属線は、ブランケット蒸着及びそれに続くホト
リトグラフによるパターン化により形成され、金属はク
ラッドされたアルミニウムでもよい。
を、二つの続く金属レベルのために２度続けて適用した
場合の垂直断面図を例示している。実際、図１２は、絶
縁層５１０上の金属線５１２〜５２０を示し、平面化酸
化物層５３０がそれら金属線の上に存在する。金属線５
１４、５１６、５１８、及び５２０は、最小の線幅、約
０．２５μｍの幅、及び約０．７μｍの高さを有するの
に対し、金属線５１２はバイア配列を容易にするために
約０．４μｍまで増大した幅を示している。金属線の
対、５１４と５１６及び５１８と５２０の金属線間隔は
最小の約０．２５μｍであるが、他の間隔はそれより大
きい。金属線は、ブランケット蒸着及びそれに続くホト
リトグラフによるパターン化により形成され、金属はク
ラッドされたアルミニウムでもよい。
【００４７】最小金属線間隔をホトリトグラフにより位
置付け、それら最小間隔から酸化物５３０をエッチング
除去する。エッチングは異方的プラズマエッチでもよ
く、又は金属に関して選択的にすることができ、横のエ
ッチング停止材として金属線を用いることもできる。下
の絶縁体５１０へのオーバーエッチを用いてもよい。酸
化物をエッチングした後、前に記載したように、パリレ
ン・ＴＶＴＭＣＴＳ共重合体５４０を等角蒸着する。少
なくとも０．１２５μｍの厚さまで等角蒸着することに
より最小間隙を埋める。約０．４μｍの重合体蒸着を例
示する図１３参照。
置付け、それら最小間隔から酸化物５３０をエッチング
除去する。エッチングは異方的プラズマエッチでもよ
く、又は金属に関して選択的にすることができ、横のエ
ッチング停止材として金属線を用いることもできる。下
の絶縁体５１０へのオーバーエッチを用いてもよい。酸
化物をエッチングした後、前に記載したように、パリレ
ン・ＴＶＴＭＣＴＳ共重合体５４０を等角蒸着する。少
なくとも０．１２５μｍの厚さまで等角蒸着することに
より最小間隙を埋める。約０．４μｍの重合体蒸着を例
示する図１３参照。
【００４８】図１４は、重合体５４０をエッチバックし
て、最小間隙中にだけ重合体充填物５４２を残す。重合
体をエッチバックした後、約０．５μｍの酸化物５５０
を蒸着する。
て、最小間隙中にだけ重合体充填物５４２を残す。重合
体をエッチバックした後、約０．５μｍの酸化物５５０
を蒸着する。
【００４９】金属線５１２のような金属線の広い部分ま
で、酸化物５３０〜５５０中のバイアをホトリトグラフ
により定め、エッチングすることにより金属レベルを完
成する。次にそのバイアを選択的金属蒸着又はブランケ
ット蒸着及びエッチバックにより充填する。それらバイ
アは障壁層を用いてタングステンを充填してもよい。金
属充填バイア５６０は、今述べ金属レベルと同じやり方
で形成した第二金属レベルへの接続を与える。図１２参
照。別法として、バイア５６０を充填する金属を蒸着
し、パターン化して１回の工程で第二レベル金属線を形
成してもよい。これは、化学蒸着のような等角金属蒸着
法、又はアルミニウムのような金属の最流動法でもよ
い。場合によりスパッタリングにより障壁金属層を最初
に付着させてもよい。
で、酸化物５３０〜５５０中のバイアをホトリトグラフ
により定め、エッチングすることにより金属レベルを完
成する。次にそのバイアを選択的金属蒸着又はブランケ
ット蒸着及びエッチバックにより充填する。それらバイ
アは障壁層を用いてタングステンを充填してもよい。金
属充填バイア５６０は、今述べ金属レベルと同じやり方
で形成した第二金属レベルへの接続を与える。図１２参
照。別法として、バイア５６０を充填する金属を蒸着
し、パターン化して１回の工程で第二レベル金属線を形
成してもよい。これは、化学蒸着のような等角金属蒸着
法、又はアルミニウムのような金属の最流動法でもよ
い。場合によりスパッタリングにより障壁金属層を最初
に付着させてもよい。
【００５０】シランの好ましい態様 パリレン単量体とＴＶＴＭＣＴＳ単量体との共重合体中
の環式シロキサンは、分極性珪素・酸素結合を除去して
誘電率を減少させ、然も、依然として珪素酸化物又は窒
化物への接着結合のための珪素を維持させるため、シラ
ン誘導体で置換してもよい。特にジビニルジメチルシラ
ンは、パリレン単量体と共重合するためのビニル基を含
み、然も一つの単量体当たり二つのビニル基が存在して
機械的に強い共重合体を与える架橋を可能にしている。
反応は次のようなものであろう。
の環式シロキサンは、分極性珪素・酸素結合を除去して
誘電率を減少させ、然も、依然として珪素酸化物又は窒
化物への接着結合のための珪素を維持させるため、シラ
ン誘導体で置換してもよい。特にジビニルジメチルシラ
ンは、パリレン単量体と共重合するためのビニル基を含
み、然も一つの単量体当たり二つのビニル基が存在して
機械的に強い共重合体を与える架橋を可能にしている。
反応は次のようなものであろう。
【００５１】
【化８】
【００５２】勿論、シランは架橋を増大するため三つ又
は四つのビニル基を持っていてもよい。
は四つのビニル基を持っていてもよい。
【００５３】シリルシクロの好ましい態様 不飽和シリルシクロ化合物も、パリレンとの共重合のた
めの単量体を与えることができる。コモノマー環中の二
重結合は共重合に関与する。特に、トリメチルシリル−
シクロペンタジエン（最終的飽和環型を含む）、ビス
（トリメチルシリル）シクロペンタジエン（最終的飽和
環を含む）、及びトリス（トリメチルシリル）シクロペ
ンタジエン（最終的飽和環を含む）のようなシクロペン
タジエン誘導体である。これらの共重合体は次のような
構造を有するであろう。
めの単量体を与えることができる。コモノマー環中の二
重結合は共重合に関与する。特に、トリメチルシリル−
シクロペンタジエン（最終的飽和環型を含む）、ビス
（トリメチルシリル）シクロペンタジエン（最終的飽和
環を含む）、及びトリス（トリメチルシリル）シクロペ
ンタジエン（最終的飽和環を含む）のようなシクロペン
タジエン誘導体である。これらの共重合体は次のような
構造を有するであろう。
【００５４】
【化９】
【００５５】勿論、六員環、珪素に結合するメチル基の
代わりにエチル基、環中の二重結合、水素に対するフッ
素置換等のような変更したものも同様な共重合体を生ず
る。
代わりにエチル基、環中の二重結合、水素に対するフッ
素置換等のような変更したものも同様な共重合体を生ず
る。
【００５６】適用 金属（又は他の伝導性）線の間の上記共重合体は、種々
の型の集積回路に適用することができる。例えば、ＤＲ
ＡＭは、ビットライン、語線ストラップ、アドレス・デ
ーター母線等のような多数の組みの長い平行導線を有
し、共重合体がそのような多数の組みの平行線を確実に
接着し、然も、容量結合を欠如するためそれらの中の間
隙を充填している。共重合体は直接トランジスタのすぐ
上（例えば、図３の金属線１１２と１１４の間）に位置
しているか、又はトランジスタの上から離れて（例え
ば、図３の金属線１１８と１２０の間）に位置している
か、又は他の金属線の上又は下に配置されていてもよ
い。
の型の集積回路に適用することができる。例えば、ＤＲ
ＡＭは、ビットライン、語線ストラップ、アドレス・デ
ーター母線等のような多数の組みの長い平行導線を有
し、共重合体がそのような多数の組みの平行線を確実に
接着し、然も、容量結合を欠如するためそれらの中の間
隙を充填している。共重合体は直接トランジスタのすぐ
上（例えば、図３の金属線１１２と１１４の間）に位置
しているか、又はトランジスタの上から離れて（例え
ば、図３の金属線１１８と１２０の間）に位置している
か、又は他の金属線の上又は下に配置されていてもよ
い。
【００５７】変更 好ましい態様の共重合体の変更したものを、珪素・炭素
結合及び不飽和炭素・炭素結合の両方を含む化合物（一
種又は多種）とパリレンとの共重合の特徴を維持しなが
ら、作ることができる。例えば、パリレン＋二種類の他
のコモノマーを用いることもできる。特に、シロキサン
環は二つから六つ以上のシロキサンでもよく、但し大き
な環はミクロボイドの特性を失うことがある。シロキサ
ン環の官能基の大きさは変えることができ、珪素は異な
った基の対（例えば、２，４−ジビニル−２，８，８−
トリメチル−４，６−ジエチル−６−アリル−シクロテ
トラシロキサン）を持つことも可能である。同様に、シ
リルシクロコモノマーを変えることもできる。更に、Ｃ
Ｆ３、Ｃ２Ｆ５、Ｃ３Ｆ７、…のような簡単なフッ素化
基を環に置換してもよい。実際、異なったフッ素含有量
を有するコモノマーの共重合体を用いることができる。
結合及び不飽和炭素・炭素結合の両方を含む化合物（一
種又は多種）とパリレンとの共重合の特徴を維持しなが
ら、作ることができる。例えば、パリレン＋二種類の他
のコモノマーを用いることもできる。特に、シロキサン
環は二つから六つ以上のシロキサンでもよく、但し大き
な環はミクロボイドの特性を失うことがある。シロキサ
ン環の官能基の大きさは変えることができ、珪素は異な
った基の対（例えば、２，４−ジビニル−２，８，８−
トリメチル−４，６−ジエチル−６−アリル−シクロテ
トラシロキサン）を持つことも可能である。同様に、シ
リルシクロコモノマーを変えることもできる。更に、Ｃ
Ｆ３、Ｃ２Ｆ５、Ｃ３Ｆ７、…のような簡単なフッ素化
基を環に置換してもよい。実際、異なったフッ素含有量
を有するコモノマーの共重合体を用いることができる。
【００５８】以上の説明に関して更に以下の項を開示す
る。 （１）（ａ）パリレン又はフッ素処理済みパリレンと、
少なくとも一つの不飽和炭素・炭素結合を有する珪素・
炭素化合物又はフッ素処理済み珪素・炭素化合物から成
る群から選択されたコモノマーの共重合体から成る絶縁
材料。 （２）（ａ）基体の表面上のデバイス、及び（ｂ）前記
活性（ａｃｔｉｖｅ）デバイス上の絶縁層で、パリレン
又はフッ素処理済みパリレンと、少なくとも一つの不飽
和炭素・炭素結合を含む珪素・炭素化合物又はフッ素処
理済み珪素・炭素化合物から成る群から選択されたコモ
ノマーの共重合体を含む絶縁層を備えた集積回路。 （３） 金属線＋酸化物（４５０、４９０）の間
の、パリレンと環式シロキサンとの共重合体（４３２、
４８２）を有する金属間レベル誘電体、及びそれを共重
合するための蒸着法。共重合体のフッ素化は誘電率を低
下し、作動温度を上昇する。
る。 （１）（ａ）パリレン又はフッ素処理済みパリレンと、
少なくとも一つの不飽和炭素・炭素結合を有する珪素・
炭素化合物又はフッ素処理済み珪素・炭素化合物から成
る群から選択されたコモノマーの共重合体から成る絶縁
材料。 （２）（ａ）基体の表面上のデバイス、及び（ｂ）前記
活性（ａｃｔｉｖｅ）デバイス上の絶縁層で、パリレン
又はフッ素処理済みパリレンと、少なくとも一つの不飽
和炭素・炭素結合を含む珪素・炭素化合物又はフッ素処
理済み珪素・炭素化合物から成る群から選択されたコモ
ノマーの共重合体を含む絶縁層を備えた集積回路。 （３） 金属線＋酸化物（４５０、４９０）の間
の、パリレンと環式シロキサンとの共重合体（４３２、
４８２）を有する金属間レベル誘電体、及びそれを共重
合するための蒸着法。共重合体のフッ素化は誘電率を低
下し、作動温度を上昇する。
【図１】第一の好ましい態様及び方法の工程を示す垂直
断面図である。
断面図である。
【図２】第一の好ましい態様及び方法の工程を示す垂直
断面図である。
断面図である。
【図３】第一の好ましい態様及び方法の工程を示す垂直
断面図である。
断面図である。
【図４】第一の好ましい態様及び方法の工程を示す垂直
断面図である。
断面図である。
【図５】第一の好ましい態様及び方法の工程を示す垂直
断面図である。
断面図である。
【図６】第一の好ましい態様及び方法の工程を示す垂直
断面図である。
断面図である。
【図７】付着装置を示す図である。
【図８】第二の好ましい態様及び方法を例示する図であ
る。
る。
【図９】第二の好ましい態様を続けて適用する場合を示
す図である。
す図である。
【図１０】第二の好ましい態様を続けて適用する場合を
示す図である。
示す図である。
【図１１】第二の好ましい態様を続けて適用する場合を
示す図である。
示す図である。
【図１２】第三の好ましい態様を続けて適用する場合を
例示する図である。
例示する図である。
【図１３】第三の好ましい態様を続けて適用する場合を
例示する図である。
例示する図である。
【図１４】第三の好ましい態様を続けて適用する場合を
例示する図である。
例示する図である。
【図１５】第三の好ましい態様を続けて適用する場合を
例示する図である。
例示する図である。
１０２ 珪素 １０４ ゲート １０６ フィールド酸化物膜 １１０ プレメタル・レベル誘電体 １１２ 金属線 １１４ 金属線 １１６ 金属線 １１８ 金属線 １２０ 金属線 １２２ バイア １２４ バイア １３０ 重合体 １３２ 重合体 １４０ ＨＳＱ １４２ ＨＳＱ １５０ 酸化物層 １５２ 酸化物層 ２００ 蒸着装置 ２０２ 蒸着室 ２０４ 昇華室 ２０６ 炉 ４０２ 絶縁体 ４１２ 金属線 ４１６ 金属線 ４１８ 金属線 ４２０ 金属線 ４３０ 重合体 ４３２ 重合体 ４５０ 酸化物 ４５２ バイア ４８２ 重合体 ４９０ 酸化物 ４９２ バイア ５１０ 絶縁体 ５１２ 金属線 ５１４ 金属線 ５１６ 金属線 ５１８ 金属線 ５２０ 金属線 ５３０ 酸化物 ５４０ 重合体 ５４２ 重合体 ５５０ 酸化物 ５６０ バイア
Claims (1)
- 【請求項１】 （ａ）パリレン又はフッ素処理済みパ
リレンと、少なくとも一つの不飽和炭素・炭素結合を有
する珪素・炭素化合物又はフッ素処理済み珪素・炭素化
合物から成る群から選択されたコモノマーの共重合体か
ら成る絶縁材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2974396P | 1996-11-08 | 1996-11-08 | |
| US029743 | 1996-11-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144670A true JPH10144670A (ja) | 1998-05-29 |
Family
ID=21850647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9345669A Pending JPH10144670A (ja) | 1996-11-08 | 1997-11-10 | 集積回路絶縁体及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6030706A (ja) |
| JP (1) | JPH10144670A (ja) |
| KR (1) | KR19980042230A (ja) |
| TW (1) | TW364178B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001279169A (ja) * | 2000-03-31 | 2001-10-10 | Jsr Corp | 膜形成用組成物および絶縁膜形成用材料 |
| KR20010099392A (ko) * | 2001-09-25 | 2001-11-09 | 주식회사 누리테크 | 파릴렌을 이용한 전자파차폐방법 |
| US6320264B1 (en) | 1998-06-02 | 2001-11-20 | Nec Corporation | Interconnect wiring with sidewalls and inter-wiring insulation composed of fluorine |
| JP2004023031A (ja) * | 2002-06-20 | 2004-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7602048B2 (en) | 2000-05-16 | 2009-10-13 | Nec Electronics Corporation | Semiconductor device and semiconductor wafer having a multi-layered insulation film |
| US7935425B2 (en) | 2002-11-28 | 2011-05-03 | Tosoh Corporation | Insulating film material containing organic silane or organic siloxane compound, method for producing same, and semiconductor device |
| US8187964B2 (en) | 2007-11-01 | 2012-05-29 | Infineon Technologies Ag | Integrated circuit device and method |
| JP2014183094A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2018131520A (ja) * | 2017-02-15 | 2018-08-23 | 国立大学法人信州大学 | 新規パリレン、架橋パリレン透水膜、及びこれらの製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100292403B1 (ko) * | 1997-12-30 | 2001-07-12 | 윤종용 | 반도체소자의층간절연막및그제조방법 |
| US6294456B1 (en) * | 1998-11-27 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company | Method of prefilling of keyhole at the top metal level with photoresist to prevent passivation damage even for a severe top metal rule |
| US6362115B1 (en) * | 1998-12-09 | 2002-03-26 | Applied Materials, Inc. | In-situ generation of p-xylyiene from liquid precursors |
| US6117798A (en) * | 1998-12-16 | 2000-09-12 | United Microelectronics Corp. | Method of spin-on-glass planarization |
| JP3084367B1 (ja) * | 1999-03-17 | 2000-09-04 | キヤノン販売株式会社 | 層間絶縁膜の形成方法及び半導体装置 |
| US6660618B1 (en) * | 1999-08-18 | 2003-12-09 | Advanced Micro Devices, Inc. | Reverse mask and oxide layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems |
| US6495208B1 (en) * | 1999-09-09 | 2002-12-17 | Virginia Tech Intellectual Properties, Inc. | Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites |
| US6153512A (en) * | 1999-10-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Process to improve adhesion of HSQ to underlying materials |
| JP4217870B2 (ja) * | 2002-07-15 | 2009-02-04 | 日本電気株式会社 | 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置 |
| CN100444330C (zh) * | 2002-11-28 | 2008-12-17 | 东曹株式会社 | 含有有机硅烷、有机硅氧烷化合物形成的绝缘膜用材料、其制造方法和半导体器件 |
| US6969902B2 (en) * | 2003-03-21 | 2005-11-29 | Texas Instruments Incorporated | Integrated circuit having antenna proximity lines coupled to the semiconductor substrate contacts |
| KR100735520B1 (ko) * | 2005-09-23 | 2007-07-04 | 삼성전자주식회사 | 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법 |
| US7994372B2 (en) * | 2005-10-31 | 2011-08-09 | Specialty Coating Systems, Inc. | Parylene variants and methods of synthesis and use |
| US20070148390A1 (en) * | 2005-12-27 | 2007-06-28 | Specialty Coating Systems, Inc. | Fluorinated coatings |
| KR100829385B1 (ko) * | 2006-11-27 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US7652178B2 (en) | 2007-02-26 | 2010-01-26 | Specialty Coating Systems, Inc. | Perfluoroparacyclophane and methods of synthesis and use thereof |
| US7999160B2 (en) | 2007-03-23 | 2011-08-16 | International Business Machines Corporation | Orienting, positioning, and forming nanoscale structures |
| US7560141B1 (en) | 2008-11-11 | 2009-07-14 | International Business Machines Corporation | Method of positioning patterns from block copolymer self-assembly |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210341A (en) * | 1991-12-20 | 1993-05-11 | Union Carbide Chemicals & Plastics Technology Corporation | Processes for the preparation of octafluoro-[2,2]paracyclophane |
| US5268202A (en) * | 1992-10-09 | 1993-12-07 | Rensselaer Polytechnic Institute | Vapor deposition of parylene-F using 1,4-bis (trifluoromethyl) benzene |
| US5492736A (en) * | 1994-11-28 | 1996-02-20 | Air Products And Chemicals, Inc. | Fluorine doped silicon oxide process |
| US5607773A (en) * | 1994-12-20 | 1997-03-04 | Texas Instruments Incorporated | Method of forming a multilevel dielectric |
| KR0179838B1 (ko) * | 1995-09-02 | 1999-04-15 | 문정환 | 반도체 소자의 절연막 구조 및 절연막 평탄화 방법 |
| US5828132A (en) * | 1997-03-21 | 1998-10-27 | Texas Instruments Incorporated | Semiconductor device having perfluorinated and non-fluorinated parylene intermetal dielectric |
| US5759906A (en) * | 1997-04-11 | 1998-06-02 | Industrial Technology Research Institute | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits |
-
1997
- 1997-11-06 US US08/965,454 patent/US6030706A/en not_active Expired - Lifetime
- 1997-11-07 TW TW086116581A patent/TW364178B/zh not_active IP Right Cessation
- 1997-11-08 KR KR1019970058898A patent/KR19980042230A/ko not_active Withdrawn
- 1997-11-10 JP JP9345669A patent/JPH10144670A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320264B1 (en) | 1998-06-02 | 2001-11-20 | Nec Corporation | Interconnect wiring with sidewalls and inter-wiring insulation composed of fluorine |
| JP2001279169A (ja) * | 2000-03-31 | 2001-10-10 | Jsr Corp | 膜形成用組成物および絶縁膜形成用材料 |
| US7602048B2 (en) | 2000-05-16 | 2009-10-13 | Nec Electronics Corporation | Semiconductor device and semiconductor wafer having a multi-layered insulation film |
| US7674721B2 (en) | 2000-05-16 | 2010-03-09 | Nec Electronics Corporation | Semiconductor device, semiconductor wafer, and methods of producing same device and wafer |
| US7816280B2 (en) | 2000-05-16 | 2010-10-19 | Nec Electronics Corporation | Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer |
| KR20010099392A (ko) * | 2001-09-25 | 2001-11-09 | 주식회사 누리테크 | 파릴렌을 이용한 전자파차폐방법 |
| JP2004023031A (ja) * | 2002-06-20 | 2004-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7935425B2 (en) | 2002-11-28 | 2011-05-03 | Tosoh Corporation | Insulating film material containing organic silane or organic siloxane compound, method for producing same, and semiconductor device |
| US8187964B2 (en) | 2007-11-01 | 2012-05-29 | Infineon Technologies Ag | Integrated circuit device and method |
| JP2014183094A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| US9496222B2 (en) | 2013-03-18 | 2016-11-15 | Fujitsu Limited | Semiconductor device including insulating films with different moisture resistances and fabrication method thereof |
| JP2018131520A (ja) * | 2017-02-15 | 2018-08-23 | 国立大学法人信州大学 | 新規パリレン、架橋パリレン透水膜、及びこれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6030706A (en) | 2000-02-29 |
| TW364178B (en) | 1999-07-11 |
| KR19980042230A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6030706A (en) | Integrated circuit insulator and method | |
| US5759906A (en) | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits | |
| US6265321B1 (en) | Air bridge process for forming air gaps | |
| US6800547B2 (en) | Integrated circuit dielectric and method | |
| US6351039B1 (en) | Integrated circuit dielectric and method | |
| US6914335B2 (en) | Semiconductor device having a low-K dielectric layer | |
| US7235866B2 (en) | Low dielectric constant film material, film and semiconductor device using such material | |
| US6159842A (en) | Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections | |
| JP3694394B2 (ja) | 半導体装置を形成する方法 | |
| KR100956718B1 (ko) | 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물 | |
| US6278174B1 (en) | Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide | |
| US7564136B2 (en) | Integration scheme for Cu/low-k interconnects | |
| EP1037275B1 (en) | Method for forming a porous silicon oxide film | |
| EP0881678A2 (en) | Improvements in or relating to porous dielectric structures | |
| US6114186A (en) | Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits | |
| JPH10178006A (ja) | 集積回路誘電体 | |
| US6753260B1 (en) | Composite etching stop in semiconductor process integration | |
| CN1672250A (zh) | 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| US9870944B2 (en) | Back-end-of-line (BEOL) interconnect structure | |
| JPH07169833A (ja) | 半導体装置及びその製造方法 | |
| US5888905A (en) | Integrated circuit insulator and method | |
| US6284675B1 (en) | Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation | |
| US6136688A (en) | High stress oxide to eliminate BPSG/SiN cracking | |
| US6150010A (en) | Integrated circuit insulator |