JPH10178006A - 集積回路誘電体 - Google Patents

集積回路誘電体

Info

Publication number
JPH10178006A
JPH10178006A JP34821697A JP34821697A JPH10178006A JP H10178006 A JPH10178006 A JP H10178006A JP 34821697 A JP34821697 A JP 34821697A JP 34821697 A JP34821697 A JP 34821697A JP H10178006 A JPH10178006 A JP H10178006A
Authority
JP
Japan
Prior art keywords
xerogel
metal
dielectric
integrated circuit
condensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34821697A
Other languages
English (en)
Inventor
Changming Jin
ジン チャンミン
Stacey Yamanaka
ヤマナカ ステイシー
R Scott List
リスト アール．スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10178006A publication Critical patent/JPH10178006A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6534—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6546—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the surface groups of the insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6548—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by forming intermediate materials, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 多孔性シリカは脆性、亀裂等に問題があり、
加工工程の利用性が制限される。 【解決手段】 金属線（１５４）間に配置された有機シ
リカハイブリッド（１１０）含むインターメタルレベル
誘電体（ＩＭＤ）を有する集積回路。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子デバイス、特に
集積回路絶縁材料と製法に関する。
【０００２】
【従来の技術】高密度集積回路の性能は金属線の比抵抗
と隣接線間の静電容量結合に起因する金属配線レベルの
ＲＣ遅延に支配される、静電容量結合は隣接線間の誘電
体（絶縁体）の比誘電率（誘電率）が低下すると減少す
る。
【０００３】各種の誘電材料がシリコン集積回路での使
用に提案されている、即ち、二酸化ケイ素（誘電率が約
４．０の現在の主要な誘電材料である）、無機材料、例
えばフッ素化二酸化けい素（誘電率：約３．０〜４．
０）、有機材料、例えばポリイミド、パリレン、非晶質
テフロン（誘電率：約１．９〜３．９）、多孔性誘電
体、例えば二酸ケイ素キセロゲル（xerogel ）（誘電率
は孔径と密度で変わり、典型的には１．３〜３．０）で
ある。事実、シリカキセロゲルの孔径は集積回路の特徴
的寸法よりも通常極めて小さい。スミス、等：「低ｋ誘
電体用常圧力下での低密度キセロゲル製造（３８１Ｍａ
ｔ．Ｒｅｓ．Ｓｏｃ．ｓｙｍｐ．Ｐｒｏｃ．２６１（１
９９５））」参照のこと。気孔率は９９％に達する。
【０００４】集積回路誘電体用薄膜シリカキセロゲル
は、（１）前駆体製造、（２）スピン・コーティング、
（３）熟成、（４）溶媒交換及び（５）乾燥の一般的諸
工程で製造される。酸−塩基、ゾル−ゲル反応は次のよ
うである。溶媒中でアルコキシドを加水分解させる。溶
媒はエタノールがよい。
【０００５】
【化１】
【０００６】次いで、縮合を行う。縮合は制御して行
い、適切な粘度まで部分縮合したのち、スピン・コーテ
ィングを行う。
【０００７】
【化２】
【０００８】溶媒交換工程は縮合網目構造の気孔内に存
在する元の溶媒を低表面張力溶媒で置換して乾燥工程で
の毛細管圧を低下させて気孔の崩壊を最小限にする。米
国特許第５，６１，３１８号はこの方法のいろいろな態
様を開示している。しかし、多孔性シリカは未だ製造可
能ではない。
【０００９】シア等：「アリールシルセスキオキサン・
ゲルは関連材料で、有機−無機網目構造の新しいハイブ
リッド材料（１１４ Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．６
７６０（１９９２）」はモノマー、例えば２個のエトキ
シシリル基を有するベンゼンの加水分解と縮合で製造し
たゲルを記載している。このゲルを乾燥して、大気孔の
ポリマー網目構造を崩壊して微細気孔のポリシルセスキ
オキサン、キセロゲルを生成させている。
【００１０】
【発明が解決しようとする課題】本発明の目的は多孔性
ハイブリッド有機シリカ集積回路誘電体を提供すること
にある。多孔性シリカは脆性、亀裂、等に問題があり、
これにより加工工程の利用性が制限される。更に、炭素
−炭素結合、炭素−水素結合、炭素−弗素結合はシリカ
のケイ素−酸素結合よりも分極性が低く、従って多孔性
ハイブリッド誘電体は匹敵する多孔性のシリカよりも誘
電率が低い。
【００１１】
【課題を解決するための手段】上記課題は多孔性シリカ
に比べて、所与のキセロゲル密度での誘電率が低く、集
積回路製造時の脆性問題を制限してきた材料の可撓性が
向上する、等の長所を有する多孔性ハイブリッド有機シ
リカ誘電体の使用で達成される。
【００１２】
【発明の実施の形態】概観 多孔性ハイブリッド有機シリカ誘電体は一般式（ＲＯ）
3 Ｓｉ−Ａ−Ｓｉ（ＯＲ）3 のモノマーから得られる
（式中、Ｒは任意のアルキル基、Ａは有機橋かけ基を表
わす）。これは先行技術のモノマーＳｉ（ＯＲ）4 とは
対照的である。例えば、Ａは好ましい実施態様に示すよ
うにメチレン、フェニレン、ビフェニレン、キシリレン
等である。これらのモノマーの加水分解と縮合で先行技
術と類似のゲルが生成する。
【００１３】
【化３】 Ａに分極性結合がないので誘電率の低下が助成され、フ
ッ素置換は更に好ましい実施態様であり、炭素−フッ素
結合による耐温度性が向上するという長所が更に得られ
る。
【００１４】図１はキセロゲル１１０と二酸化ケイ素１
２０の好ましい実施態様のインターメタル・レベル誘電
体（ＩＭＤ）と反応障壁（不働態化層）１０６の断面図
である。金属線１０４は巾が約０．２５〜０．５μｍ、
高さが約０．７μｍ、最小間隔が約０．２５μｍであ
る。プリメタル・レベル誘電体（ＰＭＤ）がトランジス
ターを被覆している。
【００１５】アリール橋かけ基ハイブリッド・キセロゲ
ル誘電体 第１の好ましい実施態様の誘電体は１，４−ビス（トリ
エトキシシリル）−ベンゼンモノマーを有し、これはエ
チレングリコール、エタノール、水及び１ＭＨＮＯ3 溶
液中で７０℃で１〜２時間還流することで下記の反応で
加水分解する（モノマー／エチレングリコール／エタノ
ール／水／硝酸のモル比＝１：３：１．５：１．５：
０．０４２）。
【００１６】
【化４】
【００１７】温和な酸性条件下で加水分解は触媒作用を
受け、高温（例えば７０℃）で反応速度が向上するが、
エタノールの沸騰が約７８℃で生ずる。モノマー当り２
個又はそれ以上のエトキシ基の置換が起るが、ヒドロキ
シル基の競合縮合でＳｉ−Ｏ−Ｓｉ結合の二量体、三量
体が生成することで、例えば下記の反応でヒドロキシル
基は排除される。
【００１８】
【化５】
【００１９】加水分解と縮合反応はモノマーをいろいろ
な大きさのオリゴマーにゆっくりと転換し、溶液の粘度
が上昇する。適切な重合度に達したとき、溶液を室温に
冷却し、エタノール（３００％まで）で稀釈すると数ヶ
月、またはこれよりも長い保存期間が得られる。典型的
には、平均的なオリゴマーは３〜１０個のモノマーから
成り、そのエトキシ基の多くがヒドロキシル基又はシロ
キサン結合で置換されている。オリゴマーは各オリゴマ
ーの多数のヒドロキシル部位のため、縮合中に架橋す
る。
【００２０】塩基、例えば水酸化アンモニウム（ＮＨ4
ＯＨ）はオリゴマーを更に縮合させる触媒作用を行う。
０．２５Ｍ ＮＨ4 ＯＨ（１０容積％）をスピン・コー
ティングの直前にオリゴマー溶液に添加する。または、
オリゴマー溶液は塩基添加をせずに用いることができ
る。直径８インチのウェーハは、平均厚さが約１μｍの
塗膜を得るにはこの溶液が約３ｍｌ要る。典型的には、
スピン速度１０００〜６０００ｒｐｍで約１０〜１５秒
で充分である。スピン・コーティング工程では種種のス
ピン速度をプログラミングして膜の縦すじを制御し、背
面リンスとエッジリンスも組入れて、エッジと背面の付
着物を除去する。スプレー又はディプ・コーティングも
使用できる。縮合反応は更にオリゴマーを重合させ、ほ
ぼ次のようなシルセスキオキサン・ポリマーの網目構造
の溶媒飽和薄膜ゲルを形成する。
【００２１】
【化６】
【００２２】薄膜ゲルは塗布後熟成して縮合と網目構造
の形成を続行させる。ウェーハ上のエチレングリコール
飽和雰囲気で溶媒をゲル中に保持させる。熟成温度１２
０℃、２〜４分で縮合は完了する、塩基触媒を雰囲気内
に導入できる。低温度熟成は熟成時間が長くなる。熟成
中の溶媒蒸発でゲルの早期乾燥と実質的な収縮が起り、
膜密度と誘電率が向上し膜亀裂が生ずる。従って、ウェ
ーハ上の雰囲気を制御するか又はグリセロール等の揮発
性の低い溶媒をエタノールの代りに用いて溶媒の蒸発を
制限する。
【００２３】加水分解／縮合の全体で元のエトキシケイ
素結合Ｒ−Ｏ−Ｓｉの約７０％がシロキサン結合Ｓｉ−
Ｏ−Ｓｉに転換し、残りのエトキシケイ素結合は殆んど
シラノール結合Ｓｉ−Ｏ−Ｈに転換する。表面のＳｉ−
Ｏ−Ｈ基は活性で、親水性であるが、網目構造上では孤
立していて、これ以上の縮合は起らない。網目構造は直
径が１０ｎｍ未満の微細気孔を有している。図１の隣接
金属線間の最小間隔２５０ｎｍは孔径を大きく超過する
ものである。金属線の配列はゲル形成に殆んど影響を与
えない。
【００２４】熟成後、スピナー上でウェーハをエタノー
ルでリンスして気孔中の高表面張力のエチレングリコー
ルを置換して、次の乾燥工程での毛細管圧を低下させ
る。孔径が小さいこと（曲率半径が小さいこと）のた
め、高毛細管圧が溶媒蒸発中にもかっていて（即ち、気
孔表面は部分的に濡れていて、液表面張力は等しくな
い）、ポリマー網目構造を崩壊させ、密度のより高い膜
を作る。更に気孔表面のＳｉ−Ｏ−Ｈ基は親水性表面で
あり、湿分を吸収し、これにより膜の誘電率が向上さ
せ、隣接金属表面が腐食する。また、乾燥中にＳｉＯＨ
基の縮合反応が更に起る可能性があり、網目構造の恒久
的収縮を起す。従って、ウェーハをヘキサメチルジシラ
ザン（ＨＭＤＳ）（ＣＨ3 ）3 Ｓｉ−ＮＨ−Ｓｉ（ＣＨ
3 ）3 でリンスしてＳｉ−Ｏ−Ｈ基を疎水性で更に非縮
合性のＳｉ−Ｏ−Ｓｉ（ＣＨ3 ）3 基で置換して気孔表
面を変性させる。
【００２５】次に、ウェーハをヘプタン又はヘキサンで
リンスして更にゲル乾燥中の毛細管圧を低下させる。最
後に、ウェーハを３００〜３５０℃で約６０秒ホットプ
レート上に置きゲルを乾燥させる。これにより空気充填
気孔のキセロゲル（ポリマー網目構造）が得られる。若
しポリマー網目構造が充分に強くて乾燥中の毛細管圧に
耐えられるときは、ＨＭＤＳ又は他の表面改変を乾燥後
に行うこともできる。
【００２６】
【実施例】下記は図１のＩＭＤ層のうちの１つの層の製
造に前述のキセロゲル法を使用することを説明するもの
である。ＩＭＤ製造 図２ａ〜２ｃはキセロゲル用不働態化（反応障壁）層を
も含む好ましい実施態様のキセロゲルＩＭＤ構造の製造
工程を示す。図２ａは巾０．２５〜０．６μｍ、高さ
０．７μｍ、線間最小間隔０．２５μｍのクラッド・ア
ルミニウム線２０４を示す。金属線２０６と下部の誘電
体上の等角写像（conformal ）の不働態化層２０６は金
属線２０４の化学反応障壁となり、金属線の腐食を防
ぐ、不働態化層２０６は二酸化ケイ素であり、厚さが１
０〜１５ｎｍで（プラズマ強化）ＣＶＤで蒸着できる。
【００２７】図２ｂはオリゴマー溶液をスピン・コーテ
ィングして薄膜ゲル２０８を形成することを示す。これ
は前述のオリゴマー溶液を用い、縮合触媒と共にスピン
・コーティングする膜２０８が平均膜厚０．３〜０．５
μｍで最小間隔中をその深さが０．７μｍにもかかわら
ず充填する。金属線２０４上の膜厚は僅か０．１μｍで
ある。ゲルを上記のように（熟成、溶媒置換、気孔表面
の変性及び乾燥）処理してキセロゲル２１０を形成す
る、次いで上層の酸化ケイ素２２０を蒸着し、例えば化
学的機械的研磨（ＣＭＰ）で平坦化して、図２ｃに示す
平坦表面にする。ビア形成と充填で図１に示す下層のＩ
ＭＤ層ができる。スピン・コーティングでゲル２０８を
形成するとほどよい平坦表面ができるので、上層の酸化
ケイ素のＣＭＰは省略できる。
【００２８】モノマーの製造 第１の好ましい実施態様でのモノマーは、まずヨウ素の
小結晶をマグネシウム・ダライ粉１５ｇとＴＥＯＳ４５
０ｍｌの混合物にテトラヒドロフラン（ＴＨＦ）３００
ｍｌ中で添加し、この混合物を窒素雰囲気で還流して作
る。次に、この還流混合物に１，４−ジブロモベンゼン
４８ｇのＴＨＦ１００ｍｌ溶液を２時間かけて滴下す
る。滴下開始３０分以内に反応は温和な発熱反応とな
る。この二臭化物添加完了後１時間この反応混合物の還
流を続行する。この灰−緑色混合物を室温まで冷却し、
次いで真空下ＴＨＦを除去する。ヘキサンを添加して溶
液中の残留マグネシウム塩を沈澱させ、窒素気流中で混
合物を濾過して、透明で、茶色がかった溶液を得る。ヘ
キサンを真空下除去し、残留ＴＥＯＳを真空下留去して
茶色の油を得る。この茶色の油を蒸留して（１３０〜１
３５℃、２００ｍＴｏｒｒ）透明な無色の油状モノマー
を得る。
【００２９】フッ素化ハイブリッドキセロゲル 第２の好ましい実施態様のキセロゲルＩＭＤは第１の好
ましい実施態様のフッ素化変形である。特に、キセロゲ
ルはベンゼン環橋かけ基上の水素をフッ素で置換したも
のである。４つの全水素原子、又はそのうちの幾つかだ
けをフッ素置換する。フッ素含有量が大きいと、他のパ
ラメータ全部が一定であるときは耐温度性は改善され、
透電率は低下する。
【００３０】フッ素化キセロゲルはフッ素化モノマーか
ら同一の処理工程で製造できるか、又はキセロゲル製造
後低圧下でＦ2 にさらしてフッ素化する。製造後のフッ
素化は水素原子に比べてフッ素原子の大きさが大きいた
めキセロゲルは膨張するか、膨張により気孔率の低下だ
けが生ずる。フッ素化はまたＨＦを放出するが、ポンプ
除去して異方性エッチング後のフッ素化の場合での金属
又は酸化物のエッチングを避ける。また、ＨＭＤＳで表
面改変してシラノール基を置換することをフッ素化変形
（ＣＦ3 ）3 Ｓｉ−ＮＨ−Ｓｉ（ＣＦ3 ）3 で置換でき
る。
【００３１】熱安定性 集積回路製造は通常非常に高い温度での初期処理工程を
含むが、金属形成後、典型的にはアルミニウムをベース
とする場合は、処理温度はアルミニウムの融点が低いた
め約４５０℃（アルミニウムの焼結温度）がピークとな
る。従って、ＩＭＤ材料は不活性雰囲気で約５００℃ま
では熱的に安定であることが必要である。前述の例示の
橋かけ基の共役結合の安定性がキセロゲルの熱安定性と
なる。実際、メチル基の代りにフェニル基で気孔表面の
変性を行うと熱安定性が向上する。即ち、気孔表面基−
Ｏ−Ｓｉ（ＣＨ3 ）3 を−Ｏ−Ｓｉ（Ｃ6 Ｈ5 ）3 基で
置換する。
【００３２】同様に、（部分）フッ素化は典型的に熱安
定性を向上させるので、前記のフッ素化変性、例えば
（ＲＯ）3 Ｓｉ−Ｃ6 Ｈ4 −Ｓｉ（ＯＲ）3 モノマー又
は表面変性基、例えば−Ｏ−Ｓｉ（ＣＦ3 ）3 又は−Ｏ
−Ｓｉ（Ｃ6 Ｆ5 ）3 は熱安定性を向上させる。
【００３３】別の橋かけ基 更に好ましい実施態様は第１の好ましい実施態様と類似
するか、モノマーとキセロゲルで異なる橋かけ基を使用
する。特に、下記モノマーに示すように、橋かけ基はア
ルカン、分岐アルカン、アルケン、分岐アルケン、アル
キン、分岐アルキン、シクロアルカン及びアレーンから
成る。
【００３４】
【化７】
【００３５】
【化８】
【００３６】
【化９】（ＲＯ）3 Ｓｉ−Ｃ≡Ｃ−Ｓｉ（ＯＲ）3
【００３７】
【化１０】
【００３８】
【化１１】
【００３９】
【化１２】
【００４０】
【化１３】
【００４１】
【化１４】
【００４２】
【化１５】
【００４３】
【化１６】
【００４４】アルカン、アルケン及びアルキン鎖は炭素
原子数が１〜１２であり、炭素数が１２よりも多いと、
ポリマーの網目構造はポリエチレンに類似してくる。同
様に、類似長さのアルケンとアルキン鎖はやや類似のキ
セロゲルを作る。３〜８個の炭素環を有するシクロアル
カンも使用できる。ケイ素原子間の最短距離にある炭素
原子数が１２を越えない限り接合又は連結ベンゼン又は
他の環も使用できる。
【００４５】橋かけ基の選択は目的のキセロゲル熱安定
性と可撓性で決まる。特に、熱安定性はアルカン→匹敵
するアルケン→匹敵するアルキン→比適するシクロアル
カン→匹敵するアレーンの順に向上する。逆に、可撓性
はこれとは逆順で向上する。即ち、アレーンの可撓性が
最低であり、アルカンの可撓性が最高である。これら全
ての橋かけ基では、フッ素化で熱安定性は向上する。フ
ッ素化の欠点はフッ素による金属腐食の可能性があるこ
とである。また、２種以上の前記のモノマーの共重合体
を用いると中間の特性が得られる。
【００４６】別のＩＭＤ構造 好ましい実施態様のキセロゲルは、図３ａ〜３ｆの断面
図で実践的に示すように別の好ましい実施態様のＩＭＤ
構造で使用できる。特に、図３ａは上層の酸化物と金属
線上のビアとを有するキセロゲルを示す。即ち、これは
図２ｃのものと同一であるが、但しビアを更に設けたも
のであるが、不働態化層は設けていない。
【００４７】図３ｂは金属線間の最小間隔内と、この最
小間隔外のオープン・フィールド上とに配置したキセロ
ゲルを示す。このキセロゲル構造は図２ｂに示すような
元のスピン・コーチング・キセロゲルを金属線までエッ
チバック処理して得られる。上層の酸化物をエッチバッ
ク処理したキセロゲル上に蒸着してＩＭＤを完成する。
エッチバック処理したキセロゲルの長所は、最小間隔内
にキセロゲルは保持するが、オープン・フィールでの厚
さを減少させ、従って機械的強度要求は減ずる点にあ
る。また、これはビア・エッチング時のキセロゲルの吹
き出しを防ぐ。実際に、元のスピンコーティング・キセ
ロゲルがより等角写像的であればあるほど、オープン・
フィールドのエッチバク処理したキセロゲルはより薄く
なるが、最小間隔内のキセロゲルは充填されたまま保持
されている。
【００４８】図３ｃは金属線上にある酸化物マスクと最
小間隔内のみにあるキセロゲルとを示す、即ち、引続く
酸化物蒸着と平坦化でＩＭＤ層が完成する。図３ｃの構
造は、まず金属エッチング用に酸化物マスクを用いて図
示の金属線を形成し、次いで、キセロゲルのスピン・コ
ーティングを行って最小間隔とオープン・フィールドを
充填し、酸化物マスクを被覆し、次いで、エッチ・バッ
ク処理してキセロゲルをオープン・フィールドから除去
するが、最小間隔では少なくとも金属線の高さまで充填
したままにしておくことにより容易に作ることができ
る。これは図３ｂのエッチバックとの違いは、酸化物マ
スクは本質的に最小間隔を縦方向に延びていて、エッチ
バック処理で金属間内のキセロゲルが除去される前にオ
ープン・フィールドのキセロゲルが除去できる点にあ
る。例えば、金属線の高さが０．７μｍで、酸化物マス
クの高さは０．３μｍ、キセロゲルの厚さがオープン・
フィールド上では０．５μｍ、酸化物マスク上では０．
２μｍであるときは、０．５μｍのエッチ・バック処理
でキセロゲルはオープン・フィールドから除去される
が、最小間隔内では０．７μｍで残留する。勿論、金属
線の外側壁上の残留キセロゲルは有害ではなく、等方性
又は異方性エッチバック処理のいずれかが有効である。
【００４９】図３ｄは最小間隔金属線間エッチング処理
スロット中のみにあるキセロゲルを示す。これによりキ
セロゲルは金属線の上方と下方まで（下層の誘電体中ま
でスロット・エッチングすることで）延長でき、これに
より誘電率の低い材料がフリンジ性電場に提供できる。
このＩＭＤ構造の製造は金属の蒸着、次いで酸化物の蒸
着、酸化物と金属のマスキングとエッチング、不働態化
層の蒸着、最小間隔の充填と酸化物を被覆するキセロゲ
ルのスピン・コーティングと乾燥、最後にエッチ・バッ
ク処理してキセロゲルを酸化物の頂部から除去し、スロ
ット中のみにキセロゲルを残留させる工程により行われ
る。
【００５０】図３ｅはキセロゲルを用いるダマシン構造
を示す。まず（金属線形成前に）キセロゲルを形成し、
次いでキセロゲル中にトレンチ（及び下層の導電体への
可能性のあるビア）を異方性エッチング処理して設け、
次いでトレンチを充填し、キセロゲルを被覆する金属を
ブランケット蒸着し、最後に化学機械研磨（ＣＭＰ）を
行ってゼロゲル上部表面の金属を除去し、トレンチ内の
金属は残留させて金属線を形成させる。
【００５１】図３ｆは（可能性のある不働態化層を除
く）全ＩＭＤとなる極めて厚いキセロゲルを示す。図３
ａ〜３ｂ、３ｅ〜３ｆの構造、特に図３ｅ〜３ｆの構造
ではキセロゲルの機械的強度を必要とするが、これとは
対照的に図３ｃ〜３ｄの構造ではキセロゲルを最小間隔
内のみで使用する。機械強度はキセロゲルの密度で決ま
る。好ましい実施態様のハイブリッドキセロゲルは匹敵
する密度のシリカキセロゲルよりも誘電率が低く、従っ
て所要の誘電率ではハイブリッドキセロゲルはシリカキ
セロゲルよりも密度が高く、これにより強度が高くな
る。
【００５２】ＩＭＤの用途 上記の金属（又は他の導電体）線間のキセロゲルは各種
の集積回路型に応用できる、例えば、記憶デバイス（Ｄ
ＲＡＭ、ＳＲＡＭ、フラッシュＥＰＲＯＭ等）は、長い
平行導電線、例えばビット線、ワート線、ストラップ、
アドレス、データ・バス等が多数セットあり、キセロゲ
ルをこのような平行線のステップでの最小間隔に充填す
ると、静電容量結合と、関連クロストークが減少する。
【００５３】改変 上記の好ましい実施態様は集積回路誘電体として用いた
シリカ・キセロゲル中の有機橋かけ基の特徴を１つ又は
それ以上保持したまま多くの仕方で変更できる。例え
ば、キセロゲルは集積回路内のいろいろな場所で、例え
ばポリシリコン・ゲート又はポリサイド・ゲート間で、
ワート線間で、マイクロ波回路素子の周囲で誘電体とし
て使用できる。
【００５４】好ましい実施態様の構造上の寸法は変更で
き、例えば導電線間の最小間隔は０．１８μｍ又は０．
１３μｍ又はそれ以下であり、金属線の高さも変更で
き、金属は銅、タングステン、合金、ＴｉＳｉ2 、Ｃｏ
Ｓｉ2 等のシリサイド、又はＴｉＮ、ＷＮ等の窒化物で
もよく、酸化物誘電体はフッ化酸化物（ＳｉＯｘＦ
ｙ）、オキシ窒化物又はこれらの多層積層物でもよく、
不働態層は省略でき、又は窒化ケイ素若しくはオキシ窒
化シリコンを用いることができる、等である。
【００５５】以上の説明に関して更に以下の項を開示す
る。 （１）（ａ）第１、第２の導電体間の空間の少なくとも
１部を充填するキセロゲルから成り、キセロゲルは有機
橋かけ基を含むポリマー網目構造を含むことから成る、
集積回路誘電体。 （２）（ａ）ポリマー網目構造は橋かけ基がアルカン、
アルケン、アルキン、アレン及びシクロアルカンから成
る群から選ばれ、橋かけ基の最短距離にある炭素原子数
は最大１２である、第（１）項記載の誘電体。 （３）金属線１５４間に配置された有機シリカハイブリ
ッド１１０含むインターメタルレベル誘電体（ＩＭＤ）
を有する集積回路。
【図面の簡単な説明】
【図１】本発明の第１の好ましい実施態様に基づくイン
ターメタル・レベルの誘導体の部分断面立面図である。
【図２】ａ〜ｃは、本発明の好ましい実施態様に基づく
製法の部分断面立面図である。
【図３】ａ〜ｆは、本発明の別の好ましい実施態様に基
づく誘電体構造を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アール．スコット リスト アメリカ合衆国テキサス州ダラス，メッテ ル ロード 3953

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 （ａ） 第１、第２の導電体間の空間の
    少なくとも１部を充填するキセロゲルから成り、キセロ
    ゲルは有機橋かけ基を含むポリマー網目構造を含むこと
    から成る、集積回路誘電体。
JP34821697A 1996-12-17 1997-12-17 集積回路誘電体 Pending JPH10178006A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3442396P 1996-12-17 1996-12-17
US034423 1996-12-17

Publications (1)

Publication Number Publication Date
JPH10178006A true JPH10178006A (ja) 1998-06-30

Family

ID=21876314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34821697A Pending JPH10178006A (ja) 1996-12-17 1997-12-17 集積回路誘電体

Country Status (5)

Country Link
US (1) US6059553A (ja)
EP (1) EP0849796A3 (ja)
JP (1) JPH10178006A (ja)
KR (1) KR19980064176A (ja)
TW (1) TW388099B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US6710428B2 (en) 1997-10-14 2004-03-23 Micron Technology, Inc. Porous silicon oxycarbide integrated circuit insulator
JP2004513503A (ja) * 1999-01-26 2004-04-30 アライドシグナル　インコーポレイテッド ナノ多孔質シリカフィルムの表面改質用の多官能Ｓｉに基くオリゴマー・ポリマの使用
JP2005516391A (ja) * 2002-01-17 2005-06-02 シレックス オサケユキチュア ポリ（オルガノシロキサン）材料および集積回路用ハイブリッド有機−無機誘電体の製造方法
JP2006216541A (ja) * 2005-01-21 2006-08-17 Internatl Business Mach Corp <Ibm> 誘電体材料、相互接続構造、電子構造、電子センシング構造および該製作方法（改良された靭性および改良されたＳｉ−Ｃ結合を有するＳｉＣＯＨ誘電体材料、該誘電体材料を含む半導体デバイスおよび該誘電体材料の製作方法）
US7947375B2 (en) 2001-05-11 2011-05-24 Panasonic Corporation Interlayer dielectric film

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
EP0911875A3 (en) * 1997-10-23 2000-08-02 Texas Instruments Incorporated Integrated circuit dielectric and method of fabrication thereof
EP0933815B1 (en) * 1998-01-28 2005-11-09 Interuniversitair Microelektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6361885B1 (en) * 1998-04-10 2002-03-26 Organic Display Technology Organic electroluminescent materials and device made from such materials
US6344284B1 (en) * 1998-04-10 2002-02-05 Organic Display Technology Organic electroluminescent materials and devices made from such materials
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
JP2002524849A (ja) * 1998-08-27 2002-08-06 アライドシグナル・インコーポレイテッド ナノ細孔シリカの機械的強度を最適化する方法
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
JP3084367B1 (ja) 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
JP3236576B2 (ja) * 1999-03-24 2001-12-10 キヤノン販売株式会社 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
US6194748B1 (en) * 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
US20040034134A1 (en) * 1999-08-26 2004-02-19 Lamb James E. Crosslinkable fill compositions for uniformly protecting via and contact holes
JP5079959B2 (ja) 1999-08-26 2012-11-21 ブルーワー サイエンス アイ エヌ シー． デュアル・ダマシンプロセス用の改良された充填物質
GB2358285A (en) * 1999-08-30 2001-07-18 Lucent Technologies Inc Interlevel dielectrics
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
KR100797202B1 (ko) 2000-06-23 2008-01-23 허니웰 인터내셔널 인코포레이티드 손상된 실리카 유전 필름에 소수성을 부여하는 방법 및 손상된 실리카 유전 필름 처리 방법
JP2002064137A (ja) * 2000-08-15 2002-02-28 Tokyo Electron Ltd 半導体装置およびその製造方法
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
WO2004068555A2 (en) 2003-01-25 2004-08-12 Honeywell International Inc Repair and restoration of damaged dielectric materials and films
US7709371B2 (en) 2003-01-25 2010-05-04 Honeywell International Inc. Repairing damage to low-k dielectric materials using silylating agents
US6924238B2 (en) * 2003-06-05 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Edge peeling improvement of low-k dielectric materials stack by adjusting EBR resistance
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7145182B2 (en) * 2003-09-12 2006-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated emitter devices having beam divergence reducing encapsulation layer
US8475666B2 (en) 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7678712B2 (en) 2005-03-22 2010-03-16 Honeywell International, Inc. Vapor phase treatment of dielectric materials
EP1722466A1 (en) * 2005-05-13 2006-11-15 STMicroelectronics S.r.l. Method and relative circuit for generating a control voltage of a synchronous rectifier
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US20070123059A1 (en) * 2005-11-29 2007-05-31 Haverty Michael G Methods of internal stress reduction in dielectric films with chemical incorporation and structures formed thereby
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US7785962B2 (en) * 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20090026924A1 (en) * 2007-07-23 2009-01-29 Leung Roger Y Methods of making low-refractive index and/or low-k organosilicate coatings
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US20090324928A1 (en) * 2008-06-26 2009-12-31 Vijayakumar Ramachandrarao Forming ultra low dielectric constant porous dielectric films and structures formed thereby
US7759193B2 (en) * 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56106302A (en) * 1980-01-24 1981-08-24 Matsushita Electric Industrial Co Ltd Electrode for conductive high molecular material
US4652894A (en) * 1980-03-14 1987-03-24 The Johns Hopkins University Electrical organic thin film switching device switching between detectably different oxidation states
US4997804A (en) * 1988-05-26 1991-03-05 The United States Of America As Represented By The United States Department Of Energy Low density, resorcinol-formaldehyde aerogels
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US5504042A (en) * 1994-06-23 1996-04-02 Texas Instruments Incorporated Porous dielectric material with improved pore surface properties for electronics applications

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710428B2 (en) 1997-10-14 2004-03-23 Micron Technology, Inc. Porous silicon oxycarbide integrated circuit insulator
JP2004513503A (ja) * 1999-01-26 2004-04-30 アライドシグナル　インコーポレイテッド ナノ多孔質シリカフィルムの表面改質用の多官能Ｓｉに基くオリゴマー・ポリマの使用
US7732339B2 (en) 1999-11-16 2010-06-08 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
US6632746B2 (en) 2000-04-19 2003-10-14 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7282452B2 (en) 2000-04-19 2007-10-16 Matsushita Electric Industrial Co., Ltd. Etching method, semiconductor and fabricating method for the same
US7985691B2 (en) 2000-04-19 2011-07-26 Panasonic Corporation Etching method, semiconductor and fabricating method for the same
US7947375B2 (en) 2001-05-11 2011-05-24 Panasonic Corporation Interlayer dielectric film
JP2005516391A (ja) * 2002-01-17 2005-06-02 シレックス オサケユキチュア ポリ（オルガノシロキサン）材料および集積回路用ハイブリッド有機−無機誘電体の製造方法
JP2006216541A (ja) * 2005-01-21 2006-08-17 Internatl Business Mach Corp <Ibm> 誘電体材料、相互接続構造、電子構造、電子センシング構造および該製作方法（改良された靭性および改良されたＳｉ−Ｃ結合を有するＳｉＣＯＨ誘電体材料、該誘電体材料を含む半導体デバイスおよび該誘電体材料の製作方法）

Also Published As

Publication number Publication date
KR19980064176A (ko) 1998-10-07
US6059553A (en) 2000-05-09
TW388099B (en) 2000-04-21
EP0849796A3 (en) 1999-09-01
EP0849796A2 (en) 1998-06-24

Similar Documents

Publication Publication Date Title
JPH10178006A (ja) 集積回路誘電体
US6351039B1 (en) Integrated circuit dielectric and method
US6265303B1 (en) Integrated circuit dielectric and method
EP0881678A2 (en) Improvements in or relating to porous dielectric structures
US5804508A (en) Method of making a low dielectric constant material for electronics
US7972976B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
US5747880A (en) Interconnect structure with an integrated low density dielectric
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
CN1236479C (zh) 在半导体器件上形成多孔介电材料层的方法
JP4546094B2 (ja) デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
CN100382302C (zh) 双重镶嵌互连结构及其制作方法
JPH0846047A (ja) 多孔質表面特性を備えた多孔質誘電材料
JPH10144670A (ja) 集積回路絶縁体及び方法
US6284675B1 (en) Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
JPH11214658A (ja) 集積回路誘電体の製法
JP2004259753A (ja) 半導体装置およびその製造方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
KR100685734B1 (ko) 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
JP3371576B2 (ja) 半導体集積回路装置の製法
US6784121B1 (en) Integrated circuit dielectric and method
JP2000021872A (ja) 低誘電率樹脂組成物、低誘電率絶縁膜形成方法および半導体装置の製造方法
JPH10172966A (ja) 集積回路絶縁体及びその製法
JP2006261268A (ja) 半導体装置及びその製造方法
KR20150124160A (ko) 다공성 유전막 형성용 조성물 제조 방법 및 이를 이용한 다공성 유전막 제조 방법