JPH10144686A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10144686A JPH10144686A JP8292669A JP29266996A JPH10144686A JP H10144686 A JPH10144686 A JP H10144686A JP 8292669 A JP8292669 A JP 8292669A JP 29266996 A JP29266996 A JP 29266996A JP H10144686 A JPH10144686 A JP H10144686A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating film
- metal wiring
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】微細化された金属配線の表面が確実に保護され
た半導体装置を得ることを目的とする。 【解決手段】半導体基板上の素子に接続された金属配線
の表面に、前記金属配線を構成する金属材料の酸化物か
らなる絶縁性被膜が、電界印加による酸化処理を用いて
形成されることにより、内部における前記金属材料が保
護された金属配線を具備することを特徴とする。また、
前記金属材料の酸化物からなる絶縁性被膜が、電界印加
による酸化処理を用いて形成された後に、更にプラズマ
酸化膜、プラズマ窒化膜、又は通常のＣＶＤ法による酸
化膜を用いて被覆することにより、内部における前記金
属材料の保護が強化された金属配線を具備することを特
徴とする。
た半導体装置を得ることを目的とする。 【解決手段】半導体基板上の素子に接続された金属配線
の表面に、前記金属配線を構成する金属材料の酸化物か
らなる絶縁性被膜が、電界印加による酸化処理を用いて
形成されることにより、内部における前記金属材料が保
護された金属配線を具備することを特徴とする。また、
前記金属材料の酸化物からなる絶縁性被膜が、電界印加
による酸化処理を用いて形成された後に、更にプラズマ
酸化膜、プラズマ窒化膜、又は通常のＣＶＤ法による酸
化膜を用いて被覆することにより、内部における前記金
属材料の保護が強化された金属配線を具備することを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、金属配線を有する
半導体装置に関するものであり、特にアルミニウム配線
等の保護に使用されるものである。
半導体装置に関するものであり、特にアルミニウム配線
等の保護に使用されるものである。
【０００２】
【従来の技術】高密度集積回路において金属配線はより
細くなり、それに伴い確実な金属配線保護膜が必要にな
っている。従来、金属配線保護膜としてシリコン酸化膜
やシリコン窒化膜を積層する方法がとられてきたが、こ
れらの膜はパターン形成された基板表面の凸部にもっと
も堆積しやすい性質がある。
細くなり、それに伴い確実な金属配線保護膜が必要にな
っている。従来、金属配線保護膜としてシリコン酸化膜
やシリコン窒化膜を積層する方法がとられてきたが、こ
れらの膜はパターン形成された基板表面の凸部にもっと
も堆積しやすい性質がある。
【０００３】図２は、従来の方法による絶縁保護膜の積
層状態を示す断面図である。１はシリコン基板、２はの
シリコン基板上に形成されたシリコン酸化膜、３は前記
酸化膜２の上に形成された金属配線層、４は前記金属配
線層を覆う第１の絶縁膜、５はさらにその上を覆う第２
の絶縁膜である。ここに前記第１、第２の絶縁膜４、５
は金属配線層３を保護することを目的として形成され
る。
層状態を示す断面図である。１はシリコン基板、２はの
シリコン基板上に形成されたシリコン酸化膜、３は前記
酸化膜２の上に形成された金属配線層、４は前記金属配
線層を覆う第１の絶縁膜、５はさらにその上を覆う第２
の絶縁膜である。ここに前記第１、第２の絶縁膜４、５
は金属配線層３を保護することを目的として形成され
る。
【０００４】図２に示すように配線の幅とスペースが十
分に広い場合には、従来の方法による積層された絶縁保
護膜であっても、十分に金属配線３を覆うことができ
る。しかし通常、ＣＶＤ（Chemical Vapor Deposition)
法により第１、第２の絶縁膜を堆積する場合には、金属
配線の上部及び角部において前記第１、第２の絶縁膜
４，５の膜厚が増大し、配線間に６に示すようにオーバ
ーハング型の凹部を生ずる。このようなオーバーハング
型の凹部には製造工程における殘渣が残り易く、汚染の
原因となる。
分に広い場合には、従来の方法による積層された絶縁保
護膜であっても、十分に金属配線３を覆うことができ
る。しかし通常、ＣＶＤ（Chemical Vapor Deposition)
法により第１、第２の絶縁膜を堆積する場合には、金属
配線の上部及び角部において前記第１、第２の絶縁膜
４，５の膜厚が増大し、配線間に６に示すようにオーバ
ーハング型の凹部を生ずる。このようなオーバーハング
型の凹部には製造工程における殘渣が残り易く、汚染の
原因となる。
【０００５】従来のＣＶＤ法による絶縁保護膜に含まれ
る前記の欠点は、配線の微細化と共に更に重要な問題と
なる。すなわち、図３に示すように金属配線層３が微細
化され、これに伴い配線間隔が小さくなるに従って、金
属配線層３の上部及び角部において前記の第１の絶縁膜
４の膜厚が増大し、金属配線間の上部において、隣接す
る絶縁膜４が互いに接する状態となり、図３に示すよう
にボイド７が配線間に取り込まれる。
る前記の欠点は、配線の微細化と共に更に重要な問題と
なる。すなわち、図３に示すように金属配線層３が微細
化され、これに伴い配線間隔が小さくなるに従って、金
属配線層３の上部及び角部において前記の第１の絶縁膜
４の膜厚が増大し、金属配線間の上部において、隣接す
る絶縁膜４が互いに接する状態となり、図３に示すよう
にボイド７が配線間に取り込まれる。
【０００６】このようにボイド７が取り込まれた状態
で、更に金属配線層３の保護を強化するための絶縁膜５
を積層しても、通常前記ボイドに取り込まれた水分や不
純物が第１の絶縁膜４を通じて侵入するため、金属配線
層３に対する十分な保護作用が得られない。このように
絶縁膜中に取り込まれた不純物は、通常配線の腐食によ
る断線を生ずる原因となり易い。
で、更に金属配線層３の保護を強化するための絶縁膜５
を積層しても、通常前記ボイドに取り込まれた水分や不
純物が第１の絶縁膜４を通じて侵入するため、金属配線
層３に対する十分な保護作用が得られない。このように
絶縁膜中に取り込まれた不純物は、通常配線の腐食によ
る断線を生ずる原因となり易い。
【０００７】
【発明が解決しようとする課題】上記したように、シリ
コン窒化膜やシリコン酸化膜を通常のＣＶＤ法を用いて
金属配線上に積層する従来の金属配線保護膜の形成方法
は、配線が微細化されるに伴い、配線間にボイドを生じ
易く、十分な金属配線の保護効果が得られないという問
題があった。本発明は上記の問題点を解決すべくなされ
たものであり、微細化された金属配線の表面が確実に保
護された半導体装置を得ることを目的としている。
コン窒化膜やシリコン酸化膜を通常のＣＶＤ法を用いて
金属配線上に積層する従来の金属配線保護膜の形成方法
は、配線が微細化されるに伴い、配線間にボイドを生じ
易く、十分な金属配線の保護効果が得られないという問
題があった。本発明は上記の問題点を解決すべくなされ
たものであり、微細化された金属配線の表面が確実に保
護された半導体装置を得ることを目的としている。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上の素子に接続された複数の微細化された金
属配線の表面に、金属配線を構成する金属材料の酸化物
からなる絶縁性被膜が、電界印加による酸化処理を用い
て形成されることにより、金属配線間にボイドを生ずる
ことなく、内部における金属材料が保護された金属配線
を具備することを特徴とする。
半導体基板上の素子に接続された複数の微細化された金
属配線の表面に、金属配線を構成する金属材料の酸化物
からなる絶縁性被膜が、電界印加による酸化処理を用い
て形成されることにより、金属配線間にボイドを生ずる
ことなく、内部における金属材料が保護された金属配線
を具備することを特徴とする。
【０００９】また本発明の半導体装置は、前記電界印加
による酸化処理を用いて形成された前記金属材料の酸化
物からなる絶縁性被膜が、さらに少なくともシランを原
料ガスとするＣＶＤ法を用いて形成された膜を用いて被
覆されることにより、内部における前記金属材料が保護
された金属配線を具備することを特徴とする。
による酸化処理を用いて形成された前記金属材料の酸化
物からなる絶縁性被膜が、さらに少なくともシランを原
料ガスとするＣＶＤ法を用いて形成された膜を用いて被
覆されることにより、内部における前記金属材料が保護
された金属配線を具備することを特徴とする。
【００１０】好ましくは本発明の半導体装置は、前記Ｃ
ＶＤ法を用いて形成された膜がプラズマ酸化膜とプラズ
マ窒化膜のいずれか１つであることを特徴とする。また
好ましくは前記酸化処理が、純水中において前記金属配
線に正の直流電圧を印加することにより行われたことを
特徴とする。
ＶＤ法を用いて形成された膜がプラズマ酸化膜とプラズ
マ窒化膜のいずれか１つであることを特徴とする。また
好ましくは前記酸化処理が、純水中において前記金属配
線に正の直流電圧を印加することにより行われたことを
特徴とする。
【００１１】さらに好ましくは前記酸化処理が、減圧し
たアルゴンガスに高周波電力を印加することにより発生
したプラズマ中において水蒸気を導入し、かつ前記金属
配線に正の直流電圧を印加することにより行なわれたこ
とを特徴とする。
たアルゴンガスに高周波電力を印加することにより発生
したプラズマ中において水蒸気を導入し、かつ前記金属
配線に正の直流電圧を印加することにより行なわれたこ
とを特徴とする。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１に、本発明の第１の実施の形態
における、保護被膜が形成された金属配線層を具備する
半導体装置の工程断面構造が示されている。
を用いて説明する。図１に、本発明の第１の実施の形態
における、保護被膜が形成された金属配線層を具備する
半導体装置の工程断面構造が示されている。
【００１３】図１（ａ）に示すように、導電性のシリコ
ン基板１の上にアルミニウム配線パターン形成の下地と
なる絶縁膜（ＳｉＯ2 膜）２を熱酸化法又はＣＶＤ法に
より形成する。次にスパッタ法を用いて、絶縁膜２の上
にアルミニウム層を堆積し、通常のリソグラフィー技術
を用いてアルミニウム配線パターン３を形成する。以下
前記アルミニウム配線パターンをアルミ配線層３と呼ぶ
ことにする。
ン基板１の上にアルミニウム配線パターン形成の下地と
なる絶縁膜（ＳｉＯ2 膜）２を熱酸化法又はＣＶＤ法に
より形成する。次にスパッタ法を用いて、絶縁膜２の上
にアルミニウム層を堆積し、通常のリソグラフィー技術
を用いてアルミニウム配線パターン３を形成する。以下
前記アルミニウム配線パターンをアルミ配線層３と呼ぶ
ことにする。
【００１４】アルミ配線層３は、イオン注入法等を用い
てシリコン基板１に形成されたＭＯＳＦＥＴ等の能動素
子、及びキャパシタ等の受動素子（いずれも図示されて
いない）と絶縁膜２に設けられたコンタクトホール（図
示されていない）を介して接続されている。従って導電
性のシリコン基板１とアルミ配線層３とは、前記素子等
を介して電気的に導通をとることができる。
てシリコン基板１に形成されたＭＯＳＦＥＴ等の能動素
子、及びキャパシタ等の受動素子（いずれも図示されて
いない）と絶縁膜２に設けられたコンタクトホール（図
示されていない）を介して接続されている。従って導電
性のシリコン基板１とアルミ配線層３とは、前記素子等
を介して電気的に導通をとることができる。
【００１５】次にアルミ配線層３が形成されたシリコン
基板１を純水中に浸し、撹拌しつつ前記シリコン基板に
数Ｖ程度の正の電圧を印加すれば、純水に浸されたアル
ミ配線層に正の電圧が加わるので、図１（ｂ）に示すよ
うに、アルミ配線層３の表面が電界印加により酸化処理
されることにより、表面にアルミナ（Ａｌ2 Ｏ3 ）から
なり、良好な絶縁性を有するアルミニウム酸化物被膜４
を生成することができる。以下前記アルミニウム酸化物
被膜４を，第１の絶縁膜４と呼ぶことにする。
基板１を純水中に浸し、撹拌しつつ前記シリコン基板に
数Ｖ程度の正の電圧を印加すれば、純水に浸されたアル
ミ配線層に正の電圧が加わるので、図１（ｂ）に示すよ
うに、アルミ配線層３の表面が電界印加により酸化処理
されることにより、表面にアルミナ（Ａｌ2 Ｏ3 ）から
なり、良好な絶縁性を有するアルミニウム酸化物被膜４
を生成することができる。以下前記アルミニウム酸化物
被膜４を，第１の絶縁膜４と呼ぶことにする。
【００１６】電界印加による酸化処理を用いて生じた前
記第１の絶縁膜４は、図２、図３に示したＣＶＤ法によ
り堆積した従来の第１の絶縁膜４と異なり、アルミ配線
層の表面のアルミニウムが正のイオンとなって純水中に
溶出し、代りに純水中の酸素が表面に取り込まれること
により形成されるので、図１（ｂ）に示されているよう
にアルミ配線層３の輪郭に大きな変化を生じず、従って
元のアルミ配線層の間隔ｄが維持された状態で、その表
面を緻密なアルミナ層４に変化することができる。
記第１の絶縁膜４は、図２、図３に示したＣＶＤ法によ
り堆積した従来の第１の絶縁膜４と異なり、アルミ配線
層の表面のアルミニウムが正のイオンとなって純水中に
溶出し、代りに純水中の酸素が表面に取り込まれること
により形成されるので、図１（ｂ）に示されているよう
にアルミ配線層３の輪郭に大きな変化を生じず、従って
元のアルミ配線層の間隔ｄが維持された状態で、その表
面を緻密なアルミナ層４に変化することができる。
【００１７】図３に示したボイドは金属配線層３の表面
上に堆積した第１の絶縁層のオーバーハング型の形状が
原因となって生ずるのであるから、本第１の実施の形態
に係る、電界印加による酸化処理を用いて形成した図１
（ｂ）に示す第１の絶縁膜４においては、このような配
線間のボイドを生ずることはない。
上に堆積した第１の絶縁層のオーバーハング型の形状が
原因となって生ずるのであるから、本第１の実施の形態
に係る、電界印加による酸化処理を用いて形成した図１
（ｂ）に示す第１の絶縁膜４においては、このような配
線間のボイドを生ずることはない。
【００１８】次に第２の絶縁膜５の形成方法について説
明する。第２の絶縁膜５として、従来のシランと酸素の
反応によるＣＶＤ法を用いてシリコン酸化膜（ＳｉＯ2
膜）を形成すれば、図１（ｂ）の間隔ｄが小さいので、
前記第２の絶縁膜が図３の第１の絶縁膜４と同様に、オ
ーバーハング型の堆積状態となり、前記第２の絶縁膜に
よりボイドが取り込まれる。
明する。第２の絶縁膜５として、従来のシランと酸素の
反応によるＣＶＤ法を用いてシリコン酸化膜（ＳｉＯ2
膜）を形成すれば、図１（ｂ）の間隔ｄが小さいので、
前記第２の絶縁膜が図３の第１の絶縁膜４と同様に、オ
ーバーハング型の堆積状態となり、前記第２の絶縁膜に
よりボイドが取り込まれる。
【００１９】前期第２の絶縁膜に生じたボイドによるア
ルミ配線の腐食は、前記アルミ配線が電界印加による緻
密な酸化アルミナ膜により完全に被覆されているため、
図３に示す従来の第１の絶縁層により生じたボイドに比
べれば小さいが、これが半導体装置の信頼性に及ぼす影
響は無視することができない。
ルミ配線の腐食は、前記アルミ配線が電界印加による緻
密な酸化アルミナ膜により完全に被覆されているため、
図３に示す従来の第１の絶縁層により生じたボイドに比
べれば小さいが、これが半導体装置の信頼性に及ぼす影
響は無視することができない。
【００２０】本第１の実施の形態において、前記第２の
絶縁膜の形成は、減圧したアルゴン等の不活性ガスをキ
ャリヤガスとし、シラン（ＳｉＨ4 ）亜酸化窒素を原料
ガスとするプラズマ酸化膜（ＳｉＯ2 膜）を用いて行
う。高周波電力の印加により生じたプラズマ中に前記シ
リコン基板１をおき、これに直流バイアスを印加するこ
とにより、活性化した帯電酸素とシリコンを堆積する。
この方法によればＳｉＯ2 膜の堆積に異方性を生ずるた
め、図２、図３で説明した金属配線層の角部における堆
積速度が増加することはない。
絶縁膜の形成は、減圧したアルゴン等の不活性ガスをキ
ャリヤガスとし、シラン（ＳｉＨ4 ）亜酸化窒素を原料
ガスとするプラズマ酸化膜（ＳｉＯ2 膜）を用いて行
う。高周波電力の印加により生じたプラズマ中に前記シ
リコン基板１をおき、これに直流バイアスを印加するこ
とにより、活性化した帯電酸素とシリコンを堆積する。
この方法によればＳｉＯ2 膜の堆積に異方性を生ずるた
め、図２、図３で説明した金属配線層の角部における堆
積速度が増加することはない。
【００２１】このように電界印加による酸化法を用いて
形成した緻密なアルミナ膜からなる第１の絶縁膜と、プ
ラズマ酸化により形成したボイドのない第２の絶縁膜に
よりアルミ配線層を完全に保護することにより、アルミ
ナ膜とシリコン酸化膜のアルミニウムの保護効果が相乗
され、信頼性の高い半導体装置を得ることができる。
形成した緻密なアルミナ膜からなる第１の絶縁膜と、プ
ラズマ酸化により形成したボイドのない第２の絶縁膜に
よりアルミ配線層を完全に保護することにより、アルミ
ナ膜とシリコン酸化膜のアルミニウムの保護効果が相乗
され、信頼性の高い半導体装置を得ることができる。
【００２２】次に図１（ｃ）を用いて、本発明の第２の
実施の形態を説明する。前記第１の実施の形態において
は、第１の絶縁膜として純水中の電界印加による酸化処
理で形成したアルミナ膜を用いたが、酸化処理は必ずし
も前記純水又は電解液中で行われる必要はなく、プラズ
マ中で行うことができる。
実施の形態を説明する。前記第１の実施の形態において
は、第１の絶縁膜として純水中の電界印加による酸化処
理で形成したアルミナ膜を用いたが、酸化処理は必ずし
も前記純水又は電解液中で行われる必要はなく、プラズ
マ中で行うことができる。
【００２３】すなわち、アルミ配線のパターニング後、
シリコン基板に数十Ｖ程度の正の電位を与えアルミ配線
を陽極にする。対向電極間に高周波電界をかけ減圧した
アルゴンのプラズマを発生させ、前記プラズマ中に水蒸
気を導入して酸化処理を行うことにより、酸化アルミニ
ウム被膜をアルミ配線表面に形成し、保護膜として用い
ることができる。
シリコン基板に数十Ｖ程度の正の電位を与えアルミ配線
を陽極にする。対向電極間に高周波電界をかけ減圧した
アルゴンのプラズマを発生させ、前記プラズマ中に水蒸
気を導入して酸化処理を行うことにより、酸化アルミニ
ウム被膜をアルミ配線表面に形成し、保護膜として用い
ることができる。
【００２４】このように第１の絶縁膜の形成をプラズマ
中で行えば、単にガス系を切り替えるのみで、引き続き
第２の絶縁膜の形成を同一の装置内で行うことができる
ため、高い生産性を得ることができる。
中で行えば、単にガス系を切り替えるのみで、引き続き
第２の絶縁膜の形成を同一の装置内で行うことができる
ため、高い生産性を得ることができる。
【００２５】次に本発明の第３の実施の形態について説
明する。前記第１の実施の形態においては、前記第２の
絶縁膜５としてプラズマ酸化膜を用いたが、必ずしもプ
ラズマ酸化膜に限定されることはなく、通常のシランと
酸素の反応によるＣＶＤ法を用いて前記第２の絶縁膜５
を形成する方法も、実用上の立場から多くの利点を有す
る。
明する。前記第１の実施の形態においては、前記第２の
絶縁膜５としてプラズマ酸化膜を用いたが、必ずしもプ
ラズマ酸化膜に限定されることはなく、通常のシランと
酸素の反応によるＣＶＤ法を用いて前記第２の絶縁膜５
を形成する方法も、実用上の立場から多くの利点を有す
る。
【００２６】すなわち、前記ボイドの形成が問題視され
るのは、配線間のスペースｄに対してその深さが一定の
限度を越える場合に限られるので、その限度内では通常
のＣＶＤ法を前記第２の絶縁膜５の形成に用いることが
できる。また多少のボイドが生じても、とくに腐食の原
因となるハロゲン不純物等を除去すれば、第１の絶縁膜
４により金属配線材料の劣化を十分に防止することがで
きる。
るのは、配線間のスペースｄに対してその深さが一定の
限度を越える場合に限られるので、その限度内では通常
のＣＶＤ法を前記第２の絶縁膜５の形成に用いることが
できる。また多少のボイドが生じても、とくに腐食の原
因となるハロゲン不純物等を除去すれば、第１の絶縁膜
４により金属配線材料の劣化を十分に防止することがで
きる。
【００２７】第１の実施の形態で説明した、プラズマ酸
化膜を前記第２の絶縁膜５として用いる方法は、ボイド
の形成を防止する点では優れているが、プラズマ法では
酸化膜を十分厚く成長することができないため、例えば
層間絶縁膜の形成等については適用範囲が限定される。
化膜を前記第２の絶縁膜５として用いる方法は、ボイド
の形成を防止する点では優れているが、プラズマ法では
酸化膜を十分厚く成長することができないため、例えば
層間絶縁膜の形成等については適用範囲が限定される。
【００２８】一方前記第２の絶縁膜５を、通常のシラン
と酸素の反応によるＣＶＤ法を用いて行えば、十分厚い
層間絶縁膜が得られるばかりでなく、金属配線材料が緻
密な第１の絶縁膜で覆われているため、ＣＶＤ法の適用
可能な温度範囲が拡大される利点がある。このとき更に
フォスフィン等をガス系に添加することにより、前記第
２の絶縁膜５のパッシベーション効果が増大することは
いうまでもない。
と酸素の反応によるＣＶＤ法を用いて行えば、十分厚い
層間絶縁膜が得られるばかりでなく、金属配線材料が緻
密な第１の絶縁膜で覆われているため、ＣＶＤ法の適用
可能な温度範囲が拡大される利点がある。このとき更に
フォスフィン等をガス系に添加することにより、前記第
２の絶縁膜５のパッシベーション効果が増大することは
いうまでもない。
【００２９】本発明は前記の実施の形態に限定されるこ
とはない。前記第１、第２の実施の形態において、金属
配線材料がアルミニウムである場合について説明した
が、同様の効果は金属配線材料がタンタルやチタニウム
の場合にも得ることができる。前記第１の絶縁膜はタン
タルについてはタンタルペントオキサイド（Ｔａ2
Ｏ5）、チタニウムについてはルチル（ＴｉＯ2 ）であ
り、いずれも強固な保護膜となる。
とはない。前記第１、第２の実施の形態において、金属
配線材料がアルミニウムである場合について説明した
が、同様の効果は金属配線材料がタンタルやチタニウム
の場合にも得ることができる。前記第１の絶縁膜はタン
タルについてはタンタルペントオキサイド（Ｔａ2
Ｏ5）、チタニウムについてはルチル（ＴｉＯ2 ）であ
り、いずれも強固な保護膜となる。
【００３０】また、前記第１の実施の形態において、第
１の絶縁膜として純水中における電界印加による酸化処
理で形成したアルミナ膜を用いたが、通常用いる電界液
中の陽極酸化アルミナ膜を用いることもできる。また第
２の絶縁膜としてプラズマ酸化膜を用いる場合について
説明したが、減圧したアルゴンをキャリヤガスとして、
シランとアンモニアの混合ガスを用いることにより、プ
ラズマ窒化膜を第２の絶縁膜として配線金属層の保護効
果を更に高めることもできる。その他本発明の要旨を逸
脱しない範囲で、種々に変形して実施することができ
る。
１の絶縁膜として純水中における電界印加による酸化処
理で形成したアルミナ膜を用いたが、通常用いる電界液
中の陽極酸化アルミナ膜を用いることもできる。また第
２の絶縁膜としてプラズマ酸化膜を用いる場合について
説明したが、減圧したアルゴンをキャリヤガスとして、
シランとアンモニアの混合ガスを用いることにより、プ
ラズマ窒化膜を第２の絶縁膜として配線金属層の保護効
果を更に高めることもできる。その他本発明の要旨を逸
脱しない範囲で、種々に変形して実施することができ
る。
【００３１】
【発明の効果】前述のように、本発明により形成した絶
縁保護膜は配線金属材料の酸化物であるため、従来のＣ
ＶＤ法による積層膜と異なり、微細化された金属配線に
対して、十分なカバレージをもつ保護膜を得ることがで
きる。また本保護膜は不純物例えばナトリウム汚染等に
対する阻止能力が高く、また放射線損傷にも強い。さら
に従来の保護膜と併用することにより、より信頼性の優
れた半導体装置を得ることができる。
縁保護膜は配線金属材料の酸化物であるため、従来のＣ
ＶＤ法による積層膜と異なり、微細化された金属配線に
対して、十分なカバレージをもつ保護膜を得ることがで
きる。また本保護膜は不純物例えばナトリウム汚染等に
対する阻止能力が高く、また放射線損傷にも強い。さら
に従来の保護膜と併用することにより、より信頼性の優
れた半導体装置を得ることができる。
【図１】本発明の半導体装置の工程断面図。
【図２】従来の半導体装置の断面図。
【図３】配線が微細化した従来の半導体装置の断面図。
１…シリコン基板 ２…シリコン酸化膜 ３…金属配線層 ４…第１の絶縁膜 ５…第２の絶縁膜 ６…金属配線間に生じた凹部 ７…第１の絶縁層に生じたボイド
Claims (5)
- 【請求項１】 半導体基板上の素子に接続された複数の
微細化された金属配線の表面に、前記金属配線を構成す
る金属材料の酸化物からなる絶縁性被膜が、電界印加に
よる酸化処理を用いて形成されることにより、前記金属
配線間にボイドを生ずることなく、内部における前記金
属材料が保護された金属配線を具備することを特徴とす
る半導体装置。 - 【請求項２】 半導体基板上の素子に接続された複数の
微細化された金属配線の表面に、前記金属配線を構成す
る金属材料の酸化物からなる絶縁性被膜が、電界印加に
よる酸化処理を用いて形成され、かつ、前記金属材料の
酸化物からなる絶縁性被膜が、少なくともシランを原料
ガスとするＣＶＤ法を用いて形成された膜を用いて被覆
されることにより、内部における前記金属材料が保護さ
れた金属配線を具備することを特徴とする半導体装置。 - 【請求項３】 前記ＣＶＤ法を用いて形成された膜が、
プラズマ酸化膜とプラズマ窒化膜のいずれか１つである
ことを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記酸化処理が、純水中において前記金
属配線に正の直流電圧を印加することにより行われたこ
とを特徴とする請求項１、２のいずれか１つに記載の半
導体装置。 - 【請求項５】 前記酸化処理が、減圧したアルゴンガス
に高周波電力を印加することにより発生したプラズマ中
において水蒸気を導入し、かつ前記金属配線に正の直流
電圧を印加することにより行なわれたことを特徴とする
請求項１、２のいずれか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8292669A JPH10144686A (ja) | 1996-11-05 | 1996-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8292669A JPH10144686A (ja) | 1996-11-05 | 1996-11-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144686A true JPH10144686A (ja) | 1998-05-29 |
Family
ID=17784775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8292669A Withdrawn JPH10144686A (ja) | 1996-11-05 | 1996-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144686A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088443A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPWO2023281674A1 (ja) * | 2021-07-07 | 2023-01-12 |
-
1996
- 1996-11-05 JP JP8292669A patent/JPH10144686A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088443A (ja) * | 2007-10-03 | 2009-04-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPWO2023281674A1 (ja) * | 2021-07-07 | 2023-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| KR19980087544A (ko) | 금속-절연체-금속 커패시터를 갖는 반도체장치 및 그 제조방법 | |
| KR100661036B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6849959B2 (en) | Method of fabricating semiconductor device | |
| TW200421593A (en) | Method for production of an integrated circuit arrangement, in particular with a capacitor arrangement, as well as an integrated circuit arrangement | |
| US6210979B1 (en) | Method for fabricating ferroelectric capacitor improving adhesive strength between upper electrode and capping layer without polymer in FRAM device | |
| JP4546962B2 (ja) | 基板上に多機能誘電体層を形成する方法 | |
| JPH11354720A (ja) | 半導体デバイス内にコンデンサを形成する方法 | |
| JPH10144686A (ja) | 半導体装置 | |
| JP2004207327A (ja) | 半導体装置およびその製造方法 | |
| KR100376268B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6815222B2 (en) | Method for protecting capacitive elements during production of a semiconductor device | |
| JP4894843B2 (ja) | 半導体装置及びその製造方法 | |
| KR100546291B1 (ko) | 커패시터의 전극 제조 방법 | |
| JPH04127454A (ja) | 半導体装置 | |
| KR100827521B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006005227A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100609537B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000260956A (ja) | 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法 | |
| KR100645930B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JPH11340227A (ja) | 半導体装置及びその製造方法 | |
| JPS641056B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |