JPH10145027A - 電子回路パッケージおよびプリント配線板並びに実装方法 - Google Patents

電子回路パッケージおよびプリント配線板並びに実装方法

Info

Publication number
JPH10145027A
JPH10145027A JP30455496A JP30455496A JPH10145027A JP H10145027 A JPH10145027 A JP H10145027A JP 30455496 A JP30455496 A JP 30455496A JP 30455496 A JP30455496 A JP 30455496A JP H10145027 A JPH10145027 A JP H10145027A
Authority
JP
Japan
Prior art keywords
package
solder
printed wiring
wiring board
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30455496A
Other languages
English (en)
Inventor
Nana Nakajima
奈々 中島
Kenichiro Tsubone
健一郎 坪根
Yasuhide Kuroda
康秀 黒田
Makoto Totani
眞 戸谷
Satoru Yamada
悟 山田
Masaki Ono
正樹 大野
Juichi Izumi
重一 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30455496A priority Critical patent/JPH10145027A/ja
Publication of JPH10145027A publication Critical patent/JPH10145027A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistors by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 電子回路パッケージおよびプリント配線板、
並びに電子回路パッケージをプリント配線板に実装する
方法に関し、電気的接続の信頼性を向上させることを課
題とする。 【解決手段】 表面実装部品1を収納する収納部2の底
面に、電極部3,4を互いに分ける位置に凹部5を設け
る。また、パッケージ6の裏面の接地用導体7に半田プ
リコートし、そのパッケージ6を、半田融点以上に加熱
された、半田と親和性のない平面板8に、パッケージ6
の裏面側を対向させて載置するとともに、パッケージ6
を平面板8に押しつける。その後、パッケージ6を平面
板8に押しつけたまま、平面板8の温度を半田融点より
も低い温度に低下させる。こうして得られたパッケージ
6をプリント配線板へ実装する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子回路パッケー
ジおよびプリント配線板、並びに実装方法に関し、特
に、QFPタイプのパッケージ構成を備えるとともに、
内部回路と接続された接地用導体を裏面に備えた電子回
路パッケージ、およびこの電子回路パッケージが実装さ
れるプリント配線板、並びに電子回路パッケージのプリ
ント配線板に対する実装方法に関する。
【0002】近年、伝送容量の増大に伴い、光通信シス
テムの伝送速度も増大してきている。そのため、数Gb
/sの動作周波数で動作する高速通信用モジュールが実
用化され、そうした高速通信用モジュールでは、小型化
や低コスト化が求められている。
【0003】こうした要求に応えたものとして、ベアチ
ップLSIやチップ部品が同一パッケージ内に搭載され
た複合モジュール、例えば、光/電気変換高速光モジュ
ール等が開発されている。
【0004】
【従来の技術】従来、複合モジュールにおいては、高周
波領域での伝送特性の劣化を防止する目的から、図21
に示すように、パッケージ100として積層セラミック
基板101を用い、その積層セラミック基板101にお
いて、信号ストリップライン(図示せず)を上下2層の
接地導体パターン(図示せず)で挟むように構成すると
ともに、その積層セラミック基板101に凹部102を
設けて、その凹部102にLSIやチップ部品103を
搭載するようにしている。
【0005】また、このパッケージ100は、図22
(A)に示すように、QFP(Quad Flat Package)タイ
プのパッケージ構造を備え、プリント配線板104に実
装されるように構成されている。パッケージ100の裏
面には面状のグランドパターン105が形成され、パッ
ケージ100内部の回路と多数のビア(図示せず)を介
して接続されている。このパッケージ100がプリント
配線板104に実装される際に、パッケージ100の裏
面のグランドパターン105をプリント配線板104の
面状のグランドパターン107に全面接合することによ
って、パッケージ100内の回路の各点の接地電位を一
定に保持でき、これにより高周波領域での伝送特性の劣
化の防止が可能となる。
【0006】
【発明が解決しようとする課題】しかし、図21に示す
凹部102の大きさは、信号ストリップラインを接地導
体パターンでできるだけ覆い、露出を避けたいために、
チップ部品103に比較して僅かに大きくなっているだ
けである。チップ部品103は、積層セラミック基板1
01の導体パターンに、導電性のAgエポキシ接着剤1
08等によって接続されるが、その接続の導通検査を行
いたくとも、凹部102が狭いため、それが非常に困難
であった。
【0007】また、チップ部品103と凹部102の底
面との隙間が小さいので、ブリードアウト現象により、
Agエポキシ接着剤108が、本来接続してはならない
端子どうしをブリッジしてしまうという問題もあった。
【0008】パッケージ100の裏面のグランドパター
ン105をプリント配線板104のグランドパターン1
07に全面接合するには、リフロー半田付けが行われる
が、その際に、接合面が広いために、半田の中にボイド
(気泡)が発生してしまったり、熱がグランドパターン
105,107の中心へ届かず、接合不良を起こしてし
まうという問題もあった。こうなった場合の有効な修正
方法もなかった。
【0009】また、図22(A)に示すように、パッケ
ージ100の裏面のグランドパターン105をプリント
配線板104のグランドパターン107に半田109に
より全面接合するために、そこに使用される半田109
の量が多く、そのために、半田109の表面張力により
接合部分に半田の偏りが生じてしまうことがある。
【0010】さらに、セラミックで構成されたパッケー
ジ100では、焼結加工時の収縮量のばらつきにより、
パッケージ100の裏面のグランドパターン105の下
面とリード110の下面とが本来同一面になれけばなら
ないにも拘らず、それらの面の間に段差が生じ易い。パ
ッケージ100の裏面のグランドパターン105の下面
が、リード110の下面よりも低くなった場合を、図2
2(B)に示し、また、リード110の下面が、パッケ
ージ100の裏面のグランドパターン105の下面より
も低くなった場合を、図22(C)に示す。こうした場
合には、所謂リード浮きとなってリード110の接合不
良となってしまったり、パッケージ100の裏面のグラ
ンドパターン105とプリント配線板104のグランド
パターン107との接合不良となってしまう恐れがあっ
た。
【0011】こうしたことを避けるために、焼結加工後
に、パッケージ100の裏面の研磨を行って面合わせを
したり、リード110の形状変更を行って面合わせをし
たりする工程を加える必要があり、これはパッケージ1
00のコストを大幅に高くしてしまうという問題があっ
た。
【0012】なお、汎用のメタルパッケージでは、パッ
ケージ裏面がプリント配線板の表面から浮く構造に設計
されており、パッケージ裏面をプリント配線板に接合し
ようとすると、構造変更等が必要となり、パッケージの
コストが高くなるという同じ問題をかかえていた。
【0013】本発明はこのような点に鑑みてなされたも
のであり、電気的接続の信頼性を向上させた電子回路パ
ッケージおよびプリント配線板を提供するとともに、電
気的接続の信頼性を向上させた電子回路パッケージのプ
リント配線板への実装方法を提供することを目的とす
る。
【0014】
【課題を解決するための手段】本発明では上記目的を達
成するために、図1に示すように、表面実装部品1を収
納する収納部2と、収納部2の底面に設けられた少なく
とも2つの電極部3,4と、収納部2の底面に、少なく
とも2つの電極部3,4を互いに分ける位置に設けられ
た凹部5とを有することを特徴とする電子回路パッケー
ジ6が提供される。
【0015】以上のような構成において、表面実装部品
1の各電極と収納部2の2つの電極部3,4とが導電性
接着剤等によりそれぞれ接合されたときやその後に、そ
の導電性接着剤等が電極部3と電極部4との間に流れ出
たとしても、凹部5に流れ込むので、電極部3と電極部
4とをブリッジしてしまうことがない。
【0016】これにより、表面実装部品1をパッケージ
6の収納部2へ実装した際の電気的接続の信頼性が向上
する。また、図1に示すように、パッケージ6は、QF
Pタイプのパッケージ構成を備えるとともに、内部回路
と接続された接地用導体7を裏面に備え、このパッケー
ジ6をプリント配線板(図示せず)へ実装する方法とし
て、パッケージ6の裏面の接地用導体7に半田プリコー
トする第1の工程と、接地用導体7に半田プリコートさ
れたパッケージ6を、半田融点以上に加熱された、半田
と親和性のない平面板8に、パッケージ6の裏面側を対
向させて載置するとともに、パッケージ6を平面板8に
押しつける第2の工程と、第2の工程の後、パッケージ
6を平面板8に押しつけたまま、平面板8の温度を半田
融点よりも低い温度に低下させる第3の工程と、第3の
工程を経たパッケージ6をプリント配線板へ実装する第
4の工程と、から成ることを特徴とする電子回路パッケ
ージ実装方法が提供される。
【0017】この方法により、パッケージ6に設けられ
た各リードの下面と、パッケージ6の裏面の接地用導体
7に設けられた半田9の下面とが同一面になる。したが
って、パッケージ6をプリント配線板へ実装したとき
に、各リードおよび接地用導体7がプリント配線板の各
所定パターンに確実に半田付けされることになり、パッ
ケージ6をプリント配線板へ実装した際の電気的接続の
信頼性が向上する。
【0018】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。まず、第1の実施の形態の原理
構成を、図1を参照して説明する。第1の実施の形態
は、表面実装部品1を収納する収納部2と、収納部2の
底面に設けられた少なくとも2つの電極部3,4と、収
納部2の底面に、少なくとも2つの電極部3,4を互い
に分ける位置に設けられた凹部5とから構成される。
【0019】こうした構成において、表面実装部品1の
各電極と収納部2の2つの電極部3,4とが導電性接着
剤等によりそれぞれ接合されたときやその後に、その導
電性接着剤等が電極部3と電極部4との間に流れ出たと
しても、凹部5に流れ込むので、電極部3と電極部4と
をブリッジしてしまうことがない。
【0020】これにより、表面実装部品1をパッケージ
6の収納部2へ実装した際の電気的接続の信頼性が向上
する。つぎに、第1の実施の形態を図2〜図6を参照し
て詳述する。
【0021】図2は、第1の実施の形態に係る電子回路
パッケージを含む光/電気変換高速光モジュールの構成
を示すブロック図である。図中、光ファイバ(図示せ
ず)で伝送された微弱な光信号は、受光素子11で受信
され、電気信号に変換される。つぎに、リミッタ増幅器
(AGC増幅器)12により識別可能な信号振幅まで増
幅される。一方、リミッタ増幅器12から送られたデー
タ信号から、タイミング抽出部13がクロック成分を抽
出し、SAWフィルタで構成されるタイミングフィルタ
14がクロック信号を再生する。再生されたクロック信
号は、リミッタ増幅器15で所要のクロック振幅に増幅
される。識別器16は、リミッタ増幅器12から送られ
たデータ信号を、リミッタ増幅器15から送られたクロ
ック信号で打ち抜き、データ信号の値「1」,「0」を
識別する。
【0022】リミッタ増幅器12、タイミング抽出部1
3、リミッタ増幅器15、および識別器16は、LSI
17に組み込まれ、LSI17とタイミングフィルタ1
4とが複合モジュール18を構成する。
【0023】図3は、複合モジュール18のパッケージ
および封止用リッドを示す斜視図である。複合モジュー
ル18は、前述のLSI17、タイミングフィルタ14
等の電気部品をパッケージ19に搭載した上で、封止用
リッド20で封止することによって作成されたものであ
る。パッケージ19は積層セラミック基板で構成され、
LSI17を収容する収容部19a、タイミングフィル
タ14を収容する収容部19b、その他のチップ部品
(抵抗、コンデンサ等)を収容する収容部等を有し、ま
た、信号入出力用のガルウィング型リード19cを有し
ている。
【0024】図4は、パッケージ19の裏面を示す斜視
図である。パッケージ19には、受光素子11を除く光
/電気変換高速光モジュールの全ての構成を集積してい
る。そのため、回路の接地が十分でないと、外部からの
入力信号に対して共通の電位が存在せず、信号漏話や雑
音が増大したり、入力反射特性が劣化する等の悪影響が
発生する。そうしたことを回避するために、パッケージ
19の裏面に面状の接地用導体19dを設けるように
し、この接地用導体19dをパッケージ19の内部回路
の接地部分と多数のビア(図5に図示)で接続するよう
にする。そして、この接地用導体19dを、パッケージ
19の実装されるべきプリント配線板に設けられた面状
の接地用パターンと全面において半田接合するようにす
る。
【0025】図5は、パッケージ19の側断面図であ
る。パッケージ19の裏面に設けられた接地用導体19
dは、LSI17の接地回路部分と複数のビア17aを
介して接続される。図5には図示されないが、タイミン
グフィルタ14の接地回路部分も同様に接地用導体19
dにビアを介して接続される。またチップ部品21の接
地回路部分も複数のビア21aを介して接地用導体19
dに接続される。さらに、パッケージ19の内部に設け
られた接地用の導体パターン19eもビア17a,21
a等を介して接地用導体19dに接続される。
【0026】図6は、こうしたパッケージ19にチップ
部品21を搭載した状態を示す拡大側断面図である。パ
ッケージ19にはチップ部品21を収納するための収納
部21bが設けられ、収納部21bの底面には2つの電
極部21c,21dが設けられる。さらに収納部21b
の底面には、2つの電極部21c,21dを互いに分け
る位置に凹部21eが設けられる。ここでは、チップ部
品21が2つの電極を有するために、収納部21bの底
面に2つの電極部21c,21dが設けられるが、チッ
プ部品21が3つ以上の電極を有している場合には、収
納部21bの底面に3つ以上の電極部を設け、それらの
電極部どうしを分けるように複数の凹部または溝状の凹
部を設けるようにしてもよい。
【0027】こうした構成において、チップ部品21の
2つの電極と収納部21bの2つの電極部21c,21
dとが、導電性接着剤であるAgエポキシ接着剤22
a,22bによりそれぞれ接合される。この接合時にA
gエポキシ接着剤22aまたはAgエポキシ接着剤22
bが、溢れることによって電極部21cと電極部21d
との間に流れ出ることがあり得る。あるいはその後のA
gエポキシ接着剤22a,22bの経時変化により導電
物質を含んだ成分液体が電極部21cと電極部21dと
の間に流れ出ることがあり得る。しかし、そうした場合
でも、Agエポキシ接着剤22aまたはAgエポキシ接
着剤22bや、導電物質を含んだ成分液体が凹部21e
に流れ込むので、電極部21cと電極部21dとが電気
的に接続してしまうことが十分避けられる。
【0028】これにより、チップ部品21をパッケージ
19の収納部21bへ実装した際の電気的接続の信頼性
が向上する。なお、本実施の形態ではパッケージ19の
収納部21bへチップ部品21を実装するようにしてい
るが、収納部21bへはチップ部品21だけでなく、表
面実装部品一般を収納することが可能である。
【0029】つぎに第2の実施の形態を説明する。第2
の実施の形態の構成は、図2〜図5に示した第1の実施
の形態の構成と同じであるが、図6に示した第1の実施
の形態の構成とは異なっている。そこで、第1の実施の
形態の構成と同じ部分には第1の実施の形態の構成の参
照符号や説明を流用して説明を省略し、異なる部分だけ
を説明するようにする。
【0030】図7は、第2の実施の形態に係るパッケー
ジ19にチップ部品21を搭載した状態を示す拡大側断
面図である。第2の実施の形態では、パッケージ19の
上面に導電箔からなる2つのランド23a,23bを設
ける。収納部21bの底面には2つの電極部21c,2
1dが設けられるが、これらは、積層セラミック基板か
ら成るパッケージ19の内層パターンの一部となってお
り、ビア24が、こうした内層パターンを介して電極部
21cをランド23aに接続し、ビア25が、内層パタ
ーンを介して電極部21dをランド23bに接続してい
る。
【0031】こうした構成において、チップ部品21を
パッケージ19の収納部21bへ実装した際、ランド2
3a,23bに外部から測定器等を接触させて、ランド
23aとランド23bとの間の導通検査を行う。これに
より、チップ部品21の各電極が電極部21c,21d
にそれぞれ確実に接続されているか、または電極部21
cと電極部21dとの間にブリッジが発生していないか
を、収納部21bが狭くとも、容易に検査することが可
能となる。
【0032】なお、第2の実施の形態では、チップ部品
21が2つの電極を有するために、2つのランド23
a,23bが設けられているが、チップ部品21が3つ
以上の電極を有している場合には、3つ以上のランドを
設けるようにしてもよい。
【0033】さらになお、本実施の形態ではパッケージ
19の収納部21bへチップ部品21を実装している
が、チップ部品21だけでなく、表面実装部品一般に対
して本発明は適用し得るものである。
【0034】つぎに第3の実施の形態を説明する。第3
の実施の形態の構成は、図2〜図5に示した第1の実施
の形態の構成と同じであるが、図6に示した第1の実施
の形態の構成とは異なっている。そこで、第1の実施の
形態の構成と同じ部分には第1の実施の形態の構成の参
照符号や説明を流用して説明を省略し、異なる部分だけ
を説明するようにする。
【0035】図8は、第3の実施の形態に係るパッケー
ジ19にチップ部品21を搭載した状態を示す拡大平面
図である。第3の実施の形態では、チップ部品21を収
納するパッケージ19の収納部27の形状が楕円形をな
している。チップ部品21の2つの電極の付近では狭
く、これらの電極以外の部分では広くなっている。
【0036】チップ部品21を収納部27へ収納する際
に、チップ部品21を治具で、電極から離れた胴体部分
で摘み、収納部27へ装着するので、そうした治具の占
める空間を収納部27に用意する必要がある。それとと
もに、電極の付近では、信号用ストリップラインを、パ
ッケージ19に設けられた上下の接地用導体パターンか
ら出来るだけ露出させたくない。そうした事情から、収
納部27の形状が楕円形となっている。
【0037】このように収納部27の形状を形成するこ
とにより、チップ部品21を収納部27へ実装し易くな
るとともに、雑音等の混入が防止される。なお、収納部
27の形状は必ずしも楕円形となっている必要はない
が、少なくとも、チップ部品21の2つの電極の付近で
は狭く、これらの電極以外の部分では広くなっている必
要がある。
【0038】つぎに第4の実施の形態を説明する。先
ず、第4の実施の形態の原理構成では、図1に示すよう
に、パッケージ6に、QFPタイプのパッケージ構成を
備えるとともに、内部回路と接続された接地用導体7を
裏面に備える。そして、このパッケージ6をプリント配
線板(図示せず)へ実装する方法として、パッケージ6
の裏面の接地用導体7に半田プリコートする第1の工程
と、接地用導体7に半田プリコートされたパッケージ6
を、半田融点以上に加熱された、半田と親和性のない平
面板8に、パッケージ6の裏面側を対向させて載置する
とともに、パッケージ6を平面板8に押しつける第2の
工程と、第2の工程の後、パッケージ6を平面板8に押
しつけたまま、平面板8の温度を半田融点よりも低い温
度に低下させる第3の工程と、第3の工程を経たパッケ
ージ6をプリント配線板へ実装する第4の工程とから成
ることを特徴とする電子回路パッケージ実装方法が提供
される。
【0039】この方法により、パッケージ6に設けられ
た各リードの下面と、パッケージ6の裏面の接地用導体
7に設けられた半田9の下面とが同一面になる。したが
って、パッケージ6をプリント配線板へ実装したとき
に、各リードおよび接地用導体7がプリント配線板の各
所定パターンに確実に半田付けされることになり、パッ
ケージ6をプリント配線板へ実装した際の電気的接続の
信頼性が向上する。
【0040】以下、第4の実施の形態を詳しく説明す
る。第4の実施の形態の構成は、図2〜図5に示した第
1の実施の形態の構成と同じである。そこで、第1の実
施の形態の構成と同じ部分には第1の実施の形態の構成
の参照符号や説明を流用して説明を省略し、異なる部分
だけを説明するようにする。
【0041】図9の各図は、第4の実施の形態に係るパ
ッケージ19の側断面を示す図である。各図(A)〜
(D)は、パッケージ19をプリント配線板へ実装する
前にパッケージ19に対して施す加工処理工程を順に示
している。
【0042】第4の実施の形態では、パッケージ19の
裏面の接地用導体19dおよびリード19cをプリント
配線板(図示せず)に確実に半田づけするために、パッ
ケージ19をプリント配線板(図示せず)へ実装する前
にパッケージ19に対して施す加工処理工程に特徴があ
る。すなわち、まず図9(A)に示すように、パッケー
ジ19の裏面の接地用導体19dに半田29をプリコー
トする。この半田29の厚みは、半田29の下面の位置
が、リード19cの下面の位置よりも低くなるように、
つまり、図9(A)に示す隙間量G1が正の値になるよ
うに設定される。
【0043】一般に、積層セラミックパッケージは、パ
ッケージ製造時のセラミック収縮に起因してパッケージ
の厚さがばらつき、また、ガルウィングリード自体にも
大きさのばらつきがある。したがって、パッケージ19
の裏面の接地用導体19dの下面位置と、リード19c
の下面の位置とを同一面になるように設計しても、両者
の間には、例えば最大で±300μmの段差が生じる可
能性がある。そのため、リード19cの下面の位置を、
パッケージ19の裏面の接地用導体19dの下面位置よ
りも300μm下になるように予め設計するとともに、
半田29の厚みを600μm以上に設定する。なお、こ
うした厚みのある半田29を接地用導体19dにプリコ
ートするには、ペースト半田をマスクを用いてスクリー
ン印刷してもよいし、半田ペレットをフラックスを用い
て付着させるようにしてもよいし、半田を蒸着させるよ
うにしてもよいし、メッキによって半田を付着させるよ
うにしてもよい。
【0044】つぎに図9(B)に示すように、パッケー
ジ19を、半田融点以上の温度に加熱した平面板30
に、パッケージ19の裏面側を対向させて載置するとと
もに、パッケージ19を平面板30に押しつける。最
初、リード19cの下面は平面板30の上面位置よりも
浮き上がっている。そして、パッケージ19の自重だけ
では半田の表面張力に負けてしまい、リード浮きが発生
するので、パッケージ19上面から荷重をかける。平面
板30は、半田と親和性のない素材、例えばガラスやセ
ラミックで構成された板である。
【0045】これによって、図9(C)に示すように、
リード19cの下面が平面板30の上面と同一平面にな
る。その後、パッケージ19を平面板30に押しつけた
まま、平面板30を冷却する。
【0046】なお、初めから平面板30を加熱しておく
のではなく、平面板30にパッケージ19を載置した後
に、平面板30を半田融点以上の温度に加熱するように
してもよい。
【0047】かくして、図9(D)で示すように、半田
29の下面とリード19cの下面が同一平面に位置した
パッケージ19が出来上がる。こうしたパッケージ19
をプリント配線板へ実装するようにすれば、パッケージ
19の裏面の接地用導体19dおよびリード19cがプ
リント配線板の各所定パターンに確実に半田づけされる
ことになり、電気的接続の信頼性の向上を実現できる。
【0048】つぎに第5の実施の形態を説明する。第5
の実施の形態の構成は、第4の実施の形態の構成と基本
的は同じであるが、パッケージ19のリードの形状がガ
ルウィング型ではなく、フラット型である点で、第4の
実施の形態の構成と異なっている。第5の実施の形態の
説明では、第4の実施の形態の構成と同じ部分には同一
の参照符号を付して、その説明を省略し、異なる部分だ
けを説明するようにする。
【0049】図10の各図は、第5の実施の形態に係る
パッケージ19の側断面を示す図である。各図(A)〜
(D)は、パッケージ19をプリント配線板へ実装する
前にパッケージ19に対して施す加工処理工程を順に示
している。
【0050】第5の実施の形態では、パッケージ19に
フラット型のリード32が設けられている。パッケージ
19はQFPタイプのパッケージ構成であるので、リー
ド32はパッケージ19から4方向へ多数突出するよう
に設けられる。こうしたフラット型のリード32の場合
には、本来、パッケージ19の裏面の接地用導体19d
の下面と、リード32の下面との距離が所定の一定値と
なることが求められるが、第4の実施の形態で説明した
場合と同じように、ばらつきが発生する。そのため、第
4の実施の形態と同じように、パッケージ19をプリン
ト配線板(図示せず)へ実装する前にパッケージ19に
対して加工処理を施す。
【0051】すなわち、まず図10(A)に示すよう
に、パッケージ19の裏面の接地用導体19dに半田3
3をプリコートする。この半田33の厚みは、半田33
の下面の位置が、リード32の下面の位置から上記の所
定の一定値〔後述の図10(D)の距離G2に相当〕だ
け離れた下の位置よりも低くなるように設定される。
【0052】つぎに図10(B)に示すように、パッケ
ージ19を平面板34に、パッケージ19の裏面側を対
向させて載置する。平面板34は、上記の所定の一定値
〔後述の図10(D)の距離G2に相当〕の段差を有し
た2段の平面から構成される。この載置された状態で
は、リード32の下面は平面板34の上段の平面位置よ
りも浮き上がっている。平面板34は、半田と親和性の
ない素材、例えばガラスやセラミックで構成された板で
ある。
【0053】図10(C)では、平面板34を半田融点
以上の温度に加熱する。これによって半田33が溶融し
てリード32下面が平面板30の上段の平面に接触す
る。半田33が溶融した際に、パッケージ19自体の重
みで半田33の厚みが減少しない場合には加重するよう
にする。その後、平面板34を冷却する。加重している
場合は、加重したまま冷却する。
【0054】かくして、図10(D)で示すように、半
田33の下面とリード32の下面との距離が上記の所定
の一定値、つまり距離G2になったパッケージ19が出
来上がる。距離G2は、その後にパッケージ19が実装
されるプリント配線板に設定されている値である。こう
したパッケージ19をプリント配線板へ実装するように
すれば、パッケージ19の裏面の接地用導体19dおよ
びリード32がプリント配線板の各所定パターンに確実
に半田付けされることになり、電気的接続の信頼性の向
上を実現できる。
【0055】つぎに第6の実施の形態を説明する。第6
の実施の形態の構成は、図2〜図5に示した第1の実施
の形態の構成と同じである。そこで、第1の実施の形態
の構成と同じ部分には第1の実施の形態の構成の参照符
号や説明を流用して説明を省略し、異なる部分だけを説
明するようにする。
【0056】図11の各図は、第6の実施の形態に係る
パッケージ19の側面を示す図である。各図(A)〜
(D)は、パッケージ19をプリント配線板へ実装する
前にパッケージ19に対して施す加工処理工程を順に示
している。
【0057】第6の実施の形態では、パッケージ19の
リード19cの下面の位置が各リード毎にばらついてい
る場合に〔図11(A)に図示〕それらを同一平面に位
置するように調整する加工処理方法を提供する。
【0058】すなわち、図11(B)に示すように、平
面板36にペースト半田37を塗布する。この塗布は、
パッケージ19のリード19cのそれぞれが、後に平面
板36に載置される位置に行う。ペースト半田37の塗
布される厚みは、リード19cの下面の位置のばらつき
幅以上に設定する。塗布の方法は、スクリーン印刷やデ
ィップ供給による。平面板36は、半田と親和性のない
素材、例えばガラスやセラミックで構成された板であ
る。その塗布の後、パッケージ19を平面板36に、パ
ッケージ19の裏面側を対向させて載置する。この際、
パッケージ19を平面板36に押しつけることにより、
リード19cのそれぞれの下面がペースト半田37の中
にめり込む。
【0059】こうした状態で、図11(C)に示すよう
に、平面板36を半田融点以上の温度に加熱する。これ
によって半田ペースト37が溶融して半田38となる。
パッケージ19を平面板36に押しつけておくとよい。
その後、平面板36を冷却する。
【0060】かくして、図11(D)で示すように、リ
ード19cのそれぞれに付着した半田38の下面が同一
面となり、リード19cの下面の位置のばらつきが吸収
されたパッケージ19が出来上がる。こうしたパッケー
ジ19をプリント配線板へ実装するようにすれば、パッ
ケージ19のリード19cのそれぞれがプリント配線板
の各所定ランドに確実に半田付けされることになり、電
気的接続の信頼性の向上を実現できる。
【0061】なお、この実施の形態において、パッケー
ジ19の裏面の接地用導体19dが位置することになる
平面板36の部分にもペースト半田37を塗布するよう
にしてもよい。
【0062】つぎに第7の実施の形態を説明する。第7
の実施の形態は、第4の実施の形態と第6の実施の形態
とを組み合わせたものである。
【0063】第7の実施の形態の構成は、第4および第
6の実施の形態の各構成と基本的に同じであるので、同
一構成部分には同一の参照符号を付してその説明を省略
する。
【0064】図12の各図は、それらの左半分で第7の
実施の形態に係るパッケージ19の側面を示し、右半分
で側断面を示している。各図(A)〜(D)は、パッケ
ージ19をプリント配線板へ実装する前にパッケージ1
9に対して施す加工処理工程を順に示している。
【0065】すなわち、まず図12(A)に示すよう
に、パッケージ19の裏面の接地用導体19dに半田2
9をプリコートする。この半田29の厚みは、半田29
の下面の位置が、リード19cの下面の位置よりも低く
なるように設定される。
【0066】つぎに図12(B)に示すように、平面板
30にペースト半田37を塗布する。この塗布は、パッ
ケージ19のリード19cのそれぞれが、後に平面板3
0へ載置される位置に行う。ペースト半田37の塗布さ
れる厚みは、リード19cの下面の位置のばらつき幅以
上に設定する。平面板30は、半田と親和性のない素
材、例えばガラスやセラミックで構成された板である。
その塗布の後、パッケージ19を平面板30に、パッケ
ージ19の裏面側を対向させて載置する。
【0067】こうした状態で、図12(C)に示すよう
に、平面板30を半田融点以上の温度に加熱する。これ
によって、半田29が溶融してリード19cの下面が平
面板30の上面と同一平面になるとともに、半田ペース
ト37が溶融して半田38となる。半田29が溶融した
際に、パッケージ19自体の重みで半田29の厚みが減
少しない場合には加重するようにする。その後、平面板
30を冷却する。加重している場合は加重したまま冷却
する。
【0068】かくして、図12(D)で示すように、半
田29の下面とリード19cの下面とが同一平面に位置
するとともに、リード19cの下面の位置のばらつきが
吸収されたパッケージ19が出来上がる。こうしたパッ
ケージ19をプリント配線板へ実装するようにすれば、
パッケージ19の裏面の接地用導体19dおよびリード
19cのそれぞれがプリント配線板の各所定位置に確実
に半田付けされることになり、電気的接続の信頼性の向
上を実現できる。
【0069】つぎに第8の実施の形態を説明する。第8
の実施の形態の構成は、図2〜図5に示した第1の実施
の形態の構成と同じである。そこで、第1の実施の形態
の構成と同じ部分には第1の実施の形態の構成の参照符
号や説明を流用して説明を省略し、異なる部分だけを説
明するようにする。
【0070】図13は、第8の実施の形態に係るパッケ
ージ19およびプリント配線板40の側断面を示す図で
ある。第8の実施の形態では、パッケージ19のプリン
ト配線板40への実装方法に特徴がある。すなわち、プ
リント配線板40には、フットプリント40aとランド
40bとが設けられる。フットプリント40aには、パ
ッケージ19のリード19cが接合される。ランド40
bには、パッケージ19の裏面の接地用導体19dが接
合される。フットプリント40aは多数の導体膜から成
り、ランド40bも本実施の形態では多数の導体膜から
成るが、ランド40bは単一の導体膜から成っていても
よい。
【0071】ここで、パッケージ19をプリント配線板
40へ半田付けする場合、まず、パッケージ19の裏面
の接地用導体19dに半田プリコートまたは半田ペース
トの塗布を行う。また、パッケージ19のリード19c
が位置すべきプリント配線板40のフットプリントに半
田ペーストの塗布を行う。ただし、接地用導体19dに
プリコートされた半田、または塗布された半田ペースト
の半田の融点を、フットプリントに塗布された半田ペー
ストの半田の融点よりも低く設定する。そして、こうし
たパッケージ19をプリント配線板40へ実装して加熱
する。加熱温度は、リード19cに塗布された半田ペー
ストの半田の融点に設定する。
【0072】通常、こうした加熱時に、パッケージ19
とプリント配線板40との間には熱が伝達されづらく、
接地用導体19dとプリント配線板40のランド40b
との間の中心部へは、なかなか熱が届かない。そのた
め、ここでの接合不良が発生し易い。ところが、本実施
の形態のように接地用導体19dとランド40bとの間
に使用する半田の融点を低くしておけば、他の部分と同
時に半田が溶融し、接合不良を防止できる。
【0073】つぎに第9の実施の形態を説明する。第9
の実施の形態の構成は、図2〜図5に示した第1の実施
の形態の構成と同じである。そこで、第1の実施の形態
の構成と同じ部分には第1の実施の形態の構成の参照符
号や説明を流用して説明を省略し、異なる部分だけを説
明するようにする。
【0074】図14(A)は、第9の実施の形態に係る
パッケージ19を裏面から見た平面図であり、図14
(B)は、第9の実施の形態に係るプリント配線板42
を上面から見た平面図である。
【0075】第9の実施の形態では、パッケージ19の
裏面に、分割された接地用導体43を設ける。接地用導
体43の各分割部は、パッケージ19の内部回路の接地
部とそれぞれ接続されている。
【0076】一方、プリント配線板42には、パッケー
ジ19のリード19cが接合されるフットプリント42
aと、パッケージ19の裏面の接地用導体43が接合さ
れるランド42bとが設けられる。フットプリント42
aは多数の導体膜から成り、ランド42bは単一の導体
膜から成る。
【0077】そして、パッケージ19をプリント配線板
42に、接地用導体43がランド42bに対向し、リー
ド19cがフットプリント42aに対向するように半田
付けする。この半田付けの際に、接地用導体43が多数
に分割されているので、接地用導体43が単一の導体板
である場合に発生し易い半田の偏りが防止される。
【0078】なお、上記の実施の形態では、接地用導体
43が多数に分割されているが、これに代わって、接地
用導体43を単一の導体板で構成し、その導体板に、半
田の付着を防ぐ材料をスクリーン印刷により線状に塗布
して導体板を複数のブロックに分割するようにしてもよ
い。この塗布された線により半田が遮られて半田の偏り
を防止できる。半田の付着を防ぐ材料としては、エポキ
シ等の樹脂や、シリコン、レジスト等がある。
【0079】つぎに第10の実施の形態を説明する。第
10の実施の形態の構成は、基本的に第9の実施の形態
の構成と同じである。そこで、第9の実施の形態の構成
と同じ部分には同一の参照符号を付してその説明を省略
し、異なる部分だけを説明する。
【0080】図15(A)は、第10の実施の形態に係
るパッケージ19を裏面から見た平面図であり、図15
(B)は、第10の実施の形態に係るプリント配線板4
2を上面から見た平面図である。
【0081】第10の実施の形態では、パッケージ19
の裏面に、単一の導体板からなる接地用導体19dを設
ける。接地用導体19dは、パッケージ19の内部回路
の接地部と接続されている。
【0082】一方、プリント配線板42には、パッケー
ジ19のリード19cが接合されるフットプリント42
aと、パッケージ19の裏面の接地用導体19dが接合
されるランド42bとが設けられる。フットプリント4
2aは多数の導体膜から成り、ランド42bは単一の導
体膜から成る。ランド42bには、半田の付着を防ぐ付
着防止部42cをスクリーン印刷により線状に塗布して
ランド42bを複数のブロックに分割する。付着防止部
42cの材料として、エポキシ等の樹脂や、シリコン、
レジスト等のうちのいずれかを用いる。
【0083】そして、パッケージ19をプリント配線板
42に、接地用導体19dがランド42bに対向し、リ
ード19cがフットプリント42aに対向するように半
田付けする。この半田付けの際に、ランド42bが付着
防止部42cにより多数に分割されているので、ランド
42bが単一の導体板である場合に発生し易い半田の偏
りが防止される。
【0084】なお、第10の実施の形態において、ラン
ド42bを多数に分割することに加えて、接地用導体1
9dを、第9の実施の形態のように複数に分割するよう
にしてもよい。
【0085】つぎに第11の実施の形態を説明する。第
11の実施の形態の構成は、図2〜図5に示した第1の
実施の形態の構成と同じである。そこで、第1の実施の
形態の構成と同じ部分には第1の実施の形態の構成の参
照符号や説明を流用して説明を省略し、異なる部分だけ
を説明するようにする。
【0086】図16は、第11の実施の形態に係るパッ
ケージ19およびプリント配線板45の側断面を示す図
である。第11の実施の形態では、パッケージ19が実
装されるプリント配線板45の構造に特徴がある。すな
わち、プリント配線板45には、パッケージ19の接地
用導体19dが半田付けされるランド45aが設けら
れ、また、そのランド45aが設けられた面と反対の面
にランド45bが設けられ、ランド45aとランド45
bとはスルーホール45cで接続される。スルーホール
45cの内壁には導体膜が設けられ、ランド45aとラ
ンド45bとは電気的に接続状態にある。また、スルー
ホール45cの内部は、例えば直径0.4mmの中空孔
が存在し、ランド45a側およびランド45b側におい
ても中空である。ランド45bおよびスルーホール45
cは複数設けられる。
【0087】こうした構成において、パッケージ19が
プリント配線板45に半田付けされた場合、従来はパッ
ケージ19の接地用導体19dとランド45aとの間に
ボイドが発生し易かったが、本実施の形態では、ボイド
がスルーホール45cを通過してランド45b側へ逃げ
るので、接地用導体19dとランド45aとの接合が確
実に行われ得る。
【0088】なお、ランド45aは、接地をプリント配
線板45の下側で行いたい事情がある場合に有効である
が、もし不要の場合には、ランド45aと、スルーホー
ル45cの内壁に設けられた導体膜とは不要である。
【0089】つぎに第12の実施の形態を説明する。第
12の実施の形態の構成は、図2〜図5に示した第1の
実施の形態の構成と同じである。そこで、第1の実施の
形態の構成と同じ部分には第1の実施の形態の構成の参
照符号や説明を流用して説明を省略し、異なる部分だけ
を説明するようにする。
【0090】図17は、第12の実施の形態に係るパッ
ケージ19を裏面側から見た平面図である。第12の実
施の形態では、パッケージ19の裏面に設けられる接地
用導体47の形状に特徴がある。すなわち、パッケージ
19のリード19cのうちで、パッケージ19へ信号を
入力させるリード48aと、パッケージ19から信号を
出力させるリード48bとが、図17に示すような位置
関係にあった場合に、リード48aとリード48bとを
結ぶ線上に重なるように、接地用導体47が配置され
る。勿論、接地用導体47はパッケージ19の内部回路
の接地部と接続され、プリント配線板(図示せず)の接
地パターンに半田付けされる。通常、信号用のリード4
8a、48bを挟む両側の各リードは接地用となってい
る。
【0091】なお、図17では、接地用導体47を1つ
だけ図示しているが、こうした接地用導体はパッケージ
19の裏面に多数設けられるか、もっと大きな単一の導
体板とする。
【0092】このように、接地用導体47を、入力リー
ド48aと出力リード48bとを結ぶ線上に重なるよう
に配置することにより、パッケージ19の内部回路の接
地電位の安定化が図れる。
【0093】つぎに第13の実施の形態を説明する。第
13の実施の形態の構成は、図2〜図5に示した第1の
実施の形態の構成と同じである。そこで、第1の実施の
形態の構成と同じ部分には第1の実施の形態の構成の参
照符号や説明を流用して説明を省略し、異なる部分だけ
を説明するようにする。
【0094】図18は、第13の実施の形態に係るパッ
ケージ19およびプリント配線板50の側断面を示す図
である。第13の実施の形態では、パッケージ19の裏
面に設けられる接地用導体51およびプリント配線板5
0の形状に特徴がある。すなわち、パッケージ19の裏
面に設けられる接地用導体51に、直径1mmの穴51
aを複数、広範囲に設ける。一方、プリント配線板50
に、接地用導体51と対応する位置にランド50aを設
けるとともに、接地用導体51の穴51aに対応する位
置に、直径2mmのくり抜き孔50bを複数設ける。く
り抜き孔50bは、ランド50aも貫通した孔であり、
パッケージ19をプリント配線板50の所定位置に実装
した場合に、くり抜き孔50bの各々の中心に、接地用
導体51の穴51aの各々がそれぞれ見えるようにす
る。
【0095】こうした構成において、パッケージ19を
プリント配線板50の所定位置に配置して半田付けをし
たとき、正常に半田接合が行われた場合には、半田52
が、図18に示すように、接地用導体51とランド50
aとの間に充填される。したがって、目視によって、図
18に矢印で示す方向からくり抜き孔50bを覗くと、
穴51aの周辺に、特有の色を放っている半田52が確
認できることになる。くり抜き孔50bの各々において
半田52を確認できれば、パッケージ19の裏面の接地
用導体51が、プリント配線板50のランド50aに全
面において確実に接合できていると判断できる。
【0096】つぎに第14の実施の形態を説明する。第
14の実施の形態では、第13の実施の形態で接地用導
体51とランド50aとの半田接合が確実にできていな
いと判断された場合の救済方法に特徴がある。
【0097】第14の実施の形態の構成は、基本的に第
13の実施の形態の構成と同じである。そのため、第1
3の実施の形態と同じ構成部分には同じ参照番号を付し
てその説明を省略する。
【0098】図19は、第14の実施の形態に係るパッ
ケージ19およびプリント配線板50の側断面の一部を
示す拡大図である。図19(A)は、パッケージ19の
裏面の接地用導体51が、プリント配線板50のランド
50aに接合できていない状態を示している。こうした
場合、表面に半田を付着させた直径1.7mmの銅線ピ
ン53をくり抜き孔50bへ挿入し、この銅線ピン53
を加熱する。
【0099】この結果、半田52が溶融して、図19
(B)に示すように、接地用導体51とランド50aと
を接合することになる。銅線ピン53はそのまま残して
冷却する。
【0100】つぎに第15の実施の形態を説明する。第
15の実施の形態の構成は、図2〜図5に示した第1の
実施の形態の構成と同じである。そこで、第1の実施の
形態の構成と同じ部分には第1の実施の形態の構成の参
照符号や説明を流用して説明を省略し、異なる部分だけ
を説明するようにする。
【0101】図20(A)は、第15の実施の形態に係
るパッケージ19を上側から見た斜視図であり、図20
(B)は、パッケージ19を下側から見た平面図であ
る。第15の実施の形態では、パッケージ19の構成に
特徴がある。すなわち、図20(A)に示すように、パ
ッケージ19の側面の4つの角に、検査片55を設け
る。検査片55は半田と親和性のある素材によって形成
される。また、図20(B)に示すように、パッケージ
19の裏面に接地用導体56を設ける。接地用導体56
は、パッケージ19の内部回路の接地部とビアによって
接続されており、また、プリント配線板(図示せず)の
接地パターンと半田接合されるものである。接地用導体
56と検査片55とは導体膜57によって接続される。
導体膜57は、検査片55へ近づくほど幅が狭くなる形
状になっており、また、パッケージ19の内部回路の接
地部とビアによって接続されている。図20では、検査
片、接地用導体、および導体膜に対して、1組だけ参照
番号を付して、他の3組に対しては参照符号の付与を省
略している。
【0102】こうした構成において、パッケージ19の
接地用導体56に対向するプリント配線板の所定位置に
半田ペーストを少し多めに塗布しておき、そこへパッケ
ージ19の接地用導体56を載せて加熱した場合に、半
田接合が確実に行われていれば、半田が導体膜57に流
れる。導体膜57の幅が、検査片55へ近づくほど狭く
なっているので、導体膜57上を半田が流れ進むに従い
表面張力が減少し、半田が流れ易くなる。その結果、半
田が検査片55に達し、検査片55が半田に対して親和
性があるので、検査片55の表面にまで皮膜を作成す
る。検査片55は、パッケージ19がプリント配線板に
接合された状態でも、外部から見える位置に存在するの
で、この検査片55に半田の皮膜ができていることを確
認することは容易である。したがって、検査片55を監
視することにより、パッケージ19の接地用導体56が
プリント配線板に確実に接合されていることを容易に検
査できる。
【0103】なお、導体膜57および検査片55が接地
電位の不安定を招く恐れがあるので、導体膜57にビア
を設けてパッケージ19の内部回路の接地部と接続する
ようにしている。
【0104】
【発明の効果】以上説明したように本発明では、表面実
装部品を収納する収納部の底面に凹部を設ける。これに
より、表面実装部品の各電極を収納部に接続する導電性
接着剤等が流れ出たとしても、凹部に流れ込むので、電
極をブリッジしてしまうことがない。したがって、表面
実装部品をパッケージの収納部へ実装した際の電気的接
続の信頼性が向上する。
【0105】また、パッケージの裏面の接地用導体に半
田プリコートし、このパッケージを半田融点以上に加熱
された、半田と親和性のない平面板に載置する。この方
法により、パッケージに設けられた各リードの下面と、
パッケージの裏面の接地用導体に設けられた半田の下面
とが同一面になる。したがって、パッケージをプリント
配線板へ実装したときに、各リードおよび接地用導体が
プリント配線板の各所定パターンに確実に半田付けされ
ることになり、パッケージをプリント配線板へ実装した
際の電気的接続の信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】第1の実施の形態に係る電子回路パッケージを
含む光/電気変換高速光モジュールの構成を示すブロッ
ク図である。
【図3】複合モジュールのパッケージおよび封止用リッ
ドを示す斜視図である。
【図4】パッケージを裏面から見た斜視図である。
【図5】パッケージの側断面図である。
【図6】パッケージにチップ部品を搭載した状態を示す
拡大側断面図である。
【図7】第2の実施の形態に係るパッケージにチップ部
品を搭載した状態を示す拡大側断面図である。
【図8】第3の実施の形態に係るパッケージにチップ部
品を搭載した状態を示す拡大平面図である。
【図9】(A)は、プリント配線板への実装前にパッケ
ージに対して施す第4の実施の形態に係る加工処理の第
1の工程を示す図であり、(B)は、プリント配線板へ
の実装前にパッケージに対して施す第4の実施の形態に
係る加工処理の第2の工程を示す図であり、(C)は、
プリント配線板への実装前にパッケージに対して施す第
4の実施の形態に係る加工処理の第3の工程を示す図で
あり、(D)は、プリント配線板への実装前にパッケー
ジに対して施す第4の実施の形態に係る加工処理の第4
の工程を示す図である。
【図10】(A)は、プリント配線板への実装前にパッ
ケージに対して施す第5の実施の形態に係る加工処理の
第1の工程を示す図であり、(B)は、プリント配線板
への実装前にパッケージに対して施す第5の実施の形態
に係る加工処理の第2の工程を示す図であり、(C)
は、プリント配線板への実装前にパッケージに対して施
す第5の実施の形態に係る加工処理の第3の工程を示す
図であり、(D)は、プリント配線板への実装前にパッ
ケージに対して施す第5の実施の形態に係る加工処理の
第4の工程を示す図である。
【図11】(A)は、プリント配線板への実装前にパッ
ケージに対して施す第6の実施の形態に係る加工処理の
第1の工程を示す図であり、(B)は、プリント配線板
への実装前にパッケージに対して施す第6の実施の形態
に係る加工処理の第2の工程を示す図であり、(C)
は、プリント配線板への実装前にパッケージに対して施
す第6の実施の形態に係る加工処理の第3の工程を示す
図であり、(D)は、プリント配線板への実装前にパッ
ケージに対して施す第6の実施の形態に係る加工処理の
第4の工程を示す図である。
【図12】(A)は、プリント配線板への実装前にパッ
ケージに対して施す第7の実施の形態に係る加工処理の
第1の工程を示す図であり、(B)は、プリント配線板
への実装前にパッケージに対して施す第7の実施の形態
に係る加工処理の第2の工程を示す図であり、(C)
は、プリント配線板への実装前にパッケージに対して施
す第7の実施の形態に係る加工処理の第3の工程を示す
図であり、(D)は、プリント配線板への実装前にパッ
ケージに対して施す第7の実施の形態に係る加工処理の
第4の工程を示す図である。
【図13】第8の実施の形態に係るパッケージおよびプ
リント配線板の側断面を示す図である。
【図14】(A)は、第9の実施の形態に係るパッケー
ジを裏面から見た平面図であり、(B)は、第9の実施
の形態に係るプリント配線板を上面から見た平面図であ
る。
【図15】(A)は、第10の実施の形態に係るパッケ
ージを裏面から見た平面図であり、(B)は、第10の
実施の形態に係るプリント配線板を上面から見た平面図
である。
【図16】第11の実施の形態に係るパッケージおよび
プリント配線板の側断面を示す図である。
【図17】第12の実施の形態に係るパッケージを裏面
側から見た平面図である。
【図18】第13の実施の形態に係るパッケージおよび
プリント配線板の側断面を示す図である。
【図19】(A)は、第14の実施の形態に係るパッケ
ージおよびプリント配線板の側断面の一部を示す第1の
拡大図であり、(B)は、第14の実施の形態に係るパ
ッケージおよびプリント配線板の側断面の一部を示す第
2の拡大図である。
【図20】(A)は、第15の実施の形態に係るパッケ
ージを上側から見た斜視図であり、(B)は、パッケー
ジを下側から見た平面図である。
【図21】チップ部品が搭載された従来のパッケージの
側断面を示す図である。
【図22】(A)は、パッケージをプリント配線板へ実
装する際の第1の問題点を示す側断面であり、(B)
は、パッケージをプリント配線板へ実装する際の第2の
問題点を示す側断面であり、(C)は、パッケージをプ
リント配線板へ実装する際の第3の問題点を示す側断面
である。
【符号の説明】
1 表面実装部品 2 収納部 3 電極部 4 電極部 5 凹部 6 パッケージ 7 接地用導体 8 平面板 9 半田
フロントページの続き (72)発明者 黒田 康秀 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 戸谷 眞 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 山田 悟 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 大野 正樹 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 泉 重一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】 表面実装部品を搭載する電子回路パッケ
    ージにおいて、 表面実装部品を収納する収納部と、 前記収納部の底面に設けられた少なくとも2つの電極部
    と、 前記収納部の底面に、前記少なくとも2つの電極部を互
    いに分ける位置に設けられた凹部と、 を有することを特徴とする電子回路パッケージ。
  2. 【請求項2】 表面実装部品を搭載する電子回路パッケ
    ージにおいて、 積層回路基板と、 前記積層回路基板に設けられ、表面実装部品を収納する
    ための凹部と、 前記凹部の底面に設けられた少なくとも2つの電極部
    と、 前記積層回路基板の表面に設けられた少なくとも2つの
    導体ランドと、 前記少なくとも2つの電極部と前記少なくとも2つの導
    体ランドとをそれぞれ接続する少なくとも2つのビア
    と、 を有することを特徴とする電子回路パッケージ。
  3. 【請求項3】 表面実装部品を搭載する電子回路パッケ
    ージにおいて、 表面実装部品を収納する凹部からなり、当該凹部は前記
    表面実装部品の電極部付近では狭く、当該電極部以外の
    部分では広い隙間を有した収納部を有することを特徴と
    する電子回路パッケージ。
  4. 【請求項4】 QFP(Quad Flat Package)タイプのパ
    ッケージ構成を備えるとともに、内部回路と接続された
    接地用導体を裏面に備えた電子回路パッケージを、プリ
    ント配線板へ実装する方法において、 前記パッケージ裏面の接地用導体に半田プリコートする
    第1の工程と、 接地用導体に半田プリコートされたパッケージを、半田
    融点以上に加熱された、半田と親和性のない平面板に、
    前記パッケージの裏面側を対向させて載置するととも
    に、前記パッケージを前記平面板に押しつける第2の工
    程と、 前記第2の工程の後、前記パッケージを前記平面板に押
    しつけたまま、前記平面板の温度を半田融点よりも低い
    温度に低下させる第3の工程と、 前記第3の工程を経たパッケージを前記プリント配線板
    へ実装する第4の工程と、 から成ることを特徴とする電子回路パッケージ実装方
    法。
  5. 【請求項5】 QFPタイプのパッケージ構成を備える
    とともに、内部回路と接続された接地用導体を裏面に備
    えた電子回路パッケージを、プリント配線板へ実装する
    方法において、 前記パッケージ裏面の接地用導体に半田プリコートする
    第1の工程と、 接地用導体に半田プリコートされたパッケージを、半田
    と親和性のない平面板に、前記パッケージの裏面側を対
    向させて載置する第2の工程と、 前記第2の工程の後、前記平面板を半田融点以上に加熱
    するとともに、前記パッケージを前記平面板に押しつけ
    る第3の工程と、 前記第3の工程の後、前記パッケージを前記平面板に押
    しつけたまま、前記平面板の温度を半田融点よりも低い
    温度に低下させる第4の工程と、 前記第4の工程を経たパッケージを前記プリント配線板
    へ実装する第5の工程と、 から成ることを特徴とする電子回路パッケージ実装方
    法。
  6. 【請求項6】 QFPタイプのパッケージ構成を備える
    とともに、内部回路と接続された接地用導体を裏面に備
    えた電子回路パッケージを、プリント配線板へ実装する
    方法において、 半田と親和性のない平面板の所定位置にペースト半田を
    塗布する第1の工程と、 ペースト半田が塗布された平面板に前記パッケージを、
    前記所定位置に前記パッケージのリードが位置するよう
    に載置する第2の工程と、 前記平面板を半田融点以上に加熱するとともに、前記パ
    ッケージを前記平面板に押しつける第3の工程と、 前記第3の工程の後、前記パッケージを前記平面板に押
    しつけたまま、前記平面板の温度を半田融点よりも低い
    温度に低下させる第4の工程と、 前記第4の工程を経たパッケージを前記プリント配線板
    へ実装する第5の工程と、 から成ることを特徴とする電子回路パッケージ実装方
    法。
  7. 【請求項7】 前記第1の工程でのペースト半田の塗布
    は、スクリーン印刷方法またはディスペンス供給方法に
    より行われることを特徴とする請求項6記載の電子回路
    パッケージ実装方法。
  8. 【請求項8】 QFPタイプのパッケージ構成を備える
    とともに、内部回路と接続された接地用導体を裏面に備
    えた電子回路パッケージを、プリント配線板へ実装する
    方法において、 前記パッケージ裏面の接地用導体に半田プリコートする
    第1の工程と、 半田と親和性のない平面板の所定位置にペースト半田を
    塗布する第2の工程と、 ペースト半田が塗布された平面板に前記パッケージを、
    前記所定位置に前記パッケージのリードが位置するよう
    に載置する第3の工程と、 前記平面板を半田融点以上に加熱するとともに、前記パ
    ッケージを前記平面板に押しつける第4の工程と、 前記第4の工程の後、前記パッケージを前記平面板に押
    しつけたまま、前記平面板の温度を半田融点よりも低い
    温度に低下させる第5の工程と、 前記第5の工程を経たパッケージを前記プリント配線板
    へ実装する第6の工程 と、から成ることを特徴とする電子回路パッケージ実装
    方法。
  9. 【請求項9】 QFPタイプのパッケージ構成を備える
    とともに、内部回路と接続された接地用導体を裏面に備
    えた電子回路パッケージを、プリント配線板へ実装する
    方法において、 前記パッケージ裏面の接地用導体に半田プリコートまた
    は半田ペーストの塗布を行う第1の工程と、 前記パッケージのリードが位置すべき前記プリント配線
    板のフットプリント上に、前記パッケージ裏面の接地用
    導体に設けられた半田の融点と異なる融点の半田のペー
    ストを塗布する第2の工程と、 前記第1および第2の工程を経たパッケージを前記プリ
    ント配線板に載置し、加熱する第3の工程と、 から成ることを特徴とする電子回路パッケージ実装方
    法。
  10. 【請求項10】 前記パッケージのリードに設けられた
    半田の融点を、前記パッケージ裏面の接地用導体に設け
    られた半田の融点よりも高く設定するとともに、前記第
    3の工程において、前記パッケージおよび前記プリント
    配線板を、前記パッケージのリードに設けられた半田の
    融点まで加熱することを特徴とする請求項9記載の電子
    回路パッケージ実装方法。
  11. 【請求項11】 QFPタイプの電子回路パッケージに
    おいて、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部とそれぞれ接続された複数の導体部からな
    り、各導体部がプリント配線板の接地パターンに半田付
    けされる接地用導体を有することを特徴とする電子回路
    パッケージ。
  12. 【請求項12】 QFPタイプの電子回路パッケージに
    おいて、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続され、表面に半田の付着を防ぐ材料が
    線状に設けられ、プリント配線板の接地パターンに半田
    付けされる接地用導体を有することを特徴とする電子回
    路パッケージ。
  13. 【請求項13】 QFPタイプの電子回路パッケージお
    よびプリント配線板において、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続された接地用導体と、 プリント配線板に設けられ、表面に半田の付着を防ぐ材
    料が線状に設けられ、前記接地用導体に半田付けされる
    接地用パターンと、 を有することを特徴とする電子回路パッケージおよびプ
    リント配線板。
  14. 【請求項14】 前記接地用導体は、前記パッケージの
    内部回路の接地部とそれぞれ接続された複数の導体部か
    らなることを特徴とする請求項13記載の電子回路パッ
    ケージおよびプリント配線板。
  15. 【請求項15】 前記接地用導体は、表面に半田の付着
    を防ぐ材料が線状に設けられることを特徴とする請求項
    13記載の電子回路パッケージおよびプリント配線板。
  16. 【請求項16】 QFPタイプの電子回路パッケージお
    よびプリント配線板において、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続された接地用導体と、 プリント配線板に設けられ、前記接地用導体に半田付け
    される接地用パターンと、 前記プリント配線板に設けられ、前記接地用パターンの
    位置に設けられたスルーホールと、 を有することを特徴とする電子回路パッケージおよびプ
    リント配線板。
  17. 【請求項17】 前記スルーホールの内壁に設けられ、
    前記接地用パターンと接続された導体膜をさらに有する
    ことを特徴とする請求項16記載の電子回路パッケージ
    およびプリント配線板。
  18. 【請求項18】 QFPタイプの電子回路パッケージに
    おいて、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続され、信号入力部分と信号出力部分と
    を結ぶ線上に配置され、プリント配線板の接地パターン
    に半田付けされる接地用導体を有することを特徴とする
    電子回路パッケージ。
  19. 【請求項19】 QFPタイプの電子回路パッケージお
    よびプリント配線板において、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続された接地用導体と、 プリント配線板に設けられ、前記接地用導体に半田付け
    される接地用パターンと、 前記プリント配線板に設けられ、前記接地用パターンの
    位置に設けられたスルーホールと、 前記接地用導体の中で、前記接地用導体に前記接地用パ
    ターンが半田付けされたときに前記スルーホールが対向
    する位置に設けられた前記接地用導体の穴部と、 を有することを特徴とする電子回路パッケージおよびプ
    リント配線板。
  20. 【請求項20】 前記穴部は、前記スルーホールの径よ
    りも小さい径を有することを特徴とする請求項19記載
    の電子回路パッケージおよびプリント配線板。
  21. 【請求項21】 裏面に設けられ、内部回路の接地部と
    接続された接地用導体を備えたQFPタイプの電子回路
    パッケージを、接地用パターンと当該接地用パターンの
    位置に設けられたスルーホールとを備えたプリント配線
    板に実装する実装方法において、 前記パッケージを前記プリント配線板に、前記接地用導
    体が前記接地用パターンに対向するように載置して半田
    付けする第1の工程と、 前記スルーホール内を目視して前記接地用導体と前記接
    地用パターンとの半田接合状態を検査する第2の工程
    と、 前記第2の工程による検査の結果、半田接合状態が不良
    であるならば、半田と親和性のある素材からなるピン
    を、前記スルーホール内に挿入する第3の工程と、 前記スルーホール内に挿入されたピンを半田の溶融温度
    以上に加熱する第4の工程と、 から成る電子回路パッケージ実装方法。
  22. 【請求項22】 QFPタイプの電子回路パッケージお
    よびプリント配線板において、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続された接地用導体と、 プリント配線板に設けられ、前記接地用導体に半田付け
    される接地用パターンと、 前記プリント配線板に設けられ、前記接地用パターンの
    位置に設けられたスルーホールと、 前記スルーホール内に設けられ、半田と親和性のある素
    材からなるピンと、 を有することを特徴とする電子回路パッケージおよびプ
    リント配線板。
  23. 【請求項23】 QFPタイプの電子回路パッケージに
    おいて、 パッケージの裏面に設けられ、当該パッケージの内部回
    路の接地部と接続され、プリント配線板の接地パターン
    に半田付けされる接地用導体と、 前記パッケージの側面に設けられ、半田と親和性のある
    素材からなる半田検査部と、 前記パッケージの裏面に設けられ、前記接地用導体と前
    記半田検査部とを接続する、半田と親和性のある素材か
    らなる半田伝達部と、 を有することを特徴とする電子回路パッケージ。
  24. 【請求項24】 前記半田伝達部は、前記パッケージの
    裏面に設けられた導体膜であり、前記接地用導体から前
    記半田検査部へ近づく程、幅が狭くなる形状に設定され
    ていることを特徴とする請求項23記載の電子回路パッ
    ケージ。
  25. 【請求項25】 前記半田伝達部は、前記パッケージの
    裏面に設けられた導体膜であり、当該導体膜には、当該
    導体膜を前記パッケージの内部回路の接地部と接続する
    ためのビアが設けられることを特徴とする請求項23記
    載の電子回路パッケージ。
JP30455496A 1996-11-15 1996-11-15 電子回路パッケージおよびプリント配線板並びに実装方法 Withdrawn JPH10145027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30455496A JPH10145027A (ja) 1996-11-15 1996-11-15 電子回路パッケージおよびプリント配線板並びに実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30455496A JPH10145027A (ja) 1996-11-15 1996-11-15 電子回路パッケージおよびプリント配線板並びに実装方法

Publications (1)

Publication Number Publication Date
JPH10145027A true JPH10145027A (ja) 1998-05-29

Family

ID=17934397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30455496A Withdrawn JPH10145027A (ja) 1996-11-15 1996-11-15 電子回路パッケージおよびプリント配線板並びに実装方法

Country Status (1)

Country Link
JP (1) JPH10145027A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093620A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Works Ltd 電子部品の実装方法
JP2007234674A (ja) * 2006-02-27 2007-09-13 Denso Corp 電子装置
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
JP2010171441A (ja) * 2010-03-17 2010-08-05 Renesas Electronics Corp 電子回路基板
JP2017118149A (ja) * 2017-03-21 2017-06-29 株式会社村田製作所 電子部品の実装構造
CN109712948A (zh) * 2019-01-24 2019-05-03 广东气派科技有限公司 一种集成被动元件的芯片封装结构
WO2019216234A1 (ja) * 2018-05-11 2019-11-14 住友電装株式会社 リードレスパッケージ実装基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093620A (ja) * 2004-09-27 2006-04-06 Matsushita Electric Works Ltd 電子部品の実装方法
JP2007234674A (ja) * 2006-02-27 2007-09-13 Denso Corp 電子装置
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
JP2010171441A (ja) * 2010-03-17 2010-08-05 Renesas Electronics Corp 電子回路基板
JP2017118149A (ja) * 2017-03-21 2017-06-29 株式会社村田製作所 電子部品の実装構造
WO2019216234A1 (ja) * 2018-05-11 2019-11-14 住友電装株式会社 リードレスパッケージ実装基板
CN109712948A (zh) * 2019-01-24 2019-05-03 广东气派科技有限公司 一种集成被动元件的芯片封装结构

Similar Documents

Publication Publication Date Title
US6376906B1 (en) Mounting structure of semiconductor element
US4012832A (en) Method for non-destructive removal of semiconductor devices
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US20060108144A1 (en) Circuit board with embedded component and method of manufacturing same
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
JP2907127B2 (ja) マルチチップモジュール
JPH10145027A (ja) 電子回路パッケージおよびプリント配線板並びに実装方法
US5641995A (en) Attachment of ceramic chip carriers to printed circuit boards
JPH08191128A (ja) 電子装置
JPH01256161A (ja) 印刷配線板装置
JPH03145791A (ja) プリント配線板
EP0892987B1 (en) Method for manufacturing multi-chip modules utilizing direct lead attach
JPH08191186A (ja) 多層配線基板
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JPH11103145A (ja) 回路基板と表面実装部品
JPH0722730A (ja) 複合電子部品
JPH0314293A (ja) 多層高密度実装モジュール
JPH08340164A (ja) Bga型パッケージの面実装構造
JPH0645763A (ja) 印刷配線板
JPS6153852B2 (ja)
CN109920763A (zh) 一种表面安装型半导体电阻桥封装基板及封装工艺
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH04352459A (ja) 半導体装置
JPH04139737A (ja) 半導体チップの実装方法
JPH0314292A (ja) 高密度実装モジュールの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203