JPH10145208A - 電子回路装置および電圧レベル検出回路 - Google Patents

Abstract

(57)【要約】 【課題】低電源電圧の検出レベルが低い場合でも、その
低電源電圧を確実に検出して低電圧禁止を行わせること
ができるとともに、低電圧禁止時の消費電流を大幅に少
なくする。 【構成】外部の基準電圧を参照することなく回路的に独
立に形成される内部しきい値電圧によって上記電源電圧
のレベル低下を２値弁別する自律型の電圧レベル検出回
路を使用し、この電圧レベル検出回路の検出状態に応じ
て応用回路をバイアス回路と共に低電圧禁止状態に設定
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路装置、さ
らには低電源電圧時の誤動作防止と消費電流削減を目的
とする低電圧禁止機能付の電子回路装置に適用して有効
な技術に関するものであって、たとえばレギュレータＩ
ＣやパワーＩＣなどの半導体集積回路化された電子回路
装置に利用して有効な技術に関するものである。

【０００２】

【従来の技術】たとえば、ウォッチドッグシステム、レ
ギュレータシステムやパワーＩＣシステムなどにおいて
は、電源電圧低下による回路の誤動作によって、装置あ
るいはシステムが破壊される危険がある。この破壊に
は、回路装置そのものの物理的破壊のほかに、たとえば
記憶データの破壊といったソフトウェア的破壊も含まれ
る。

【０００３】このような危険を回避するためには、たと
えばＣＱ出版社発行「トランジスタ技術（１９９４年１
月号）」３０５ページに記載されているように、パワー
回路あるいはデジタル回路などの応用回路の電源電圧が
規定レベル以下になったときに、その応用回路に対して
動作禁止および電流遮断のカットオフ制御を行うように
した低電圧禁止回路を付属させることが行われている。

【０００４】この低電圧禁止回路は、電源電圧を抵抗分
圧して得られる入力電圧を、バイアス回路にて生成され
る一定の基準電圧と比較することにより、その電源電圧
レベルが規定以下に低下したか否かを検出し、規定以下
の電圧レベルが検出されたときに、その電源電圧によっ
て動作する応用回路の動作電流を遮断して動作禁止状態
に強制設定するようにしたものである。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。

【０００６】すなわち、上述した電子回路装置では、電
源電圧の低下にともなって、その電源電圧の低下を検出
するための一定の基準電圧を生成するバイアス回路が、
その電源電圧の低下によって正常に動作できなくなるこ
とがある。このため、低電源電圧の検出レベルを低くす
ると、低電源電圧が検出される前にバイアス回路が正常
動作できなくなって、低電圧禁止回路そのものの動作が
成り立たなくなってしまうという問題が生じる。

【０００７】上述した問題を解決するためには、低電源
電圧下でも動作できるバイアス回路が必要となるが、こ
のようなバイアス回路を構成することは困難である。

【０００８】また、上述した電子回路装置では、仮に低
電源電圧下でも所定の基準電圧を生成できるバイアス回
路が得られたとしても、低電源電圧下でカットオフ制御
されるのは応用回路だけであって、バイアス回路は低電
圧禁止の設定状態でも動作し続けなければならない。

【０００９】このため、低電圧禁止の設定状態（カット
オフ状態）でも、そのバイアス回路を動作させるための
電流は必要となる。低電圧禁止では、電源電圧の低下が
進行しないためにも、消費電流をできるだけ低減させる
ことが必要であるが、上述した装置では、低電源電圧検
出のために、バイアス回路による電流消費分は許容せざ
るを得なかった。

【００１０】本発明の目的は、低電源電圧の検出レベル
が低い場合でも、その低電源電圧を確実に検出して低電
圧禁止を行わせることができるとともに、低電圧禁止時
の消費電流を大幅に少なくする、という技術を提供する
ことにある。

【００１１】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１３】すなわち、所定レベル以上の電源電圧で動
作保証された応用回路と、上記電源電圧から所定の基準
電圧を生成するバイアス回路を有する電子回路装置にあ
って、外部の基準電圧を参照することなく回路的に独立
に形成される内部しきい値電圧によって上記電源電圧の
レベル低下を２値弁別する自律型の電圧レベル検出回路
と、この電圧レベル検出回路の検出状態に応じて上記応
用回路を上記バイアス回路と共に低電圧禁止状態に設定
する禁止出力回路を備える、というものである。

【００１４】上述した手段によれば、低電源電圧下での
バイアス回路の動作保証を不要にできるとともに、低電
圧禁止時にはそのバイアス回路の動作電流も遮断させる
ことができる。

【００１５】これにより、低電源電圧の検出レベルが低
い場合でも、その低電源電圧を確実に検出して低電圧禁
止を行わせることができるとともに、低電圧禁止時の消
費電流を大幅に少なくする、という目的が達成される。

【００１６】

【発明の実施の形態】本発明の請求項１に記載の発明
は、所定レベル以上の電源電圧（Ｖｃｃ）で動作保証さ
れた応用回路（１）と、上記電源電圧（Ｖｃｃ）から所
定の基準電圧（Ｖｒ）を生成するバイアス回路（２）
と、上記電源電圧（Ｖｃｃ）が規定レベル以下になった
ときに上記応用回路（１）のカットオフ制御を行う低電
圧禁止回路（３）とにより、低電源電圧時の誤動作防止
と消費電流削減を行わせるようにした電子回路装置であ
って、上記低電圧禁止回路（３）として、上記基準電圧
（Ｖｒ）を参照することなく回路的に独立に形成される
内部しきい値電圧（Ｖｐ）によって上記電源電圧のレベ
ル低下を２値弁別する自律型の電圧レベル検出回路
（４）と、この電圧レベル検出回路（４）の検出状態に
応じて上記応用回路（１）を上記バイアス回路（２）と
共に低電圧禁止状態に設定する禁止出力回路（５）とを
備えたものであり、これにより、低電源電圧下でのバイ
アス回路の動作保証を不要にできるとともに、低電圧禁
止時にはそのバイアス回路（２）の動作電流も遮断させ
ることができるという作用が得られる。

【００１７】請求項２に記載の発明は、請求項１に加え
て、バイアス回路（２）に対する低電圧禁止の設定を応
用回路（１）のそれよりも遅延させる時定数回路（６）
を備えたものであり、これにより、応用回路（１）のカ
ットオフ制御を、バイアス回路（２）の動作条件下で、
誤動作を生じさせることなく、円滑に行わせることがで
きるようになるという作用が得られる。

【００１８】請求項３に記載の発明は、請求項１または
２のいずれかに加えて、非パワー回路部（１２）に対す
る低電圧禁止の設定をパワー回路部（１１）のそれより
も遅延させる時定数回路（６）を備えたものであり、こ
れにより、パワー回路部（１１）のカットオフ制御を、
非パワー回路部（１２）の動作条件下で、大きな過渡ノ
イズを生じさせることなく、円滑に行わせることができ
るようになるという作用が得られる。

【００１９】請求項４に記載の発明は、請求項１から３
のいずれかに加えて、電圧レベル検出回路（４）とし
て、一定の電流比関係を有する第１，第２の２つの電流
経路を形成するカレントミラー回路（Ｑ２５，Ｑ２
６））と、第１の電流経路（Ｑ２５）からコレクタ電流
が供給される第１のトランジスタ（Ｑ２３）と、第１の
トランジスタ（Ｑ２３）よりエミッタ面積が大きく、か
つ第２の電流経路（Ｑ２６）からコレクタ電流が供給さ
れる第２のトランジスタ（Ｑ２４）と、第１のトランジ
スタ（Ｑ２３）のエミッタと第２のトランジスタ（Ｑ２
４）のエミッタの間を接続する第１の抵抗（Ｒ２２）
と、第１のトランジスタ（Ｑ２３）のエミッタと基準電
位（ＧＮＤ）の間を接続する第２の抵抗（Ｒ２３）と、
電源電圧（Ｖｃｃ）を分圧して第１，第２のトランジス
タ（Ｑ２３，Ｑ２４）のベースに共通に印加する抵抗分
圧回路（Ｒ２４，Ｒ２５）と、第２のトランジスタ（Ｑ
２４）のコレクタを介して通電されるベース電流（Ｉ
ｂ）によってオン／オフ制御されるように接続された第
３のトランジスタ（Ｑ２７）を有し、この第３のトラン
ジスタ（Ｑ２７）のオン／オフ状態によって上記電源電
圧（Ｖｃｃ）が規定レベル以下になったかどうかの検出
出力を取り出すようにしたものであり、これにより、基
準電圧（Ｖｒ）を参照することなく、回路的に独立に形
成される内部しきい値電圧（Ｖｐ）によって、上記電源
電圧（Ｖｃｃ）のレベル低下を自律的に２値弁別するこ
とができるという作用が得られる。

【００２０】請求項５に記載の発明は、請求項１からの
４のいずれかに加えて、電圧レベル検出回路（４）とし
て、一定の電流比関係を有する第１，第２の２つの電流
経路を形成するカレントミラー回路（Ｑ２５，Ｑ２６）
と、第１の電流経路（Ｑ２５）からコレクタ電流が供給
される第１のトランジスタ（Ｑ２３）と、第１のトラン
ジスタ（Ｑ２３）よりエミッタ面積が大きく、かつ第２
の電流経路（Ｑ２６）からコレクタ電流が供給される第
２のトランジスタ（Ｑ２４）と、第１のトランジスタ
（Ｑ２３）のエミッタと第２のトランジスタ（Ｑ２４）
のエミッタの間を接続する第１の抵抗（Ｒ２２）と、第
１のトランジスタ（Ｑ２３）のエミッタと基準電位（Ｇ
ＮＤ）の間を接続する第２の抵抗（Ｒ２３）と、電源電
圧（Ｖｃｃ）を分圧して第１，第２のトランジスタ（Ｑ
２３，Ｑ２４）のベースに共通に印加する抵抗分圧回路
（Ｒ２４，Ｒ２５）と、第２のトランジスタ（Ｑ２４）
のコレクタを介して通電されるベース電流（Ｉｂ）によ
ってオン／オフ制御されるように接続された第３のトラ
ンジスタ（Ｑ２７）と、第２のトランジスタ（Ｑ２４）
にコレクタ同士およびエミッタ同士で並列接続されるこ
とにより、その第２のトランジスタ（Ｑ２４）に対して
差動関係をなす第４のトランジスタ（Ｑ２２）と、この
第４のトランジスタ（Ｑ２２）のベースから基準電位
（ＧＮＤ）に対して順方向となるように接続されたダイ
オード（Ｑ２１）と、このダイオード（Ｑ２１）の両端
に順方向電圧（Ｖｆ）を生じさせるための電流（Ｉｆ）
を電源電圧供給路から通電する抵抗（Ｒ２１）を有し、
電源電圧（Ｖｃｃ）の低下によって第２のトランジスタ
（Ｑ２４）がオン状態を維持できなくなったときに、第
４のトランジスタ（Ｑ２２）をオン動作させるようにし
たものであり、これにより、電源電圧（Ｖｃｃ）が規定
レベルよりもさらに大きく低下した場合でも、その規定
レベル以下の検出状態を維持させることができるという
作用が得られる。

【００２１】請求項６に記載の発明は、入力電圧（Ｖｃ
ｃ）から一定の電流比関係を有する第１，第２の２つの
電流経路を形成するカレントミラー回路（Ｑ２５，Ｑ２
６）と、第１の電流経路（Ｑ２５）からコレクタ電流が
供給される第１のトランジスタ（Ｑ２３）と、第１のト
ランジスタ（Ｑ２３）よりエミッタ面積が大きく、かつ
第２の電流経路（Ｑ２６）からコレクタ電流が供給され
る第２のトランジスタ（Ｑ２４）と、第１のトランジス
タ（Ｑ２３）のエミッタと第２のトランジスタ（Ｑ２
４）のエミッタの間を接続する第１の抵抗（Ｒ２２）
と、第１のトランジスタ（Ｑ２３）のエミッタと基準電
位（ＧＮＤ）の間を接続する第２の抵抗（Ｒ２３）と、
上記入力電圧（Ｖｃｃ）を分圧して第１，第２のトラン
ジスタ（Ｑ２３，Ｑ２４）のベースに共通に印加する抵
抗分圧回路（Ｒ２４，Ｒ２５）と、第２のトランジスタ
（Ｑ２４）のコレクタを介して通電されるベース電流
（Ｉｂ）によってオン／オフ制御されるように接続され
た第３のトランジスタ（Ｑ２７）を有し、この第３のト
ランジスタ（Ｑ２７）のオン／オフ状態によって上記入
力電圧（Ｖｃｃ）が規定レベル以下になったかどうかの
検出出力を取り出すようにしたものであり、これによ
り、外部の基準電圧を参照することなく、回路的に独立
に形成される内部しきい値電圧（Ｖｐ）によって、上記
入力電圧（Ｖｃｃ）のレベル低下を２値弁別する自律型
の電圧レベル検出回路を形成できるという作用が得られ
る。

【００２２】請求項７に記載の発明は、請求項６に加え
て、第２のトランジスタ（Ｑ２４）にコレクタ同士およ
びエミッタ同士で並列接続されることにより、その第２
のトランジスタ（Ｑ２４）に対して差動関係をなす第４
のトランジスタ（Ｑ２２）と、この第４のトランジスタ
（Ｑ２２）のベースから基準電位に対して順方向となる
ように接続されたダイオード（Ｑ２１）と、このダイオ
ード（Ｑ２１）の両端に順方向電圧（Ｖｆ）を生じさせ
るための電流（Ｖｆ）を入力電圧（Ｖｃｃ）供給路から
通電する抵抗を有し、入力電圧（Ｖｃｃ）の低下によっ
て第２のトランジスタ（Ｑ２４）がオン状態を維持でき
なくなったときに、第４のトランジスタ（Ｑ２２）をオ
ン動作させるようにしたものであり、これにより、入力
電圧（Ｖｃｃ）が規定レベルよりもさらに大きく低下し
た場合でも、その規定レベル以下の検出状態を維持させ
ることができるという作用が得られる。

【００２３】以下、本発明の好適な実施態様を図面を参
照しながら説明する。

【００２４】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。

【００２５】図１は本発明の技術が適用された電子回路
装置の概略構成を示す。

【００２６】同図に示す電子回路装置１００は単一の半
導体基板上に半導体集積回路として形成されたものであ
って、応用回路１、バイアス回路２、低電圧禁止回路３
などを有する。

【００２７】まず、応用回路１は、ウォッチドッグシス
テム、レギュレータシステムやパワーＩＣシステムなど
の機能を形成する回路であって、電源電圧Ｖｃｃと、バ
イアス回路２にて生成される基準電圧Ｖｒによって動作
する。バイアス回路２は電源電圧Ｖｃｃで動作し、その
電源電圧Ｖｃｃから所定の基準電圧Ｖｒを生成して応用
回路１内の各部に供給する。低電圧禁止回路３は、上記
電源電圧Ｖｃｃが規定レベル以下になったときに上記応
用回路１の動作禁止および電流遮断のカットオフ制御を
行う。これにより、低電源電圧時の誤動作防止と消費電
流削減を行わせる電子回路装置が形成されている。

【００２８】ここで、上記低電圧禁止回路３は、低電圧
検出を行う電圧レベル検出回路４と、この電圧レベル検
出回路４の検出状態に応じて動作停止および電流遮断の
カットオフ制御を行う禁止出力回路５によって構成され
ている。

【００２９】このとき、その電圧レベル検出回路４は、
バイアス回路２にて生成される外部基準電圧Ｖｒを参照
することなく動作する自律型のレベル検出回路であっ
て、回路的に独立に形成される内部しきい値電圧（Ｖ
ｂ）によって、検出入力電圧である電源電圧Ｖｃｃのレ
ベル低下を２値弁別する。禁止出力回路５は、その自律
型の電圧レベル検出回路４の検出状態に応じて上記応用
回路１を上記バイアス回路２と共に低電圧禁止（カット
オフ）状態に設定する。

【００３０】上述の構成によれば、電源電圧Ｖｃｃが規
定レベル以下に低下したときに、バイアス回路２の動作
状態に関係なく、応用回路１とバイアス回路２を共に動
作停止および電流遮断のカットオフ状態に自動設定させ
ることができる。つまり、低電源電圧下でのバイアス回
路２の動作保証を不要にできるとともに、低電圧禁止時
にはそのバイアス回路２の動作電流も遮断させることが
できる。これにより、低電源電圧の検出レベルが低い場
合でも、その低電源電圧を確実に検出して低電圧禁止を
行わせることができるとともに、低電圧禁止時の消費電
流を大幅に少なくすることができる。

【００３１】図２は、図１の電子回路装置に好適な電圧
レベル検出回路４の具体的な回路構成例を示す。

【００３２】同図において、電圧レベル検出回路４は、
ｎｐｎ型バイポーラ・トランジスタＱ２１〜Ｑ２４、ｐ
ｎｐ型バイポーラ・トランジスタＱ２５〜Ｑ２７、抵抗
Ｒ２２〜Ｒ２５により構成されている。

【００３３】ここで、ｐｎｐトランジスタＱ２５とＱ２
６は、それぞれのエミッタが共に電源電圧供給路に接続
されると共に、Ｑ２５のコレクタとベースが共通接続さ
れてＱ２６のベースに接続されることにより、Ｑ２５側
の通電電流をＱ２６側に一定の電流比で転写するカレン
トミラー回路を形成する。

【００３４】この場合、Ｑ２５とＱ２６の電流転写比す
なわちミラー比は、Ｑ２５とＱ２６の電極サイズ比によ
って設定されるが、ここではとりあえず１：１に設定さ
れているものとし、これにより２つの電流経路には同じ
電流Ｉｏｑ，Ｉｏｑが流れるようになっているものとす
る。

【００３５】ｎｐｎトランジスタＱ２３は、そのコレク
タがｐｎｐトランジスタＱ２５のコレクタ側に形成され
る第１の電流経路に接続されることにより、その第１の
電流経路からコレクタ電流が供給されるようになってい
る。同様に、ｎｐｎトランジスタＱ２４は、そのコレク
タがｐｎｐトランジスタＱ２６のコレクタ側に形成され
る第２の電流経路に接続されることにより、その第２の
電流経路からコレクタ電流が供給されるようになってい
る。この２つのｎｐｎトランジスタＱ２３とＱ２４の各
ベースは共通接続されている。

【００３６】抵抗Ｒ２２は、トランジスタＱ２３とトラ
ンジスタＱ２４のエミッタ間に接続されている。また、
抵抗２３は、トランジスタＱ２３のエミッタと基準電位
ＧＮＤの間に接続されている。

【００３７】ｐｎｐトランジスタＱ２７は、そのエミッ
タが電源電圧供給路に接続され、そのベースがｎｐｎト
ランジスタＱ２４のコレクタに接続されると共に、その
コレクタが後述する禁止出力回路５に接続されている。

【００３８】抵抗Ｒ２４，Ｒ２５は、検出入力電圧であ
る電源電圧（Ｖｃｃ）を分圧する抵抗分圧回路を形成す
る。この分圧回路の出力はトランジスタＱ２３，Ｑ２４
の共通ベースに印加される。

【００３９】トランジスタＱ２２は、トランジスタＱ２
４にコレクタ同士およびエミッタ同士で並列接続される
ことにより、そのトランジスタＱ２４に対して差動関係
をなしている。

【００４０】トランジスタＱ２１はダイオード接続とな
るようにコレクタとベースとが接続され、さらにトラン
ジスタＱ２２のベースから基準電位ＧＮＤに対して順方
向となるように接続されている。

【００４１】抵抗Ｒ２１は、そのダイオード（Ｑ２１）
の両端に、通常のバイポーラ・トランジスタのベース・
エミッタ間電圧に相当する順方向電圧Ｖｆを生じさせる
ための電流Ｉｆを電源電圧供給路から通電する。

【００４２】禁止出力回路５は、ｎｐｎトランジスタＱ
２８により形成されている。このトランジスタＱ２８
は、そのベースに上記ｐｎｐトランジスタＱ２７のコレ
クタが接続されていて、そのＱ２７のオン動作時に供給
される検出出力電流Ｉｏによりオン設定されるようにな
っている。そして、そのＱ２８のオン設定状態が、前述
した応用回路１およびバイアス回路２（図１参照）の動
作停止および電流遮断のカットオフ制御信号Ｃｏとして
出力されるようになっている。

【００４３】次に、動作について説明する。

【００４４】図２において、トランジスタＱ２５とＱ２
６はエミッタ面積が同じで、入力側（Ｑ２５）と出力側
（Ｑ２６）の電流比が１：１のカレントミラー回路を形
成するものとする。この１：１のカレントミラー回路
（Ｑ２５，Ｑ２６）により、トランジスタＱ２３，Ｑ２
４には共に同じコレクタ電流Ｉｑｏ，Ｉｑｏが供給され
るようになっている。

【００４５】ここで、トランジスタＱ２４のエミッタ面
積をトランジスタＱ２３のそれのｎ倍とすると、Ｑ２３
のベース・エミッタ間電圧Ｖｂｅ２３は式（１）で、Ｑ
２４のベース・エミッタ間電圧Ｖｂｅ２４は式（２）
で、それぞれ表すことができる。

【００４６】また、Ｖｂｅ２３とＶｂｅ２４の電圧差Δ
Ｖｂｅは式（３）で表すことができる。

【００４７】

【数１】 ここで、Ｑ２４の電流増幅率が十分に大きければ、抵抗
Ｒ２２を流れる電流はＱ２４のコレクタ電流Ｉｑｏと見
ることができる。これにより、Ｑ２４のコレクタ電流Ｉ
ｑｏは式（４）で与えられる。この式（４）おいて、温
度Ｔを一定とすれば、上記コレクタ電流Ｉｑｏは、抵抗
Ｒ２２と、Ｑ２４のＱ２３に対するエミッタ面積比ｎと
によって規定される。

【００４８】また、抵抗Ｒ２３には、Ｑ２４とＱ２３の
両コレクタ電流Ｉｑｏ，Ｉｑｏが合流して流れる。この
とき、Ｑ２４のコレクタ電流Ｉｑｏが、Ｑ２５，Ｑ２６
のカレントミラー回路による転写動作により、Ｑ２４の
コレクタ電流Ｉｑｏに１：１で追従するとすれば、その
ときのＱ２３とＱ２４のベース電圧Ｖｂの条件は、式
（５）で与えられる。

【００４９】

【数２】 一方、Ｑ２３，Ｑ２４の共通ベースには、抵抗Ｒ２４と
Ｒ２５で分圧された電圧Ｖｐが印加されるが、この印加
電圧Ｖｐが、式（５）で与えられるベース電圧Ｖｂの形
成条件を満足させられるだけの大きさがあれば（Ｖｐ≧
Ｖｂ）、トランジスタＱ２４のコレクタ電流Ｉｑｏのす
べてがトランジスタＱ２６から供給される。つまり、こ
のときのトランジスタＱ２４のコレクタには、Ｑ２６か
ら供給される以外の電流を流す余地がない。したがっ
て、Ｑ２４のコレクタを介してベース電流が通電される
ように接続されているトランジスタＱ２７は、Ｑ２４の
コレクタがＱ２７のベース電流Ｉｂを流す余地がないこ
とにより、オフ状態を保つ。

【００５０】しかし、Ｑ２３，Ｑ２４の共通ベースへの
印加電圧Ｖｐが、式（５）で与えられるベース電圧Ｖｂ
の形成条件を満足させられるだけの大きさがないと、つ
まり式（５）で与えられるベース電圧Ｖｂよりも小さい
と（Ｖｐ＜Ｖｂ）、Ｑ２３とＱ２４には同じベース電圧
が与えられるが、Ｑ２４のエミッタ面積がＱ２３のそれ
よりも大きいことにより、Ｑ２３に対してＱ２４の方
が、より多くのコレクタ電流を吸い込むようになる。し
かし、Ｑ２３とＱ２４のコレクタ電流は、Ｑ２５，Ｑ２
６が形成するカレントミラー回路により、１：１の比に
制御されている。この結果、Ｑ２４のコレクタには、Ｑ
２６からの供給される以外の電流が余分に流れ込むよう
になる。つまり、Ｑ２４のコレクタ電流が、Ｑ２３のそ
れよりも多くなる余地が生じる。これにより、Ｑ２４の
コレクタを介してベース電流が通電されるように接続さ
れているトランジスタＱ２７は、Ｑ２４のコレクタ電流
としてＱ２７のベース電流Ｉｂを流れることにより、オ
ン状態に転じる。

【００５１】以上のようにして、抵抗Ｒ２４，Ｒ２５で
分圧されてＱ２３，Ｑ２４の共通ベースに印可される電
圧Ｖｐが、式（５）で与えられるベース電圧Ｖｂ以上で
あるかどうかに応じて、Ｑ２７がオン／オフする。これ
により、抵抗Ｒ２４，Ｒ２５から与えられる分圧電圧Ｖ
ｐを検出入力電圧とし、かつ式（５）で与えられるＶｂ
を検出しきい値とする電圧レベル検出が行われ、その検
出出力はＱ２７のオン／オフの形で出力される。

【００５２】この場合、検出入力電圧としてのＶｐが検
出しきい値としてのＶｂよりも低下したときに、禁止出
力回路５のトランジスタＱ２８がオン動作させられ、こ
のＱ２８のオン動作により、前述した応用回路１および
バイアス回路２の動作停止および電流遮断（カットオ
フ）が設定される。

【００５３】ここで注目すべきことは、上述した電圧レ
ベル検出回路４では、検出のための外部基準電圧Ｖｒは
使用せず、回路的に独立して形成される内部しきい値電
圧（Ｖｂ）によって、自律的に電圧レベルを検出してい
ることである。しかも、その検出の基準となる内部しき
い値電圧（Ｖｂ）は、式（５）に示すように、電源電圧
Ｖｃｃには依存していない。これにより、外部から基準
電圧Ｖｒを与えなくても、精度の高い低電圧検出を行わ
せることができる。

【００５４】次に、上述した電圧レベル検出回路４の温
度特性を考慮した動作について説明する。

【００５５】式（５）において、検出しきい値をなすＱ
２４，Ｑ２５のベース電圧Ｖｂの温度特性を求めると、
式（６）のようになる。

【００５６】

【数３】 式（６）において、ΔＶ／ΔＴ＝０すなわち温度特性０
（ゼロ）となるためには、右辺の第１項と第２項が等し
くなることが必要である。第１項はほぼ２ｍＶ／℃であ
るので、第２項も２ｍＶ／℃となれば、温度依存性をな
くすことができる。この場合、第２項を２ｍＶ／℃×３
００℃（絶対温度）＝０．６Ｖに設定すれば、ΔＶ／Δ
Ｔ＝０とすることができる。このときのＶｂは約１．３
Ｖのバンドギャップ電圧となる。

【００５７】したがって、抵抗Ｒ２４，２５が形成する
分圧回路の入力側における低電圧禁止設定電圧（Ｑ２７
がオンする検出しきい値）をＶｓｔとすれば、このＶｓ
ｔは式（７）で与えられる。つまり、電源電圧（検出入
力電圧）Ｖｃｃが式（７）で設定される電圧Ｖｓｔより
も小さくなったときに、Ｑ２７がオン動作して低電圧禁
止状態が設定される。

【００５８】

【数４】 式（７）において、たとえばＲ２５／Ｒ２４＝２とすれ
ば、低電圧禁止設定電圧Ｖｓｔは３×１．３Ｖ＝３．９
Ｖ、すなわち約４Ｖになる。したがって、電源電圧Ｖｃ
ｃが４Ｖによりも低くなったときに低電圧禁止を行わせ
たい場合には、Ｒ２５／Ｒ２４＝２にすればよい。

【００５９】次に、トランジスタＱ２２の動作について
説明する。

【００６０】上述した電圧レベル検出回路４において、
電源電圧Ｖｃｃが上記低電圧禁止設定電圧Ｖｓを下回っ
てＱ２７がオンさせられた後、そのＶｃｃがさらに大き
く低下した場合、たとえばＶｃｃが１．８Ｖ位まで低下
してくると、抵抗Ｒ２４，Ｒ２５を介してＱ２４に印加
される電圧Ｖｐは０．６Ｖ位まで低下して、Ｑ２４のオ
ン状態が維持できなくなる。Ｑ２４がオン状態を維持で
きないと、Ｑ２７のベース電流を流すこともできなくな
って、低電圧禁止状態の設定が無効になってしまう。

【００６１】ここで、Ｑ２４のオン状態が維持できなく
なるほどに電源電圧Ｖｃｃが低下したときに、その電源
電圧低下によって応用回路１やバイアス回路２が自然的
に動作停止および遮断状態になれば問題はないが、も
し、そのような低電源電圧下でも完全な動作停止および
遮断状態に至らずに、中途半端な動作が続くようなこと
があると、それによる誤動作や破壊などの恐れが残って
しまう。

【００６２】そこで、図２に示した回路４では、トラン
ジスタＱ２４にコレクタ同士およびエミッタ同士で並列
接続されることにより、そのＱ２４に対して差動関係を
なすトランジスタＱ２２とともに、このＱ２２のベース
にダイオードの順方向電圧Ｖｆ（＝約０．７Ｖ）を与え
るためのトランジスタＱ２１と抵抗Ｒ２１を設けてい
る。つまり、Ｑ２４に対して差動関係をなすＱ２２を設
けるとともに、このＱ２２がオン状態になるのに最低限
必要なベース電圧（Ｖｆ＝略０．７Ｖ）を与えるように
している。

【００６３】これにより、電源電圧Ｖｃｃの低下によっ
てＱ２４がオン状態を維持できなくなっても、このＱ２
４に代わってＱ２２がオン動作してＱ２７をオンし続け
るようになる。これにより、低電圧禁止の最低動作電源
電圧を、電源電圧ＶｃｃがＱ２２をオンさせるのに最低
限必要な電圧（約０．７Ｖ）まで下げることが可能にな
る。これ以上に電源電圧Ｖｃｃが低下した場合は、Ｑ２
２もオン状態を維持できなくなるが、このような極端な
低電源電圧（Ｖｃｃ＜０．７Ｖ）の下では、ほとんどの
トランジスタ回路が完全に動作停止および遮断状態（カ
ットオフ状態）になってしまうので、誤動作や破壊を心
配する必要はなくなる。

【００６４】以上、Ｑ２５，Ｑ２６のカレントミラー比
が１：１の場合について説明したが、このカレントミラ
ー比はそれ以外であってもよい。たとえば、そのミラー
比をｍ：１にした場合の条件は、式（８）（９）で求め
ることができる。

【００６５】

【数５】 つまり、ミラー比がいくらであっても、抵抗Ｒ２４，Ｒ
２５の比およびＱ２３に対するＱ２４のエミッタ面積比
ｎの設定により、ミラー比が１：１の場合と同様に考え
ることができる。

【００６６】また、ｐｎｐトランジスタとｎｐｎトラン
ジスタをｎｐｎトランジスタとｐｎｐトランジスタに置
き換えても、同様の電圧レベル検出回路４および低電圧
禁止回路３を構成することができる。また、分圧回路抵
抗Ｒ２４，Ｒ２５の入力はＶｃｃより入力を得ている
が、Ｖｃｃより入力を得るのではなく、外部よりの設定
ができるようにしてもよいし、いずれかの内部バイアス
回路より得るようにしてもよい。

【００６７】図３は、図１に示した電子回路装置の低電
圧禁止回路およびバイアス回路付近の詳細な回路例を示
す。

【００６８】同図において、トランジスタＱ２３〜Ｑ２
７と抵抗Ｒ２２〜Ｒ２５は電圧レベル検出回路４を構成
する。ここで示す電圧レベル検出回路４は、トランジス
タＱ２１，Ｑ２２が省略されている以外は、図２に示し
たものとほぼ同じである。Ｒ２１１はＱ２３〜Ｑ２６が
平衡状態に入るための起動用であって、Ｑ２７のオン／
オフに影響を与えない程度の小電流を通電する。

【００６９】トランジスタＱ２８，Ｑ２９と抵抗Ｒ２
６，Ｒ２７は禁止出力回路５を構成する。この禁止出力
回路５では、電圧レベル検出回路４の低電圧検出出力を
２つのトランジスタＱ２８、Ｑ２９でそれぞれに取り出
し、一方のＱ２８にはバイアス回路２の低電圧禁止を、
他方のＱ２９には応用回路１の低電圧禁止を、それぞれ
に行わせるようにしてある。Ｃｏ１，Ｃｏ２はその低電
圧禁止を行うカットオフ制御信号であって、Ｑ２８，Ｑ
２９の各コレクタからそれぞれに取り出される。

【００７０】バイアス回路２は、トランジスタＱ１１〜
Ｑ１７と抵抗Ｒ１１〜Ｒ１５により構成されている。こ
のバイアス回路はバンシドギャップ型定電圧回路であっ
て、Ｑ１１，Ｑ１２は起動回路として動作する。

【００７１】図４は、本発明の電子回路装置のさらに好
適な構成例を示す。

【００７２】同図に示す回路では、電圧レベル検出回路
４が低電源電圧を検出したときに、禁止出力回路５が応
用回路１とバイアス回路２に対して出力するカットオフ
制御信号Ｃｏ１，Ｃｏ２のうち、バイアス回路２に対す
るカットオフ信号Ｃｏ１だけを選択的に遅延させる時定
数回路６を設けている。この時定数回路６は、電圧レベ
ル検出回路４の検出出力によりオン動作させられるトラ
ンジスタＱ２８のベース側に、容量素子Ｃ１を並列に接
続することにより形成される。

【００７３】この時定数回路６を設けたことにより、低
電源電圧検出時のカットオフ動作は、まず、応用回路１
がカットオフ設定され、この応用回路１のカットオフ設
定が完了して若干の時間経過後にバイアス回路２がカッ
トオフ設定されるようになる。

【００７４】これにより、応用回路１は、バイアス回路
２から基準電圧Ｖｒを供給される正常な動作条件下でも
ってカットオフ制御されるようになり、カットオフ過渡
期の誤動作を確実に予防することができるようになる。

【００７５】図５は、本発明の電子回路装置のさらにま
た好適な構成例を示す。

【００７６】同図に示す回路では、禁止出力回路５によ
るカットオフ設定を、たとえば出力回路のように比較的
電流消費の大きなパワー回路部１１と、バイアス回路２
のように比較的電流消費の少ない非パワー回路部１２と
に分けて行わせるとともに、非パワー回路部１２に対す
るカットオフ制御信号Ｃｏ１だけを時定数回路６で選択
的に遅延させるようにしてある。

【００７７】これにより、パワー回路部１１は、バイア
ス回路２などの非パワー回路部１２が正常動作する条件
下でカットオフ制御されるようになり、カットオフ過渡
期のノイズ発生を軽減させることができるようになる。

【００７８】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００７９】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である電子
回路装置の低電圧禁止システムに適用した場合について
説明したが、それに限定されるものではなく、たとえば
電源電圧あるいは入力電圧が一定以上になったときに動
作を停止させる過電圧禁止システム、あるいは基準電圧
が不要な汎用の電圧レベル検出回路などにも適用でき
る。

【００８０】

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。

【００８１】すなわち、低電源電圧の検出レベルが低い
場合でも、その低電源電圧を確実に検出して低電圧禁止
を行わせることができるとともに、低電圧禁止時の消費
電流を大幅に少なくすることができる、という効果が得
られる。

【図面の簡単な説明】

【図１】本発明の技術が適用された電子回路装置の概略
構成を示すブロック図

【図２】本発明で使用する電圧レベル検出回路の具体的
な構成例を示す回路図

【図３】低電圧禁止回路およびバイアス回路付近の詳細
な構成例を示す回路図

【図４】本発明の電子回路装置のさらに好適な構成例を
示す回路図

【図５】本発明の電子回路装置のさらにまた好適な構成
例を示す回路図

【符号の説明】

１００ 電子回路装置 １ 応用回路 １１ パワー回路部 １２ 非パワー回路部 ２ バイアス回路 ３ 低電圧禁止回路 ４ 電圧レベル検出回路 ５ 禁止出力回路 ６ 時定数回路 Ｖｃｃ 電源電圧 Ｖｒ 基準電圧 ＧＮＤ 基準電位 Ｑ２１〜Ｑ２４ ｎｐｎ型バイポーラ・トランジスタ Ｑ２８，Ｑ２９ ｎｐｎ型バイポーラ・トランジスタ Ｑ２５〜Ｑ２７ ｐｎｐ型バイポーラ・トランジスタ Ｒ２１〜Ｒ２５ 抵抗 Ｃ１ 容量素子

Claims (7)

【特許請求の範囲】
1. 【請求項１】 所定レベル以上の電源電圧で動作保証さ
   れた応用回路と、上記電源電圧から所定の基準電圧を生
   成するバイアス回路と、上記電源電圧が規定レベル以下
   になったときに上記応用回路のカットオフ制御を行う低
   電圧禁止回路とにより、低電源電圧時の誤動作防止と消
   費電流削減を行わせるようにした電子回路装置であっ
   て、上記低電圧禁止回路として、上記基準電圧を参照す
   ることなく回路的に独立に形成される内部しきい値電圧
   によって上記電源電圧のレベル低下を２値弁別する自律
   型の電圧レベル検出回路と、この電圧レベル検出回路の
   検出状態に応じて上記応用回路を上記バイアス回路と共
   に低電圧禁止状態に設定する禁止出力回路とを備えたこ
   とを特徴とする電子回路装置。
2. 【請求項２】 バイアス回路に対する低電圧禁止の設定
   を応用回路のそれよりも遅延させる時定数回路を備えた
   ことを特徴とする請求項１に記載の電子回路装置。
3. 【請求項３】 非パワー回路部に対する低電圧禁止の設
   定をパワー回路部のそれよりも遅延させる時定数回路を
   備えたことを特徴とする請求項１または２に記載の電子
   回路装置。
4. 【請求項４】 電圧レベル検出回路として、一定の電流
   比関係を有する第１，第２の２つの電流経路を形成する
   カレントミラー回路と、第１の電流経路からコレクタ電
   流が供給される第１のトランジスタと、第１のトランジ
   スタよりエミッタ面積が大きく、かつ第２の電流経路か
   らコレクタ電流が供給される第２のトランジスタと、第
   １のトランジスタのエミッタと第２のトランジスタのエ
   ミッタの間を接続する第１の抵抗と、第１のトランジス
   タのエミッタと基準電位の間を接続する第２の抵抗と、
   電源電圧を分圧して第１，第２のトランジスタのベース
   に共通に印加する抵抗分圧回路と、第２のトランジスタ
   のコレクタを介して通電されるベース電流によってオン
   ／オフ制御されるように接続された第３のトランジスタ
   を有し、この第３のトランジスタのオン／オフ状態によ
   って上記電源電圧が規定レベル以下になったかどうかの
   検出出力を取り出すようにしたことを特徴とする請求項
   １から３のいずれかに記載の電子回路装置。
5. 【請求項５】 電圧レベル検出回路として、一定の電流
   比関係を有する第１，第２の２つの電流経路を形成する
   カレントミラー回路と、第１の電流経路からコレクタ電
   流が供給される第１のトランジスタと、第１のトランジ
   スタよりエミッタ面積が大きく、かつ第２の電流経路か
   らコレクタ電流が供給される第２のトランジスタと、第
   １のトランジスタのエミッタと第２のトランジスタのエ
   ミッタの間を接続する第１の抵抗と、第１のトランジス
   タのエミッタと基準電位の間を接続する第２の抵抗と、
   電源電圧を分圧して第１，第２のトランジスタのベース
   に共通に印加する抵抗分圧回路と、第２のトランジスタ
   のコレクタを介して通電されるベース電流によってオン
   ／オフ制御されるように接続された第３のトランジスタ
   と、第２のトランジスタにコレクタ同士およびエミッタ
   同士で並列接続されることにより、その第２のトランジ
   スタに対して差動関係をなす第４のトランジスタと、こ
   の第４のトランジスタのベースから基準電位に対して順
   方向となるように接続されたダイオードと、このダイオ
   ードの両端に順方向電圧を生じさせるための電流を電源
   電圧供給路から通電する抵抗を有し、電源電圧の低下に
   よって第２のトランジスタがオン状態を維持できなくな
   ったときに、第４のトランジスタをオン動作させるよう
   にしたことを特徴とする請求項１から４のいずれかに記
   載の電子回路装置。
6. 【請求項６】 入力電圧から一定の電流比関係を有する
   第１，第２の２つの電流経路を形成するカレントミラー
   回路と、第１の電流経路からコレクタ電流が供給される
   第１のトランジスタと、第１のトランジスタよりエミッ
   タ面積が大きく、かつ第２の電流経路からコレクタ電流
   が供給される第２のトランジスタと、第１のトランジス
   タのエミッタと第２のトランジスタのエミッタの間を接
   続する第１の抵抗と、第１のトランジスタのエミッタと
   基準電位の間を接続する第２の抵抗と、上記入力電圧を
   分圧して第１，第２のトランジスタのベースに共通に印
   加する抵抗分圧回路と、第２のトランジスタのコレクタ
   を介して通電されるベース電流によってオン／オフ制御
   されるように接続された第３のトランジスタを有し、こ
   の第３のトランジスタのオン／オフ状態によって上記入
   力電圧が規定レベル以下になったかどうかの検出出力を
   取り出すようにしたことを特徴とする電圧レベル検出回
   路。
7. 【請求項７】 第２のトランジスタにコレクタ同士およ
   びエミッタ同士で並列接続されることにより、その第２
   のトランジスタに対して差動関係をなす第４のトランジ
   スタと、この第４のトランジスタのベースから基準電位
   に対して順方向となるように接続されたダイオードと、
   このダイオードの両端に順方向電圧を生じさせるための
   電流を入力電圧供給路から通電する抵抗を有し、入力電
   圧の低下によって第２のトランジスタがオン状態を維持
   できなくなったときに、第４のトランジスタをオン動作
   させるようにしたことを特徴とする請求項６に記載の電
   圧レベル検出回路。