JPH10145233A

JPH10145233A - インターフェース回路

Info

Publication number: JPH10145233A
Application number: JP8302284A
Authority: JP
Inventors: Tetsuo Kudo; 鉄男工藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 1998-05-29

Abstract

(57)【要約】【課題】ＡＭＩ符号およびＣＭＩ符号のいずれの信号
をも処理可能で、かつ、小型化を図ったインターフェー
ス回路を提供すること。【解決手段】ＡＭＩまたはＣＭＩで符号化されたデー
タを受信する受信回路２１と、受信した符号化データを
ＡＭＩ復号化するとともに、送信データをＡＭＩ符号化
するＡＭＩ信号処理回路１３，２４と、受信した符号化
データをＣＭＩ復号化するとともに、送信データをＣＭ
Ｉ符号化するＣＭＩ信号処理回路１４，２５と、ＡＭＩ
信号処理回路１３，２４またはＣＭＩ信号処理回路１
４，２５によって符号化されたデータを送信する送信回
路１７，１８と、外部からの制御信号に基づいて、デー
タの符号化または復号化に用いる信号処理回路としてＡ
ＭＩ信号処理回路１３，２４またはＣＭＩ信号処理回路
１４，２５のいずれか１つを選択する選択回路１２，１
５，２３，２６とを備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ伝送路と交
換機との間に設けられる同期端局装置等に内蔵されるイ
ンターフェース回路に関する。

【０００２】

【従来の技術】近時における半導体製造技術やディジタ
ル信号処理技術の進歩によって、我々を取り巻く通信環
境はめざましく向上している。その一例として、データ
伝送路と交換機とを結ぶ同期端局装置では、データ伝送
路および交換機のディジタル化に伴って、ディジタルイ
ンターフェース回路を内蔵するディジタル同期端局装置
が種々提供されている。

【０００３】図５は、従来のディジタル同期端局装置の
概略構成を示す図である。ディジタル同期端局装置５０
は、大別して、同期多重変換装置（ＭＵＸ）５１と、回
線終端装置（ＣＴＥ）５２とから構成され、ディジタル
伝送路ＤＬおよびディジタル交換機ＤＸの間に設けら
れ、ディジタル伝送路ＤＬとディジタル交換機ＤＸとの
インターフェースの役目を果たしている。

【０００４】同期多重変換装置５１は、ディジタル伝送
路ＤＬと交換機側ハイウェイＸＬとの多重度が異なるこ
とから、伝送すべきデータを多重，分離してそれぞれの
多重度を合わせる多重分離機能と、ディジタル伝送路Ｄ
Ｌ上で発生した各種警報を検出して相互に通知する伝送
路終端機能と、複数の交換機と複数の対地とに設定され
た各種伝送路との間を効率的かつ経済的に振り分けて接
続する回線設定機能とを備えており、回線終端装置５２
は、ディジタル交換機側ハイウェイ上で発生した各種警
報を検出して相互に通知する伝送路終端機能を備えてい
る。

【０００５】ところで、ディジタル伝送路ＤＬ上に所望
のディジタルデータを伝送するにあたり、通常、同期多
重変換装置５１では、このディジタルデータをディジタ
ル伝送路ＤＬに整合する最適な伝送符号に変換するとい
う作業を行っている。伝送符号方式には様々な種類があ
り、一般的なものとして、直流分抑圧符号であるＡＭＩ
（Alternate Mark Inversion）符号や、零連続抑圧符号
であるＣＭＩ（Coded Mark Inversion）等がある。

【０００６】ＡＭＩ符号は、論理値が“１”になる毎に
正及び負極性符号を交互に送出するように符号化を行う
ものであり、パルスの平均電力スペクトルに直流成分が
ないためディジタル伝送路用符号として用いられてい
る。一方、ＣＭＩ符号は、論理値が“０”のときには
“０１”、“１”のときには“００”及び“１１”を交
互に送出するように符号化を行うものであり、このＣＭ
Ｉ符号にバイオレーション（規則違反）を付与したＭＤ
（Modified Dipulse）付きＣＭＩ符号は、ディジタル同
期端局装置５０とディジタル交換機ＤＸとの間および局
面の光伝送用符号として用いられている。

【０００７】図６は、従来の同期多重変換装置内に設け
られたインターフェース回路の要部構成を示す図であ
る。図６に示すように、同期多重変換装置５１は、２．
０４８Ｍｂｐｓ／ｓｅｃのＣＭＩ符号による符号化・復
号化を行うためのインターフェース回路５３を備えてい
る。

【０００８】インターフェース回路５３は、送信部６０
および受信部７０からなり、送信部６０は、コーダ６
１、ドライバ回路６２、送信トランス６３を備えてい
る。コーダ６１およびドライバ回路６２は、クロック信
号に同期して入力されるデータ信号をＣＭＩ符号化する
とともに、フレーム同期信号に基づいて符号化した信号
にバイオレーションを付加し、伝送路を駆動するのに必
要なレベルまで符号化データを増幅するものである。送
信トランス６３は、ドライバ回路６２から出力される符
号化データをＣＭＩ信号として平衡伝送路に送信するも
のである。

【０００９】一方、受信部７０は、受信トランス７１、
イコライザ７２、信号検出回路７３、コンパレータ７
４、パルス整形回路７５、クロック再生回路７６、デコ
ーダ７７を備えている。受信トランス７１は、平衡伝送
路からのＣＭＩ信号を受信するものであり、イコライザ
７２は、受信したＣＭＩ信号の波形等化を行う。信号検
出回路７３は、イコライザ７２で等化されたＣＭＩ信号
のレベルを監視し、規定レベル以下になると入力断アラ
ーム信号を外部に出力する。コンパレータ７４は、平衡
なＣＭＩ信号を比較することで増幅されたＣＭＩ信号を
パルス整形回路７５に与え、パルス整形回路７５は、コ
ンパレータ７４からの信号レベルを識別し、パルス信号
に整形するものである。

【００１０】クロック再生回路７６は、エッジ検出回路
７８、セラミックフィルタ７９、リミッタ８０から構成
され、クロック成分を再生してデコーダ７７に与えるも
のである。デコーダ７７は、クロック再生回路７６から
のクロック信号に基づいてパルス整形回路７５からのＣ
ＭＩ信号を復号し、データ信号およびフレーム同期信号
を分離して出力するものである。

【００１１】以上の構成において、伝送装置や交換機の
小型化が求められる今日では、インターフェース回路を
できる限り小さくするために、送信部６０および受信部
７０を構成する主要な回路を１チップの半導体集積回路
にまとめることにより、小スペース化を図っている。ま
た、上記インターフェース回路５３では、伝送符号方式
にＣＭＩ符号を用いたものを例示しているが、ＡＭＩ符
号を用いるインターフェース回路も、ほぼ同様の構成と
なっており、集積化が困難なセラミックフィルタやトラ
ンス等を除いて１チップ化されている。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のＡＭＩ符号を用いるインターフェース回路や
ＣＭＩ符号を用いるインターフェース回路にあっては、
ＡＭＩ符号とＣＭＩ符号との間にまったく互換性がない
ため、ＡＭＩ符号を用いる箇所ではＡＭＩ専用モジュー
ルを使用し、ＣＭＩ符号を用いる箇所ではＣＭＩ専用モ
ジュールを使用しなくてはならない。すなわち、ＡＭＩ
符号とＣＭＩ符号とを両方を用いる場合には、それぞれ
専用のモジュールを用意する必要があった。

【００１３】したがって、ＡＭＩ符号とＣＭＩ符号とを
両方利用するインターフェース回路では、ＡＭＩ符号処
理用とＣＭＩ符号処理用とに別部品を使用することか
ら、部品数の増加を招くとともに、増加した部品の管理
等が複雑化するという問題点があった。

【００１４】本発明の目的は、上記問題点を解決するた
め、ＡＭＩ符号およびＣＭＩ符号のいずれの信号をも処
理可能で、かつ、小型化を図ったインターフェース回路
を提供することにある。

【００１５】

【課題を解決するための手段】請求項１記載のインター
フェース回路は、送信すべきデータをＡＭＩ符号化によ
り符号化するＡＭＩ符号化回路と、送信すべきデータを
ＣＭＩ符号化により符号化するＣＭＩ符号化回路と、Ａ
ＭＩ符号化回路またはＣＭＩ符号化回路によって符号化
された符号化データを送信する送信回路と、外部からの
制御信号に基づいて、送信回路から送信すべき符号化デ
ータの符号化に用いる符号化回路としてＡＭＩ符号化回
路またはＣＭＩ符号化回路のいずれか１つを選択する選
択回路とを備えるように構成している。これによって、
インターフェース回路の送信部ではＡＭＩ符号およびＣ
ＭＩ符号のいずれの信号であっても処理することが可能
となる。

【００１６】請求項２記載のインターフェース回路は、
ＡＭＩ符号化またはＣＭＩ符号化によって符号化された
符号化データを受信する受信回路と、受信回路によって
受信した符号化データをＡＭＩ復号化により復号化する
ＡＭＩ復号化回路と、受信回路によって受信した符号化
データをＣＭＩ復号化により復号化するＣＭＩ復号化回
路と、外部からの制御信号に基づいて、受信回路により
受信した符号化データの復号化に用いる復号化回路とし
てＡＭＩ復号化回路またはＣＭＩ復号化回路のいずれか
１つを選択する選択回路とを備えるように構成してい
る。これによって、インターフェース回路の受信部では
ＡＭＩ符号およびＣＭＩ符号のいずれの信号であっても
処理することが可能となる。

【００１７】請求項３記載のインターフェース回路は、
ＡＭＩ符号化またはＣＭＩ符号化によって符号化された
符号化データを受信する受信回路と、受信した符号化デ
ータをＡＭＩ復号化により復号化するとともに、送信す
べきデータをＡＭＩ符号化により符号化するＡＭＩ信号
処理回路と、受信した符号化データをＣＭＩ復号化によ
り復号化するとともに、送信すべきデータをＣＭＩ符号
化により符号化するＣＭＩ信号処理回路と、ＡＭＩ信号
処理回路またはＣＭＩ信号処理回路によって符号化され
た符号化データを送信する送信回路と、外部からの制御
信号に基づいて、データの符号化または復号化に用いる
信号処理回路としてＡＭＩ信号処理回路またはＣＭＩ信
号処理回路のいずれか１つを選択する選択回路とを備え
るように構成している。これによって、インターフェー
ス回路の送信部および受信部ではＡＭＩ符号およびＣＭ
Ｉ符号のいずれの信号であっても処理することが可能と
なる。

【００１８】ここで、請求項４に記載するように、ＡＭ
Ｉ信号処理回路，ＣＭＩ信号処理回路および選択回路
は、同一チップ上に形成した半導体集積回路により構成
することで、インターフェース回路の小型化を図ること
ができる。また、請求項５に記載するように、ＡＭＩ符
号化回路，ＡＭＩ復号化回路，ＡＭＩ信号処理回路，Ｃ
ＭＩ符号化回路，ＣＭＩ復号化回路およびＣＭＩ信号処
理回路に、それぞれ所望のビットレートのクロック信号
を生成するＰＬＬ回路を設けることにより、インターフ
ェース回路をより小型化・高精度することができる。さ
らに、請求項６に記載するように、ＰＬＬ回路内に設け
る電圧制御発振器は、外部から与えられる周波数信号に
基づいて発振周波数範囲を決定するように構成すること
で、任意のビットレートに対応するインターフェース回
路を得ることができる。

【００１９】

【発明の実施の形態】以下、図示した一実施例に基づい
て本発明を詳細に説明する。図１は、本実施例における
インターフェース回路の要部構成を示す図である。イン
ターフェース回路１は、大別して、送信部１０と、受信
部２０とから構成され、送信部１０は、入力バッファ回
路１１、切替スイッチ１２、ＡＭＩ符号化回路１３、Ｃ
ＭＩ符号化回路１４、切替スイッチ１５、断検出回路１
６、送信回路となる出力ドライバ回路１７および出力ト
ランス１８を備えている。一方、受信部２０は、受信回
路となる入力トランス２１、イコライザ回路２２、切替
スイッチ２３、ＡＭＩ復号化回路２４、ＣＭＩ復号化回
路２５、切替スイッチ２６、レベル検出回路２７、出力
バッファ回路２８、スイッチ制御回路２９を備えてい
る。そして、切替スイッチ１２，１５，２３，２６とス
イッチ制御回路２９とにより選択回路を構成している。

【００２０】入力バッファ回路１１は、ＴＴＬレベルの
入力信号であるデータＴ_D1，Ｔ_D2、クロック信号ＴＣ、
フレーム同期信号ＴＦの各信号を入力するためのバッフ
ァ回路であり、切替スイッチ１２は、外部からの制御信
号に基づいて、入力バッファ回路１１からの出力データ
をＡＭＩ符号化回路１３またはＣＭＩ符号化回路１４に
対して選択的に出力するためのものである。ＡＭＩ符号
化回路１３は、入力バッファ回路１１から入力されるデ
ータをＡＭＩ符号化に基づいて符号化するものである。
ＣＭＩ符号化回路１４は、入力バッファ回路１１から入
力されるデータをＣＭＩ符号化に基づいて符号化すると
ともに、フレーム同期信号に基づいてＣＭＩ符号化デー
タにバイオレーションを付加してＭＤ付きＣＭＩ符号化
を行うものである。

【００２１】切替スイッチ１５は、外部からの制御信号
に基づいて、ＡＭＩ符号化回路１３またはＣＭＩ符号化
回路１４から出力される符号化データのいずれか一方を
出力ドライバ回路１７に対して選択的に出力するための
ものである。断検出回路１６は、入力バッファ回路１１
から出力されるクロック信号ＴＣの有無を検出し、クロ
ック信号ＴＣの入力がない場合、出力ドライバ回路１７
を停止させるためのものである。出力ドライバ回路１７
は、切替スイッチ１５を介して入力される符号化データ
を増幅するものであり、出力トランス１８は、出力ドラ
イバ回路１７によって増幅された符号化データ（出力信
号ＯＵＴ₁，ＯＵＴ₂，ＣＴＴ）を平衡伝送路に対して
出力するためのものである。

【００２２】入力トランス２１は、平衡伝送路を介して
送られてくる符号化データ（入力信号ＩＮ₁，ＩＮ₂，
ＣＴＲとして）を入力するものであり、イコライザ回路
２２は、入力トランス２１からの出力データの波形等化
を行うためのものである。切替スイッチ２３は、外部か
らの制御信号に基づいて、イコライザ回路２２からの出
力データをＡＭＩ復号化回路２４またはＣＭＩ復号化回
路２５に対して選択的に出力するためのものである。Ａ
ＭＩ復号化回路２４は、切替スイッチ２３を介して入力
されるＡＭＩ符号化データをＡＭＩ復号化するものであ
り、同様に、ＣＭＩ復号化回路２５は、切替スイッチ２
３を介して入力されるＣＭＩ符号化データをＣＭＩ復号
化するものである。

【００２３】切替スイッチ２６は、外部からの制御信号
に基づいて、ＡＭＩ復号化回路２４またはＣＭＩ復号化
回路２５から出力される復号化データのいずれか一方を
出力バッファ回路２８に対して選択的に出力するための
ものである。レベル検出回路２７は、イコライザ回路２
２から出力される符号化データのレベルを検出し、この
レベルが規定値以下となった場合、出力バッファ回路２
８からの出力を停止するとともに、外部にアラーム信号
Ｒ_ALMを出力するものである。出力バッファ回路２８
は、切替スイッチ２６を介して入力される復号化データ
をＴＴＬレベルの信号（データＲ_D1，Ｒ_D2、クロック信
号ＲＣ、フレーム同期信号ＲＦ）に変換するものであ
る。

【００２４】スイッチ制御回路２９は、外部から入力さ
れるＡＭＩまたはＣＭＩの切替信号ＣＳに基づいて、送
信部１０における切替スイッチ１２，１５および受信部
２０における切替スイッチ２３，２６の切替制御を行う
ものであり、具体的には、切替信号ＣＳがローレベル
（以下、“Ｌ”）であれば、各切替スイッチ１２，１
５，２３，２６は、ＡＭＩ符号化回路１３およびＡＭＩ
復号化回路２４を使用するように切り替えられ、一方、
切替信号ＣＳがハイレベル（以下、“Ｈ”）であれば、
各切替スイッチ１２，１５，２３，２６は、ＣＭＩ符号
化回路１４およびＣＭＩ復号化回路２５を使用するよう
に切り替えられる。

【００２５】そして、送信部１０における出力トランス
１８および受信部２０における入力トランス２１以外の
各回路は、１つのチップ上に形成されており、１チップ
ＬＳＩ（Large Scale Integrated circuit）として構成
されている。また、ＡＭＩ符号化回路１３，ＣＭＩ符号
化回路１４，ＡＭＩ復号化回路２４，ＣＭＩ復号化回路
２５の各回路内には、図２に示すようなクロック再生回
路３０が設けられている。

【００２６】図２は、クロック再生回路の要部構成を示
す図である。クロック再生回路３０は、図２に示すよう
に、位相比較器３１、ループフィルタ３２、電圧制御発
振器（ＶＣＯ）３３からなるＰＬＬ回路であり、入力信
号の周波数成分に対応する正確なクロック信号を生成す
るためのものである。一般に、電圧制御発振器３３にお
ける発振周波数範囲を拡大していくと、周波数安定度が
悪化する。このため、電圧制御発振器３３での発振周波
数範囲は必要最小限の範囲に設定されている。

【００２７】しかし、発振周波数範囲を狭く設定する
と、対応の可能なビットレートも狭くなってしまい、多
くのビットレートに対応することができなくなる。この
ような問題に対して、本実施例では、電圧制御発振器３
３に入力端子Ｆ₁，Ｆ₂を設け、これらの入力端子
Ｆ₁，Ｆ₂を外部周波数設定端子として、必要とする発
振周波数を中心周波数とした周波数信号を入力すること
により、クロック再生回路３０の外部、すなわち、ＬＳ
Ｉチップの外部からビットレートの設定を行うことがで
きるようになっている。

【００２８】次に、上述の実施例におけるインターフェ
ース回路の動作例を図３および図４に基づいて説明す
る。図３は、本実施例のインターフェース回路をＣＭＩ
符号処理用に用いる場合の切替処理および動作を説明す
るための図である。まず、本インターフェース回路１を
ＣＭＩ符号処理用に用いる場合、ＬＳＩチップの外部制
御端子に切替信号ＣＳとして“Ｈ”を入力する。具体的
には、図３に示すように、制御入力端子にＴＴＬレベル
のＶ_CCを印加すると、スイッチ制御回路２９は、各切替
スイッチ１２，１５，２３，２６に対し、図１中、実線
で示す位置に接続位置を切り替えるように制御信号を出
力する。すると、切替スイッチ１２，１５，２３，２６
はそれぞれＣＭＩ符号化回路１４およびＣＭＩ復号化回
路２５を動作対象回路として選択することになり、ＬＳ
Ｉチップ内部は、図３に示す回路と等価な回路が構成さ
れることなる。

【００２９】この状態において、送信部１０にＴＴＬレ
ベルの入力信号であるデータＴ_D1，クロック信号ＴＣ，
フレーム同期信号ＴＦを入力すると、ＣＭＩ符号化回路
１４は、データ信号Ｔ_D1をクロック信号ＴＣに同期した
ＣＭＩ符号化信号に変換し、さらに、フレーム同期信号
ＴＦが入力された場合にはバイオレーションを付加す
る。そして、出力ドライバ回路１７は、伝送路を駆動可
能な所定レベルまで符号化データを増幅し、出力トラン
ス１８を介して平衡伝送路にＣＭＩ信号となるデータＯ
ＵＴ₁，ＯＵＴ₂およびＣＴＴを出力する。また、断検
出回路１６は、入力バッファ回路１１からのクロック信
号ＴＣがない場合、出力ドライバ回路１７からのデータ
出力動作を停止させる。

【００３０】また、入力トランス２１において平衡伝送
路からＣＭＩ信号となるデータＩＮ ₁，ＩＮ₂，ＣＴＲ
を入力すると、イコライザ回路２２にて波形等化を行っ
た後、ＣＭＩ復号化回路２５に入力する。ＣＭＩ復号化
回路２５は、ＣＭＩ信号に基づいてクロック信号を再生
し、このクロック信号に同期したデータ信号Ｒ_D1とフレ
ーム同期信号ＲＦとを分離し、出力バッファ回路２８に
出力する。出力バッファ回路２８は、入力された信号を
ＴＴＬレベルの信号に変換し、データＲ_D1，クロック信
号ＲＣ，フレーム同期信号ＲＦを出力する。また、レベ
ル検出回路２７は、イコライザ回路２２のＣＭＩ信号レ
ベルを監視し、規定のレベル以下になった場合、アラー
ム信号Ｒ_ALMを送出するとともに、出力バッファ回路２
８の出力動作を停止させる。

【００３１】一方、本インターフェース回路１をＡＭＩ
符号処理用に用いる場合、ＬＳＩチップの外部制御端子
に切替信号ＣＳとして“Ｌ”を入力する。具体的には、
図４に示すように、制御入力端子にＴＴＬレベルのＧＮ
Ｄを印加すると、スイッチ制御回路２９は、各切替スイ
ッチ１２，１５，２３，２６に対し、図１中、破線で示
す位置に接続位置を切り替えるように制御信号を出力す
る。すると、切替スイッチ１２，１５，２３，２６はそ
れぞれＡＭＩ符号化回路１３およびＡＭＩ復号化回路２
４を動作対象回路として選択することになり、ＬＳＩチ
ップ内部は、図４に示す回路と等価な回路が構成される
ことなる。

【００３２】そして、図３に示すＣＭＩ符号を用いる例
では、ＣＭＩ符号の処理上、データＴ_D2およびＲ_D2を使
用しなかったが、本例に示すＡＭＩ符号の場合には、デ
ータＴ_D2およびＲ_D2を使用する代わりに、フレーム同期
信号ＴＦおよびＲＦは使用しない。以上の違いを除く
と、その動作は前述したＣＭＩ符号を用いる場合と同様
となるため、その説明は省略する。

【００３３】以上説明したように、本実施例では、ＡＭ
Ｉ符号化回路１３，ＣＭＩ符号化回路１４，ＡＭＩ復号
化回路２４およびＣＭＩ復号化回路２５を同一チップ上
に搭載し、外部からの制御信号入力に基づいて動作を切
り替えるように構成したことで、入力バッファ回路１
１、断検出回路１６、出力ドライバ回路１７、イコライ
ザ回路２２、レベル検出回路２７、出力バッファ回路２
８等を共用することができ、１チップ化したＬＳＩと入
力トランス２１および出力トランス１８とで、特性の異
なるＡＭＩモジュールとＣＭＩモジュールとの機能をそ
れぞれ実現することができる。

【００３４】また、本実施例では、同一部品を使用して
ＡＭＩモジュールとＣＭＩモジュールとを実現できるた
め、回路および装置構成を簡易化することができ、生産
性，保守性に優れたインターフェースモジュールを得る
ことができる。さらに、本実施例では、１チップ化した
ＬＳＩに外部周波数設定端子を設けることにより、複数
のビットレートに対応するインターフェースモジュール
を容易に得ることができる。

【００３５】なお、前述の実施例では、ＡＭＩ符号化回
路１３およびＡＭＩ復号化回路２４と、ＣＭＩ符号化回
路１４およびＣＭＩ復号化回路２５とをそれぞれ独立し
たブロックとして表しているが、実際の回路では、その
符号化処理の関係上、ＡＭＩ符号化回路１３およびＡＭ
Ｉ復号化回路２４を一体としたＡＭＩ信号処理回路、ま
た、ＣＭＩ符号化回路１４およびＣＭＩ復号化回路２５
を一体としたＣＭＩ信号処理回路として構成することが
好ましい。

【００３６】

【発明の効果】以上の説明から明らかなように、請求項
１〜３記載の発明では、ＡＭＩ符号を処理する回路とＣ
ＭＩ符号を処理する回路とを共に備え、いずれか一方の
回路を切り替えて使用することにより、送信部または受
信部のいずれかにおいてＡＭＩ符号およびＣＭＩ符号の
いずれの信号でも処理することができる。そして、請求
項４記載の発明のように、ＡＭＩ符号を処理する回路と
ＣＭＩ符号を処理する回路と選択回路とを同一チップ上
に形成することで、インターフェース回路の小型化を図
ることができる。

【００３７】また、請求項５記載の発明のように、符号
化回路および復号化回路内に、所望のビットレートのク
ロック信号を生成するＰＬＬ回路を設けることにより、
インターフェース回路をより小型化・高精度することが
できる。この場合、請求項６記載の発明のように、ＰＬ
Ｌ回路内に設ける電圧制御発振器は、外部から与えられ
る周波数信号に基づいて発振周波数範囲を決定するよう
に構成することで、任意のビットレートに対応するイン
ターフェース回路を得ることができる。

【図面の簡単な説明】

【図１】本実施例におけるインターフェース回路の要部
構成を示す図である。

【図２】クロック再生回路の要部構成を示す図である。

【図３】本実施例のインターフェース回路をＣＭＩ符号
処理用に用いる場合の切替処理および動作を説明するた
めの図である。

【図４】本実施例のインターフェース回路をＡＭＩ符号
処理用に用いる場合の切替処理および動作を説明するた
めの図である。

【図５】従来のディジタル同期端局装置の概略構成を示
す図である。

【図６】従来の同期多重変換装置内に設けられたインタ
ーフェース回路の要部構成を示す図である。

【符号の説明】

１インターフェース回路１０送信部１１入力バッファ回路１２、１５、２３、２６切替スイッチ（選択回路）１３ＡＭＩ符号化回路１４ＣＭＩ符号化回路１６断検出回路１７出力ドライバ回路（送信回路）１８出力トランス（送信回路）２０受信部２１入力トランス（受信回路）２２イコライザ回路２４ＡＭＩ復号化回路２５ＣＭＩ復号化回路２７レベル検出回路２８出力バッファ回路２９スイッチ制御回路（選択回路）３０クロック再生回路３１位相比較器３２ループフィルタ３３電圧制御発振器（ＶＣＯ）５１同期多重変換装置（ＭＵＸ）５２回線終端装置（ＣＴＥ）５３インターフェース回路６０送信部６１コーダ６２ドライバ回路６３送信トランス７０受信部７１受信トランス７２イコライザ７３信号検出回路７４コンパレータ７５パルス整形回路７６クロック再生回路７７デコーダ７８エッジ検出回路７９セラミックフィルタ８０リミッタＤＬディジタル伝送路ＤＸディジタル交換機

Claims

【特許請求の範囲】

【請求項１】送信すべきデータをＡＭＩ符号化により
符号化するＡＭＩ符号化回路と、送信すべきデータをＣＭＩ符号化により符号化するＣＭ
Ｉ符号化回路と、前記ＡＭＩ符号化回路またはＣＭＩ符号化回路によって
符号化された符号化データを送信する送信回路と、外部からの制御信号に基づいて、前記送信回路から送信
すべき符号化データの符号化に用いる符号化回路として
前記ＡＭＩ符号化回路またはＣＭＩ符号化回路のいずれ
か１つを選択する選択回路とを具備することを特徴とす
るインターフェース回路。
【請求項２】ＡＭＩ符号化またはＣＭＩ符号化によっ
て符号化された符号化データを受信する受信回路と、前記受信回路によって受信した符号化データをＡＭＩ復
号化により復号化するＡＭＩ復号化回路と、前記受信回路によって受信した符号化データをＣＭＩ復
号化により復号化するＣＭＩ復号化回路と、外部からの制御信号に基づいて、前記受信回路により受
信した符号化データの復号化に用いる復号化回路として
前記ＡＭＩ復号化回路またはＣＭＩ復号化回路のいずれ
か１つを選択する選択回路とを具備することを特徴とす
るインターフェース回路。
【請求項３】ＡＭＩ符号化またはＣＭＩ符号化によっ
て符号化された符号化データを受信する受信回路と、受信した符号化データをＡＭＩ復号化により復号化する
とともに、送信すべきデータをＡＭＩ符号化により符号
化するＡＭＩ信号処理回路と、受信した符号化データをＣＭＩ復号化により復号化する
とともに、送信すべきデータをＣＭＩ符号化により符号
化するＣＭＩ信号処理回路と、前記ＡＭＩ信号処理回路またはＣＭＩ信号処理回路によ
って符号化された符号化データを送信する送信回路と、外部からの制御信号に基づいて、データの符号化または
復号化に用いる信号処理回路として前記ＡＭＩ信号処理
回路または前記ＣＭＩ信号処理回路のいずれか１つを選
択する選択回路とを具備することを特徴とするインター
フェース回路。
【請求項４】前記ＡＭＩ信号処理回路，ＣＭＩ信号処
理回路および選択回路は、同一チップ上に形成した半導
体集積回路からなることを特徴とする請求項３記載のイ
ンターフェース回路。
【請求項５】前記ＡＭＩ符号化回路，ＡＭＩ復号化回
路，ＡＭＩ信号処理回路，ＣＭＩ符号化回路，ＣＭＩ復
号化回路およびＣＭＩ信号処理回路は、それぞれ所望の
ビットレートのクロック信号を生成するＰＬＬ回路を具
備することを特徴とする請求項１〜４記載のインターフ
ェース回路。
【請求項６】前記ＰＬＬ回路は、外部から与えられる
周波数信号に基づいて、発振周波数範囲を決定する電圧
制御発振器を具備することを特徴とする請求項５記載の
インターフェース回路。