JPH10145252A

JPH10145252A - 信号検出回路

Info

Publication number: JPH10145252A
Application number: JP8318688A
Authority: JP
Inventors: Kazuo Hasegawa; 和男長谷川
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 1996-11-13
Filing date: 1996-11-13
Publication date: 1998-05-29
Anticipated expiration: 2016-11-13
Also published as: JP3413333B2; EP0843407A1; US6046623A

Abstract

(57)【要約】【課題】外来ノイズによる誤動作が生じない信号検出
回路を簡単な構成で実現する。【解決手段】コレクタまたはドレインが電源に接続さ
れ、ベ−スまたはゲ−トに信号が入力されるトランジス
タ１のエミッタまたはソ−スと基準電位点との間に、前
記エミッタまたはソ−スからの電流を前記基準電位点に
流す直流通流手段５と、一端が前記基準電位点に接続さ
れるとともに前記直流通流手段５に生ずる電圧を充電す
るコンデンサ６とを備え、前記トランジスタ１のエミッ
タまたはソ−ス、または前記コンデンサ６の他端から前
記信号の検波出力を得るようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、一般の通
信機、あるいは、商品に取り付けられる盗難防止装置等
に組み込まれ、到来した信号を受信したことを知らせる
ようにした信号検出回路に関する。

【０００２】

【従来の技術】従来の信号検出回路を、例えば、商品に
取り付けられた盗難防止装置の信号検出回路について、
図１５に従って説明する。ＮＰＮトランジスタ５１のベ
−スとエミッタとの間には、コイル５２とコンデンサ５
３との並列共振回路５４が接続されている。従って、ト
ランジスタ５１のベ−スとエミッタとは同電位になって
いる。また、この並列共振回路５４の共振周波数は、受
信すべき信号の周波数Ｆに一致させている。そして、ト
ランジスタ５１のコレクタは負荷抵抗５５を介してＰＮ
Ｐトランジスタ５６のベ−スに接続され、このトランジ
スタ５６のエミッタは端子５７から図示しない電源に接
続されている。トランジスタ５１のコレクタとエミッタ
とには、もう一つのＮＰＮトランジスタ５８のコレクタ
とエミッタとがそれぞれ接続され、このトランジスタ５
８のベ−スには、トランジスタ５６のコレクタから直列
接続されたダイオ−ド５９、抵抗６０を介してバイアス
電圧が印加されるようになっている。また、トランジス
タ５８のベ−スは、並列接続されたコンデンサ６１と抵
抗６２とからなる時定数回路６３を介して接地されてい
る。そして、トランジスタ５６のコレクタと接地との間
にブザ−等の警報手段６４が接続される。

【０００３】このような構成で、並列共振回路５４が、
例えば図１６に示すような、特定周波数Ｆで送信された
バ−スト信号（以下、以下単に信号という）Ｓを受信す
ると、トランジスタ５１は、そのベ−スが信号で励振さ
れて正の半サイクル毎に導通し、この動作に対応してト
ランジスタ５６も導通する。そして、トランジスタ５６
のコレクタに、図示しない電源から断続的に電圧が供給
される。このことによってダイオード５９、抵抗６０を
介してトランジスタ５８のベースにも断続的に電圧が印
加される。このとき、信号Ｓは時定数回路６３の時定数
よりも長い期間（図１６のＴ）継続しているので、この
間、トランジスタ５８のベース電圧は、時定数回路６３
のコンデンサ６１に充電される電圧によって徐々に上昇
し、ついにはトランジスタ５８は定状的にＯＮし、トラ
ンジスタ５８のコレクタ電圧はほぼ０ボルトに変化す
る。この変化は、抵抗５５を介してトランジスタ５６の
ベースに帰還され、トランジスタ５６のベ−ス電圧が下
降する。この結果、トランジスタ５６もＯＮ状態に保た
れ、電源からの電圧が警報手段６４に印加され、連続的
に警報を発するようになる。

【０００４】これに対して、この信号検出回路は、パル
ス幅が比較的短いノイズに対しては、誤動作が生じにく
いように考慮されている。例えば、時定数回路６３の時
定数よりもパルス幅の短い外来ノイズの場合には、トラ
ンジスタ５１、５６が一時的にＯＮになってもトランジ
スタ５８のベ−ス電圧が充分に上昇しないうちにノイズ
が消滅するのでトランジスタ５８はＯＮすることがな
い。従って、トランジスタ５１、５６は、信号Ｓの負の
半サイクルによるＯＦＦへの反転とともにその状態に復
帰したままとなって、警報手段６４への通電は打ち切ら
れ、警報は発しない。

【０００５】

【発明が解決しようとする課題】上記従来の信号検出回
路では、外来ノイズのパルス幅が時定数回路６３の時定
数よりも短い場合には、トランジスタ５１、５６が一旦
ＯＮしても、外来ノイズのパルス幅と時定数回路６３の
時定数との関係でトランジスタ５８がＯＮになることは
なく、従って、トランジスタ５６が継続的にＯＮになる
ことはない。しかし、外来ノイズのパルス幅が時定数回
路６３の時定数よりも長く続いた場合には、トランジス
タ５８のベ−ス電圧は時定数回路６３によって上昇し、
トランジスタ５８がＯＮになる。トランジスタ５８が一
旦ＯＮになると、外来ノイズが無くなっても警報手段６
４が連続的に通電され、誤動作となると言う問題が依然
として解決されない。

【０００６】また、警報手段６４へは、トランジスタ５
８がＯＮすることで通電されるが、そのために、トラン
ジスタ５６のベ−スを、抵抗５５を介して接地（ＯＮ時
のトランジスタ５８のコレクタはほぼ０ボルト）するよ
うにしている。従って、警報中または誤動作したときに
はトランジスタ５６、抵抗５５、トランジスタ５８のル
−トで電流が常時流れており、抵抗５５で消費される電
力が無視できなくなるという問題がある。電池を電源と
している場合には、この電力消費は大きな問題となる。

【０００７】また、この信号検出回路は、３個のトラン
ジスタ５１、５６、５８と１個のダイオ−ド５９を使用
しており、部品点数が多くなって、価格をアップさせる
要因となっている。

【０００８】また、上記従来の信号検出回路では、信号
を受信する並列共振回路５４によってトランジスタ５１
のベ−スとエミッタとが同電位となっている。そのた
め、ベ−スに入力される信号Ｓがほぼ０．５ボルトを越
るようなレベルでないとトランジスタ５１がＯＮしない
ので受信感度が低い。本発明の目的は、これらの課題の
うち少なくとも一つを解決する信号検出回路を提供する
ことである。

【０００９】

【課題を解決するための手段】以上の課題を解決するた
め、本発明の信号検出回路は、コレクタまたはドレイン
が電源に接続され、ベ−スまたはゲ−トに信号が入力さ
れるトランジスタのエミッタまたはソ−スと基準電位点
との間に、前記エミッタまたはソ−スからの電流を前記
基準電位点に流す直流通流手段と、一端が前記基準電位
点に接続されるとともに前記直流通流手段に生ずる電圧
を充電するコンデンサとを備え、前記トランジスタのエ
ミッタまたはソ−ス、または前記コンデンサの他端から
前記信号の検波出力を得るようにした。

【００１０】また、本発明の信号検出回路は、前記コン
デンサの前記他端に、前記コンデンサに充電された電荷
を放電する放電手段を設けた。

【００１１】また、本発明の信号検出回路は、前記直流
通流手段と前記放電手段とを、共通の抵抗で構成した。

【００１２】また、本発明の信号検出回路は、前記放電
手段を、前記トランジスタの前記ベ−スまたはゲ−トに
入力された前記信号が無くなった時に前記コンデンサに
充電された電荷を強制的に放電させる強制放電手段とし
た。

【００１３】また、本発明の信号検出回路は、前記トラ
ンジスタに、微少のバイアス電流を流すようにした。

【００１４】また、本発明の信号検出回路は、前記トラ
ンジスタのベ−スまたはゲ−ト、エミッタまたはソ−ス
にそのベ−スまたはゲ−ト、エミッタまたはソ−スがそ
れぞれ直流的に接続されるとともにそのコレクタまたは
ドレインが負荷抵抗を介して前記電源に接続された第二
のトランジスタを設け、前記トランジスタと前記第二の
トランジスタとでカレントミラ−回路を構成して、前記
トランジスタに前記微少のバイアス電流を流すようにし
た。

【００１５】また、本発明の信号検出回路は、前記トラ
ンジスタの前記ベ−スまたはゲ−トと前記第二のトラン
ジスタの前記ベ−スまたはゲ−トとの間に、前記信号の
周波数に共振する並列共振回路を接続した。

【００１６】また、本発明の信号検出回路は、前記直流
通流手段を定電流源で構成し、前記定電流源の電流を、
前記カレントミラ−回路の合計電流よりも僅か大きく設
定した。

【００１７】また、本発明の信号検出回路は、前記定電
流源を、前記トランジスタの前記エミッタまたはソ−ス
に、コレクタまたはドレインが接続されるとともに、エ
ミッタまたはソ−スが接地された第三のトランジスタ
と、前記第三のトランジスタのベ−スまたはゲ−ト、エ
ミッタまたはソ−スに、ベ−スまたはゲ−ト、エミッタ
またはソ−スがそれぞれ接続されるとともにそのコレク
タまたはドレインが第二の負荷抵抗を介して前記電源に
接続された第四のトランジスタとで構成し、前記第三の
トランジスタと前記第四のトランジスタとで第二のカレ
ントミラ−回路を構成した。

【００１８】また、本発明の信号検出回路は、前記カレ
ントミラ−回路の合計電流と、前記定電流源の電流と
を、前記第一のカレントミラ−回路を構成する前記第二
ののトランジスタの前記負荷抵抗と、前記第二のカレン
トミラ−回路を構成する前記第四のトランジスタの前記
第二の負荷抵抗とにより設定した。

【００１９】

【発明の実施の形態】本発明の信号検出回路を図１乃至
図１４に従って説明する。先ず、図１は、本発明の第一
の実施の形態に係わる信号検出回路、図２はその動作説
明図である。

【００２０】図１において、ＮＰＮ型のバイポ−ラトラ
ンジスタ（以下、単にトランジスタという）１のベ−
ス、エミッタ間には送信されてくる信号の周波数Ｆに共
振する、コイル２とコンデンサ３とからなる並列共振回
路４が接続されている。従って、トランジスタ１のベー
スとエミッタとはコイル２によって同電位になってい
る。また、トランジスタ１のエミッタと接地（グラン
ド）等の基準電位点（以下、接地という）との間にはト
ランジスタ１のエミッタ電流を流す直流通流手段である
抵抗５と、この抵抗５に生じた電圧を充電する充電手段
であるコンデンサ６とが並列接続されている。並列接続
された抵抗５とコンデンサ６とは、時定数回路７となっ
ており、その時定数は信号Ｓの周波数に対して大きく設
定されている。そしてトランジスタ１のコレクタが端子
８を介して図示しない電源に接続され、エミッタは、電
流消費の観点からＣＭＯＳで構成された波形成形回路で
あるインバ−タ９を介して図示しない警報手段等に接続
されている。

【００２１】このような構成の信号検出回路に対して、
トランジスタ１のベ−スに、図２の（ａ）に示すような
バ−スト信号（以下、単に信号という）Ｓが入力され
る。バースト信号Ｓは、例えば周波数Ｆがほぼ３３ＫＨ
ｚで、繰り返し周波数がほぼ５１２Ｈｚ、デュティ５０
％（信号Ｓの存在する期間と存在しない期間がともに
Ｔ）で送られてくる。そして、この信号Ｓの正の半サイ
クル毎にトランジスタ１がＯＮする。ここで、時定数回
路７の時定数は、信号Ｓの周波数に対して充分大きく設
定されているので、信号Ｓの継続期間Ｔではコンデンサ
６が充電され、信号Ｓの継続期間Ｔが終わるとコンデン
サ６は抵抗５を介して放電し、トランジスタ１のエミッ
タには、図２（ｂ）に示すような検波出力が得られる。
従って、抵抗５は、コンデンサ６に充電された電荷の放
電手段となっている。この検波出力がインバータ９に入
力されると、インバータ９は、スレシホールドレベルＸ
でＯＮ、ＯＦＦ（ｔ１でＯＮ、ｔ２でＯＦＦ）し、図２
の（ｃ）に示すように、インバ−タ９からは、整形され
た検波出力が得られる。この成形された検波出力は図示
しない警報手段に入力される。

【００２２】この第一の実施の形態では、トランジスタ
１は信号Ｓの半サイクルで導通し、しかも信号Ｓのよう
に所定期間Ｔ継続する場合にのみインバ−タ９が動作す
る。従って、外来ノイズのような単一パルス的な信号に
対してはインバ−タ９を動作するのに必要なエミッタ電
圧が発生しないので、誤動作のおそれはない。このよう
に、直流通流手段と放電手段とを抵抗５で兼用している
ので信号Ｓがなくなったときにはトランジスタ１のエミ
ッタ電圧が下がり、つぎの信号の入力時に再び充電が開
始して検波出力を得ることができ、しかも、トランジス
タ１と時定数回路７の抵抗５、コンデンサ６とで構成出
来るので回路が簡単になる。なお、図１の時定数回路７
は、直流通流手段としての抵抗５と、これに並列接続し
たコンデンサ６とで構成されているが、例えば、図３の
ように、直流通流手段としての抵抗５に抵抗１０と充電
手段のコンデンサ１１とからなる積分回路１２を接続し
て構成してもよい。さらに、図４に示すように、直流通
流手段としての抵抗１３の一部に充電手段のコンデンサ
１４を並列接続して構成してもよく、要は、直流通流手
段と充電手段と放電手段を備えていればよい。また、図
３、図４ではコンデンサ１１、１４から検波出力を取り
出しているが、トランジスタ１のエミッタから取り出し
てもよい。

【００２３】次に、本発明の信号検出回路に係わる第二
の実施の形態について図５を用いて説明する。ここで、
図１に示した第一の実施の形態の構成と同一部分には同
一番号を付与している。図５において、トランジスタ１
のベ−スは並列共振回路４を介してもう一個のトランジ
スタ（以下、第二のトランジスタという）２１のベ−ス
に直流的に接続されている。第二のトランジスタ２１
は、トランジスタ１とともにカレントミラ−回路２２を
構成し、コレクタとベ−スが接続され、コレクタは負荷
抵抗２３を介して端子８に接続され、エミッタはトラン
ジスタ１のエミッタに接続されている。また、第二のト
ランジスタ２１のベ−スは、信号Ｓの周波数Ｆでは低イ
ンピ−ダンスとなるバイパスコンデンサ２４でエミッタ
に接続されている。

【００２４】このように、トランジスタ１と第二のトラ
ンジスタ２１とでカレントミラ−回路２２を構成するこ
とで、トランジスタ１のベ−スとエミッタと間の電圧
は、第二のトランジスタ２１のベ−スとエミッタと間の
電圧に等しく、従って、トランジスタ１のコレクタ電流
と、第二のトランジスタ２１のコレクタ電流とは同一に
なる。そして、この実施の形態では、トランジスタ１に
微少のコレクタバイアス電流、例えば、ｎＡ（ナノアン
ペアのオ−ダ−）流れるように、第二のトランジスタ２
１の負荷抵抗２３で設定し、レベルの低い信号（振幅の
小さい信号）Ｓに対してもトランジスタ１がＯＮ出来る
ようにしている。

【００２５】このような構成で、信号Ｓを受信すると、
並列共振回路４の両端、即ち、トランジスタ１と第二の
トランジスタ２１のベ−スとは励振される。そして、第
二のトランジスタ２１のベースにはバイパスコンデンサ
２４が接続されているので、受信した信号Ｓはトランジ
スタ１のベースにのみ効果的に現れ、トランジスタ１が
ＯＮする。このように、トランジスタ１に微少のバイア
ス電流を流すことで、無信号時、例えば、信号待ち受け
時の電力消費を押さえることができ、また、バイアス電
流を流していることからレベルの低い信号Ｓに対しても
受信が可能で、受信感度を上げた使い方ができる。そし
て、トランジスタ１はカレントミラ−回路を構成してい
るので、バイアス電流は、負荷抵抗２３のみで微少範囲
で設定でき、また、周囲温度の変化に対しても安定性に
すぐれている。さらに、トランジスタ１と第二のトラン
ジスタ２１とのベ−ス間に並列共振回路４を接続するだ
けで、この並列共振回路４を介してトランジスタ１にバ
イアス電圧が簡単に印加出来る。

【００２６】なお、トランジスタ１に微少のバイアス電
流を流すのには、図５に示したようなカレントミラ−回
路２２を構成せずに、図６に示すように、単に、バイア
ス抵抗２５、２６の分圧電圧をトランジスタ１のベ−ス
に印加してもよい。この場合、並列共振回路４とバイア
ス抵抗２５、２６との間には直流阻止コンデンサ２７を
介挿する。また、図７に示すように、抵抗２５、２６の
接続点とトランジスタ１のベ−スとの間に並列共振回路
４を接続する事によってバイアス電圧を印加しても実現
できる。この際、図５と同様に、抵抗２５、２６の接続
点をバイパスコンデンサ２４を介してトランジスタ１の
エミッタに接続する。さらに、図７の抵抗２６の代わり
に、図８に示すように、ダイオ−ド２８を用いて、この
ダイオ−ド２８の順方向電圧をトランジスタ１のベ−ス
バイアス電圧としてもよい。

【００２７】次に、本発明の信号検出回路に係わる第三
の実施の形態を図９、図１０に基づいて説明する。ここ
で、図１の第一の実施の形態と同一部分には同一番号を
付与している。この第三の実施の形態が、図１に示す第
一の実施の形態と回路的に異なるところは、トランジス
タ１のエミッタとインバータ９の出力との間にダイオ−
ド３１、抵抗３２、放電制御回路３３からなる強制放電
手段３４が追加されたことである。即ち、トランジスタ
１のエミッタは、ダイオード３１、抵抗３２を直列に介
して放電制御回路３３に接続され、放電制御回路３３は
インバータ９の出力に接続されている。放電制御回路３
３は、例えば１チップマイコン等で構成されている。ま
た、これに対応して、トランジスタ１のエミッタに接続
された抵抗３５、コンデンサ３６からなる時定数回路３
７の時定数は、抵抗３５を、図１に示した抵抗５よりも
ほぼ５倍大きくする事で、図１の時定数回路７のそれよ
りも大きく設定することができる。

【００２８】時定数回路３７の抵抗３５は、トランジス
タ１の負荷抵抗となっていることから、この抵抗を大き
くすることで、トランジスタ１は少ないベ−ス電流で飽
和するようになり、且つそのときの抵抗３５に生ずる電
圧降下は大きくなる。従って、信号Ｓのレベルが低くて
も大きな検波出力を得ることができ、受信感度が上がる
ことになる。しかし、抵抗３５を大きくしたことによっ
てコンデンサ３６に充電された電荷の放電時間が長くな
り、そのため次の信号Ｓが入力されるまでの間に放電が
完了しないおそれがでてくる。そのために、ダイオ−ド
３１、抵抗３２、放電制御回路３３からなる強制放電手
段３４を設けている。すなわち、図１０（ａ）に示す信
号Ｓを受信し、トランジスタ１のエミッタ電圧が同図
（ｂ）のように上昇して、スレシホ−ルドレベルＸで、
時刻ｔ１、ｔ２でインバ−タ９がＯＮ、ＯＦＦするが
（同図（ｃ））、時刻ｔ１での立ち下がり信号ＳＦが放
電制御回路３３にも入力される。放電制御回路３３に
は、時刻ｔ１から信号Ｓの終わる時刻ｔ３までの時間Ｔ
１が予め設定されており、時刻ｔ３で、マイナス電圧Ｅ
を出力する（同図（ｄ））。これによって、コンデンサ
３６に充電されていた電荷は抵抗３２を通して放電され
る。従って放電抵抗３２は抵抗３５よりも小さくして放
電時間を短縮するようにしている。なお、マイナス電圧
Ｅの継続時間Ｔ２は次の信号Ｓが入力されるまでの間に
放電が完了するように設定される。

【００２９】このように、第三の実施の形態ではトラン
ジスタ１のエミッタに接続した直流通流抵抗３５を大き
くして受信感度を上げ、また抵抗３５を大きくしたこと
による放電時間の遅延を、ダイオ−ド３１、放電抵抗３
２、放電制御回路３４からなる強制放電手段３４で短縮
するようにしている。なお、インバ−タ９は、放電制御
回路３３を構成する１チップマイコン内に設けられたも
のを利用してもよい。なお、図１１のように、トランジ
スタ１のエミッタを、例えば、リレ−の接点３８を介し
て放電抵抗３２で接地し、このリレ−のコイル（図示せ
ず）を放電制御回路３３で駆動して接点３８を閉成する
ようにしてもよい。

【００３０】次に、本発明の信号検出回路に係わる第四
の実施の形態を図１２、図１３を用いて説明する。図１
２は、本発明の信号検出回路に係わる第四の実施の形態
の回路図、図１３はその動作説明図である。ここで、図
５に示した第二の実施の形態と同じ部分には同一番号を
付している。図１２において、トランジスタ１のエミッ
タと接地との間には、充電手段であるコンデンサ６と並
列にトランジスタ４１（以下、第三のトランジスタとい
う）が接続され（エミッタが接地側）、さらに、この第
三のトランジスタ４１のベ−スに、そのベ−スが接続さ
れるとともに端子８と接地との間に介挿されたトランジ
スタ４２（以下、第四のトランジスタという）が設けら
れている。第四のトランジスタ４２のコレクタは負荷抵
抗４３を介して電源に接続され、コレクタとベ−スとは
接続されている。

【００３１】これによって、第三のトランジスタ４１と
第四の４２とによって第二のカレントミラ−回路４４が
構成される。従って、図１２に示す第四の実施の形態
は、トランジスタ１と第二の２１とによるカレントミラ
−回路２２と、第三のトランジスタ４１と第四のトラン
ジスタ４２とによる第二のカレントミラ−回路４４との
二つのカレントミラ−回路が構成されている。そして、
第三のトランジスタ４１はカレントミラー回路２２に対
する定電流源となり、この第三のトランジスタ４１の電
流を、カレントミラー回路２２のトランジスタ１のバイ
アス電流と第二のトランジスタ２１のバイアス電流との
合計電流（以下、カレントミラ−回路２２の合計電流と
いう）より若干大きくなるように設定してある。この設
定は、カレントミラー回路２２の第二のトランジスタ２
１の負荷抵抗２３と第二のカレントミラー回路４４の第
四のトランジスタ４２の負荷抵抗４３により行う。この
第四の実施の形態では、負荷抵抗２３が１０メグオ−
ム、負荷抵抗４３が４．７メグオ−ムにしている。

【００３２】この状態で、信号Ｓを受信すると、トラン
ジスタ１に流れる電流が増加し、従って、カレントミラ
ー回路２２の合計電流が増加しても、第二のカレントミ
ラー回路４４の第三のトランジスタ４１に設定されてい
る電流が定電流となっているので、この電流を越えるこ
とができないようになっている。そのため、カレントミ
ラー回路２２の合計電流が第二のカレントミラー回路４
４の第三のトランジスタ４１の電流を越えようとした時
点で、カレントミラ−回路２２のトランジスタ１および
第二のトランジスタ２１のエミッタ電圧が急激に上昇す
る。この現象がいわゆる電流コンパレ−ト動作といわれ
ているものであり、カレントミラ−回路２２に対する直
流通流手段が第二のカレントミラ−回路４４を構成して
いる一方の第三のトランジスタ４１であり、これが定電
流源であることによる。

【００３３】図１３はこの動作を示すものであり、横軸
は、カレントミラ−回路２２の合計電流を示し、縦軸は
カレントミラ−回路２２のトランジスタ１および第二の
トランジスタ２１のエミッタの電圧を示す。図１３で
は、トランジスタ１の直流通流手段に定電流源を使用し
た本実施の形態である図１２の場合（実線Ａ）と、トラ
ンジスタ１の直流通流手段に定電流源を使用しないで、
代わりに抵抗５を使用した図５の場合（点線Ｂ）とを比
較している。実線Ａの場合、信号Ｓを受信しない無信号
時には、直流通流手段となっている第三のトランジスタ
４１に設定された電流（図１３の点Ｐ）よりもカレント
ミラー回路２２に設定された合計電流（図１３の点Ｑ）
の方が小さいので、第二のカレントミラ−回路４４の第
三のトランジスタ４１にはカレントミラ−回路２２の合
計電流が流れ、第三のトランジスタ４１は飽和してお
り、このため、カレントミラ−回路のトランジスタ１お
よび第二のトランジスタ２１のエミッタ電圧はほぼ０ボ
ルトになっている。この状態が図１３の点Ｑである。

【００３４】一方、第二のカレントミラ−回路４４の第
三のトランジスタ４１に設定された電流Ｐをカレントミ
ラ−回路２２の合計電流Ｑよりわずか大きく設定してお
くと、トランジスタ１が信号Ｓを受信して電流が増加
し、Ｐを越えようとした時点で、第三のトランジスタ４
１の定電流Ｐで制限されているためそれ以上は増加する
ことができず、第三のトランジスタ４１は非飽和状態と
なり、カレントミラ−回路２２のトランジスタ１および
トランジスタ２１のエミッタは電圧Ｘまで急激に上昇す
る。つまり、トランジスタ１および第二のトランジスタ
２１のエミッタ電圧は第二のカレントミラ回路４４の第
三のトランジスタ４１に設定された電流を越えるまで
は、０ボルトを維持し、第三のトランジスタ４１の設定
電流を越えようとした時点で第三のトランジスタ４１が
飽和することにより電圧Ｙまで急激に高くなる。

【００３５】これに対して、点線Ｂの場合は、無信号時
においても、カレントミラ−回路２２の設定電流（Ｑ）
が抵抗５に流れることによってトランジスタ１および第
二のトランジスタ２１のエミッタには電圧ＶＢが発生し
ており、トランジスタ１および第二のトランジスタ２１
のエミッタ電圧は信号Ｓのレベルの増加とともに実線Ａ
のようにほぼ直線的に増加する。そして波形整形回路で
あるＣＭＯＳのインバ−タ９のスルシホ−ルドレベルＸ
に必要な電流Ｒを流せる大きさの信号になった時にイン
バ−タ９が動作する。

【００３６】従って、インバ−タ９に入力される電圧
は、実線Ａの場合は、０ボルトまたはＹボルトとなり、
その中間の電圧は実質的に入力されない。一方、点線Ｂ
の場合はＶＢボルトからＸボルトまで継続して上昇する
電圧が入力されることになる。ところで、インバ−タ９
が、ＣＭＯＳの場合、一般に、スレシホ−ルドレベルＸ
近傍の入力電圧が印加されると、貫通電流と称して、通
常のＯＮ、またはＯＦＦ時よりも大きな電源電流が流れ
る。この観点から、上記の実線Ａの動作となるような、
トランジスタ１の直流通流手段として、第三のトランジ
スタ４１等からなる定電流源を用いる構成が優れてい
る。また、この構成では、信号Ｓのレベルが低くてもト
ランジスタ１および第二のトランジスタ２１のエミッタ
電圧を大きく変化させることが出来るので、受信感度を
高く出来る。さらに第二のカレントミラ−回路４４を用
いることで、温度変化に対して安定な動作が得られる。
なお、第二のカレントミラ−回路４４を用いないで、図
１４に示すように、単に、抵抗４５、ダイオ−ド４６に
よって分圧した電圧を第三のトランジスタ４１のベ−ス
にバイアス電圧として印加して、定電流源を構成しても
よい。この場合、抵抗４５によってトランジスタ４１の
電流を設定する。

【００３７】なお、以上までの実施の形態では、バイポ
−ラトランジスタを用いることで説明してきたが、これ
に限ることなく、バイポ−ラトランジスタに換えてＦＥ
Ｔ（電界効果トランジスタ）を用いても本発明を全く同
様に実施出来る。この場合、コレクタをドレインに、ベ
−スをゲ−トに、エミッタをソ−スに置き換えればよ
い。ＦＥＴを用いる場合は、低いゲ−ト電圧で大きなド
レイン電流を流せるものを使用すれば低電圧動作が出来
る。また、バイポ−ラトランジスタを用いる場合でも、
ＮＰＮ型に限らず、ＰＮＰ型でも本発明を実施できる。

【００３８】

【発明の効果】以上のように、本発明の信号検出回路
は、トランジスタのエミッタまたはソ−スと基準電位点
との間に、エミッタまたはソ−スからの電流を基準電位
点に流す直流通流手段と、この直流通流手段に生ずる電
圧を充電するコンデンサとを備え、トランジスタのエミ
ッタまたはソ−ス、またはコンデンサから検波出力を得
るようにしたので、トランジスタは、入力された信号の
半サイクル毎に導通するだけで、トランジスタに常時電
流が流れないので、電力消費が少ない。しかも信号のよ
うに所定期間継続する場合のみに所定のレベルの検波出
力が得られる。従って、外来ノイズのような単一パルス
的な信号に対しては所定レベルの検波出力が得られず、
誤動作のおそれはない。

【００３９】また、本発明の信号検出回路は、コンデン
サに、このコンデンサに充電された電荷を放電する放電
手段を設けたので、次の信号が入力された時には再び検
波出力を得ることができる。

【００４０】また、本発明の信号検出回路は、直流通流
手段と放電手段とを、共通の抵抗で構成したので、構成
が簡単となり、信号検出回路を底コストで実現出来る。

【００４１】また、本発明の信号検出回路は、放電手段
を、トランジスタのベ−スまたはゲ−トに入力された信
号が無くなった時に、コンデンサに充電された電荷を強
制的に放電させる強制放電手段としたので、直流通流手
段としての抵抗を大きくしても放電が確実となり、また
抵抗を大きくすることで、トランジスタは少ないベ−ス
電流またはゲ−ト電圧で飽和するようになり、且つその
ときの抵抗に生ずる電圧降下は大きくなる。従って、信
号のレベルが低くても信号を検出することができ、受信
感度が上がる。

【００４２】また、本発明の信号検出回路は、トランジ
スタに、バイアス電流を流すようにしたので、無信号
時、例えば、信号待ち受け時の電力消費を押さえること
ができ、また、バイアス電流を流していることからレベ
ルの低い信号に対しても受信が可能で、受信感度を上げ
た使い方ができる。

【００４３】また、本発明の信号検出回路は、トランジ
スタのベ−スまたはゲ−ト、エミッタまたはソ−スに、
そのベ−スまたはゲ−ト、エミッタまたはソ−スがそれ
ぞれ直流的に接続された第二のトランジスタを設け、二
つのトランジスタでカレントミラ−回路を構成してバイ
アス電流を流すようにしたので、バイアス電流は、カレ
ントミラ−回路の負荷抵抗のみで微少範囲で設定でき、
また、周囲温度の変化に対しても安定性にすぐれてい
る。

【００４４】また、本発明の信号検出回路は、二つのト
ランジスタのベ−スまたはゲ−ト間に、信号の周波数に
共振する並列共振回路を接続したので、この並列共振回
路を介してベ−スまたはゲ−トにバイアス電圧を印加す
ることができ、回路が簡単になる。

【００４５】また、本発明の信号検出回路は、直流通流
手段を定電流源で構成し、定電流源の電流を、カレント
ミラ−回路の合計電流よりも僅か大きく設定したので、
信号を受信しない無信号時はエミッタまたはゲ−ト電圧
がほぼ０ボルトを維持し、受信によって増加した電流が
定電流源のトランジスタの設定電流を越えようとした時
点で急激に電圧が上昇する。このため、レベルの低い信
号も検出する事が出来る。また、トランジスタのエミッ
タまたはソ−ス電圧変化が急激であることから、エミッ
タまたはソ−スに接続される波形整形回路にＣＭＯＳ構
成のインバ−タを使用しても、このインバ−タに貫通電
流が流れることが無く、電源の電流消費が少なくて済
む。

【００４６】また、本発明の信号検出回路は、定電流源
を、第二のカレントミラ−回路で構成するようにしたの
で、温度変化に対してバイアス電流を安定にすることが
出来る。

【００４７】また、本発明の信号検出回路は、カレント
ミラ−回路の合計電流と、定電流源の電流とを、二つの
カレントミラ−回路の負荷抵抗により設定したので、電
流設定が容易に出来る。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態に係わる信号検出回
路である。

【図２】本発明の第一の実施の形態に係わる信号検出回
路の動作説明図である。

【図３】本発明の第一の実施の形態に係わる信号検出回
路の第一の変形例である。

【図４】本発明の第一の実施の形態に係わる信号検出回
路の第二の変形例である。

【図５】本発明の第二の実施の形態に係わる信号検出回
路である。

【図６】本発明の第二の実施の形態に係わる信号検出回
路の第一の変形例である。

【図７】本発明の第二の実施の形態に係わる信号検出回
路の第二の変形例である。

【図８】本発明の第二の実施の形態に係わる信号検出回
路の第三の変形例である。

【図９】本発明の第三の実施の形態に係わる信号検出回
路である。

【図１０】本発明の第三の実施の形態に係わる信号検出
回路の動作説明図である。

【図１１】本発明の第三の実施の形態に係わる信号検出
回路の第の変形例である。

【図１２】本発明の第四の実施の形態に係わる信号検出
回路である。

【図１３】本発明の第四の実施の形態に係わる信号検出
回路の動作説明図である。

【図１４】本発明の第四の実施の形態に係わる信号検出
回路の変形例である。

【図１５】従来の信号検出回路である。

【図１６】バ−スト信号の説明図である。

【符号の説明】

１トランジスタ２コイル３コンデンサ４並列共振回路５抵抗６コンデンサ７時定数回路８端子９インバ−タ１２積分回路２１第二のトランジスタ２２カレントミラ−回路２３．４３負荷抵抗２４バイパスコンデンサ２５．２６バイアス抵抗２８．３１．４６ダイオ−ド３１ダイオ−ド３２放電抵抗３３放電制御回路３４強制放電手段４１第三のトランジスタ４２第四のトランジスタ４４第二のカレントミラ−回路

Claims

【特許請求の範囲】

【請求項１】コレクタまたはドレインが電源に接続さ
れ、ベ−スまたはゲ−トに信号が入力されるトランジス
タのエミッタまたはソ−スと基準電位点との間に、前記
エミッタまたはソ−スからの電流を前記基準電位点に流
す直流通流手段と、一端が前記基準電位点に接続される
とともに前記直流通流手段に生ずる電圧を充電するコン
デンサとを備え、前記トランジスタのエミッタまたはソ
−ス、または前記コンデンサの他端から前記信号の検波
出力を得るようにしたことを特徴とする信号検出回路。
【請求項２】前記コンデンサの前記他端に、前記コン
デンサに充電された電荷を放電する放電手段を設けたこ
とを特徴とする請求項１記載の信号検出回路。
【請求項３】前記直流通流手段と前記放電手段とを、
共通の抵抗で構成したことを特徴とする請求項２記載の
信号検出回路。
【請求項４】前記放電手段を、前記トランジスタの前
記ベ−スまたはゲ−トに入力された前記信号が無くなっ
た時に前記コンデンサに充電された電荷を強制的に放電
させる強制放電手段としたことを特徴とする請求項２記
載の信号検出回路。
【請求項５】前記トランジスタに、微少のバイアス電
流を流すようにしたことを特徴とする請求項１、２、３
または４記載の信号検出回路。
【請求項６】前記トランジスタのベ−スまたはゲ−
ト、エミッタまたはソ−スにそのベ−スまたはゲ−ト、
エミッタまたはソ−スがそれぞれ直流的に接続されると
ともにそのコレクタまたはドレインが負荷抵抗を介して
前記電源に接続された第二のトランジスタを設け、前記
トランジスタと前記第二のトランジスタとでカレントミ
ラ−回路を構成して、前記トランジスタに前記微少のバ
イアス電流を流すようにしたことを特徴とする請求項５
記載の信号検出回路。
【請求項７】前記トランジスタの前記ベ−スまたはゲ
−トと前記第二のトランジスタの前記ベ−スまたはゲ−
トとの間に、前記信号の周波数に共振する並列共振回路
を接続したことを特徴とする請求項６記載の信号検出回
路。
【請求項８】前記直流通流手段を定電流源で構成し、
前記定電流源の電流を、前記カレントミラ−回路の合計
電流よりも僅か大きく設定したことを特徴とする請求項
６記載の信号検出回路。
【請求項９】前記定電流源を、前記トランジスタの前
記エミッタまたはソ−スに、コレクタまたはドレインが
接続されるとともに、エミッタまたはソ−スが接地され
た第三のトランジスタと、前記第三のトランジスタのベ
−スまたはゲ−ト、エミッタまたはソ−スに、ベ−スま
たはゲ−ト、エミッタまたはソ−スがそれぞれ接続され
るとともにそのコレクタまたはドレインが第二の負荷抵
抗を介して前記電源に接続された第四のトランジスタと
で構成し、前記第三のトランジスタと前記第四のトラン
ジスタとで第二のカレントミラ−回路を構成したことを
特徴とする請求項８記載の信号検出回路。
【請求項１０】前記カレントミラ−回路の合計電流
と、前記定電流源の電流とを、前記第一のカレントミラ
−回路を構成する前記第二ののトランジスタの前記負荷
抵抗と、前記第二のカレントミラ−回路を構成する前記
第四のトランジスタの前記第二の負荷抵抗とにより設定
したことを特徴とする請求項９記載の信号検出回路。