JPH10145439A - 受信装置およびデコーダ装置 - Google Patents
受信装置およびデコーダ装置Info
- Publication number
- JPH10145439A JPH10145439A JP8292846A JP29284696A JPH10145439A JP H10145439 A JPH10145439 A JP H10145439A JP 8292846 A JP8292846 A JP 8292846A JP 29284696 A JP29284696 A JP 29284696A JP H10145439 A JPH10145439 A JP H10145439A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- sampling
- bits
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】４値ＦＳＫ変調された信号をデコードする際に
は、周波数変移時に誤った値にデコードする可能性があ
り頼性が十分ではない。 【解決手段】４値ＦＳＫ変調された信号はＩ／Ｆ部１０
で受信されて復調され、コンパレータ２０で周波数偏位
の状態が検出されてその結果の信号がデコーダ３０に入
力される。デコーダ３０では、クロック制御部３３の制
御に基づいてクロック発生部３２が１データ転送速度の
３２倍の周波数のサンプリング信号を生成し、シフトレ
ジスタ３１はこの信号に基づいてコンパレータ２０より
出力される信号をサンプリングし順に記録し、３１個の
データが記憶された時点でデータ判定部３４がその３１
ビットの内の先頭および末尾の各８ビットを削除した１
５ビットのデータを読み出し、その中のデータ１のビッ
トの数をカウントし、８個以上であれば受信データは
１、７個以下であれば受信データは０と判定する。
は、周波数変移時に誤った値にデコードする可能性があ
り頼性が十分ではない。 【解決手段】４値ＦＳＫ変調された信号はＩ／Ｆ部１０
で受信されて復調され、コンパレータ２０で周波数偏位
の状態が検出されてその結果の信号がデコーダ３０に入
力される。デコーダ３０では、クロック制御部３３の制
御に基づいてクロック発生部３２が１データ転送速度の
３２倍の周波数のサンプリング信号を生成し、シフトレ
ジスタ３１はこの信号に基づいてコンパレータ２０より
出力される信号をサンプリングし順に記録し、３１個の
データが記憶された時点でデータ判定部３４がその３１
ビットの内の先頭および末尾の各８ビットを削除した１
５ビットのデータを読み出し、その中のデータ１のビッ
トの数をカウントし、８個以上であれば受信データは
１、７個以下であれば受信データは０と判定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ページャなどの４
値ＦＳＫ（Frequency Shift Keying：周波数偏移変調）
により基地局より送信された信号を正しく受信し再生す
ることのできる受信装置、および、そのような４値ＦＳ
Ｋ信号よりデータを正しく再生することのできるデコー
ダ装置に関する。
値ＦＳＫ（Frequency Shift Keying：周波数偏移変調）
により基地局より送信された信号を正しく受信し再生す
ることのできる受信装置、および、そのような４値ＦＳ
Ｋ信号よりデータを正しく再生することのできるデコー
ダ装置に関する。
【０００２】
【従来の技術】４値ＦＳＫ方式により変調された信号を
受信し、その受信データをデコードするページャなどの
受信装置のデータ受信方法について説明する。なお、こ
こでは、コンパレータ方式の受信装置を例にして説明す
る。このような受信装置においては、まず基地局から送
信されるＦＭ変調された信号を受信して復調して図３
（Ａ）に示すようなアナログ波形を得、さらに各搬送周
波数に対応する信号をコンパレータにより比較して図３
（Ｂ）に示すようなコンパレータ出力信号を得る。そし
て、このコンパレータ出力信号を図４に示すようなデコ
ーダ９０に入力して受信データをデコードする。
受信し、その受信データをデコードするページャなどの
受信装置のデータ受信方法について説明する。なお、こ
こでは、コンパレータ方式の受信装置を例にして説明す
る。このような受信装置においては、まず基地局から送
信されるＦＭ変調された信号を受信して復調して図３
（Ａ）に示すようなアナログ波形を得、さらに各搬送周
波数に対応する信号をコンパレータにより比較して図３
（Ｂ）に示すようなコンパレータ出力信号を得る。そし
て、このコンパレータ出力信号を図４に示すようなデコ
ーダ９０に入力して受信データをデコードする。
【０００３】図４に示すデコーダ９０においては、図３
（Ｂ）に示すようなコンパレータ出力信号をデータの受
信速度の所定数倍（ｘ倍）の周波数でサンプリングし、
順次シフトレジスタ９１に入力する。そして、ｘ−１個
のデータがシフトレジスタ９１に蓄積されたら、データ
判定部９２においてその蓄積された各ビットのデータの
多数決をとり、受信データを確定する。具体的には、た
とえばデータ受信速度の１６倍のサンプリング周波数で
コンパレータ出力をサンプリングしたら、１５個のデー
タがシフトレジスタに蓄積された時点で蓄積されたデー
タの０の数と１の数を比較し、データ１のビットが８個
以上であれば受信データは１と、データ１の数が７個以
下の場合には受信データは０と確定する。１つの受信デ
ータに対してこのような判定を行ったら、直ちに次の受
信データに対して同じ処理を繰り返し、順次送信される
データを受信する。
（Ｂ）に示すようなコンパレータ出力信号をデータの受
信速度の所定数倍（ｘ倍）の周波数でサンプリングし、
順次シフトレジスタ９１に入力する。そして、ｘ−１個
のデータがシフトレジスタ９１に蓄積されたら、データ
判定部９２においてその蓄積された各ビットのデータの
多数決をとり、受信データを確定する。具体的には、た
とえばデータ受信速度の１６倍のサンプリング周波数で
コンパレータ出力をサンプリングしたら、１５個のデー
タがシフトレジスタに蓄積された時点で蓄積されたデー
タの０の数と１の数を比較し、データ１のビットが８個
以上であれば受信データは１と、データ１の数が７個以
下の場合には受信データは０と確定する。１つの受信デ
ータに対してこのような判定を行ったら、直ちに次の受
信データに対して同じ処理を繰り返し、順次送信される
データを受信する。
【０００４】
【発明が解決しようとする課題】しかしこのような受信
装置においては、データを間違って再生する可能性があ
り、信頼性が十分ではないという問題がある。
装置においては、データを間違って再生する可能性があ
り、信頼性が十分ではないという問題がある。
【０００５】図３に示したように、復調波形が理論的な
きれいな場合には問題は生じないが、実際に受信装置が
受信した信号から復調された信号は、図５（Ａ）に示す
ようになまっている。そして、図５（Ａ）に示すように
たとえば「０」のデータが続いた場合、すなわち、４値
ＦＳＫのデータが００→１０、または、１０→００とな
った場合には、復調波形がある程度の時間「１」の領域
を通ってしまい、コンパレータの出力の一部のデータが
違ってしまうという問題がある。すなわち、図５（Ｂ）
に斜線で示すように、本来、「０」でなければならない
信号が、「１」となってしまうのである。この斜線の部
分は、波形の傾きによっては、狭くなったり、広くなっ
たりする。そして、このような図５（Ｂ）に示すような
データを、図３に示すような回路構成の従来のデコーダ
で再生しようとすると、特に図５（Ｂ）の斜線の部分が
広くなった場合などに、誤ったデータを再生する可能性
がある。
きれいな場合には問題は生じないが、実際に受信装置が
受信した信号から復調された信号は、図５（Ａ）に示す
ようになまっている。そして、図５（Ａ）に示すように
たとえば「０」のデータが続いた場合、すなわち、４値
ＦＳＫのデータが００→１０、または、１０→００とな
った場合には、復調波形がある程度の時間「１」の領域
を通ってしまい、コンパレータの出力の一部のデータが
違ってしまうという問題がある。すなわち、図５（Ｂ）
に斜線で示すように、本来、「０」でなければならない
信号が、「１」となってしまうのである。この斜線の部
分は、波形の傾きによっては、狭くなったり、広くなっ
たりする。そして、このような図５（Ｂ）に示すような
データを、図３に示すような回路構成の従来のデコーダ
で再生しようとすると、特に図５（Ｂ）の斜線の部分が
広くなった場合などに、誤ったデータを再生する可能性
がある。
【０００６】この部分を狭くするには、しきい値の値を
変更することによりできるが、コンパレータ出力自体の
データが違ったものになる可能性もある。また、データ
にノイズが含まれている場合、そのノイズの為にデータ
を間違って再生する可能性がある。
変更することによりできるが、コンパレータ出力自体の
データが違ったものになる可能性もある。また、データ
にノイズが含まれている場合、そのノイズの為にデータ
を間違って再生する可能性がある。
【０００７】したがって本発明の目的は、受信データの
デコード間違いが無く、信頼性の高い受信装置を提供す
ることにある。また本発明の他の目的は、４値ＦＳＫ復
調信号に基づいて適切にデータのデコーダが行えるよう
な、信頼性の高いデコーダを提供することにある。
デコード間違いが無く、信頼性の高い受信装置を提供す
ることにある。また本発明の他の目的は、４値ＦＳＫ復
調信号に基づいて適切にデータのデコーダが行えるよう
な、信頼性の高いデコーダを提供することにある。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、１つのデータ転送期間の先頭および末尾付近の信号
は、周波数の偏位状態となったりノイズがのりやすいこ
とに着目し、その転送期間の中央付近の信号を用いてデ
ータのデコードを行うようにした。
に、１つのデータ転送期間の先頭および末尾付近の信号
は、周波数の偏位状態となったりノイズがのりやすいこ
とに着目し、その転送期間の中央付近の信号を用いてデ
ータのデコードを行うようにした。
【０００９】したがって本発明の受信装置は、４値ＦＳ
Ｋされ基地局より送信された信号を受信し、該受信した
４値ＦＳＫされた信号を復調し、該復調された信号より
コンパレータ方式により所定の周波数の信号の検出を示
す信号を生成する信号処理手段と、前記生成された信号
に対して、当該信号のデータ転送速度より高速な所定の
サンプリング速度で、当該信号の１つのデータの転送に
対応する期間の略中央付近のデータを抽出し、所定数の
抽出データを出力するデータ抽出手段と、前記抽出され
た所定数のデータの値の中で、最も多い値を受信データ
と判定して出力する判定手段とを有する。
Ｋされ基地局より送信された信号を受信し、該受信した
４値ＦＳＫされた信号を復調し、該復調された信号より
コンパレータ方式により所定の周波数の信号の検出を示
す信号を生成する信号処理手段と、前記生成された信号
に対して、当該信号のデータ転送速度より高速な所定の
サンプリング速度で、当該信号の１つのデータの転送に
対応する期間の略中央付近のデータを抽出し、所定数の
抽出データを出力するデータ抽出手段と、前記抽出され
た所定数のデータの値の中で、最も多い値を受信データ
と判定して出力する判定手段とを有する。
【００１０】好適には、前記データ抽出手段は、前記デ
ータ転送速度の所定数倍の速度のサンプリングクロック
を発生するクロック発生手段と、前記発生されたサンプ
リングクロックに基づいて、前記生成された信号をサン
プリングするサンプリング手段と、前記サンプリングし
たデータの先頭および最後の各々所定数の前記サンプリ
ングしたデータを除外し、残りの略中央付近の所定数の
データを選択するデータ選択手段とを有する。また好適
には、前記サンプリング手段はシフトレジスタを有し、
前記サンプリングした信号を順次シフトさせながら順に
該シフトレジスタに記録し、前記データ選択手段は、前
記シフトレジスタの略中央付近の所定ビット幅のデータ
を出力する。
ータ転送速度の所定数倍の速度のサンプリングクロック
を発生するクロック発生手段と、前記発生されたサンプ
リングクロックに基づいて、前記生成された信号をサン
プリングするサンプリング手段と、前記サンプリングし
たデータの先頭および最後の各々所定数の前記サンプリ
ングしたデータを除外し、残りの略中央付近の所定数の
データを選択するデータ選択手段とを有する。また好適
には、前記サンプリング手段はシフトレジスタを有し、
前記サンプリングした信号を順次シフトさせながら順に
該シフトレジスタに記録し、前記データ選択手段は、前
記シフトレジスタの略中央付近の所定ビット幅のデータ
を出力する。
【００１１】また本発明のデコーダ装置は、４値ＦＳＫ
されて所定の転送速度で転送された信号に対して、復調
を行いコンパレータ方式により所定の周波数の信号を検
出して生成された信号に基づいて、元のデータを復元す
るデコーダ装置であって、前記データ転送速度の所定数
倍の速度のサンプリングクロックを発生するクロック発
生手段と、前記発生されたサンプリングクロックに基づ
いて、前記生成された信号をサンプリングするサンプリ
ング手段と、前記サンプリングしたデータの先頭および
最後の各々所定数の前記サンプリングしたデータを除外
し、残りの略中央付近の所定数のデータを選択するデー
タ選択手段と、前記選択された所定数のデータの値の中
で、最も多い値を受信データと判定して出力する判定手
段とを有する。
されて所定の転送速度で転送された信号に対して、復調
を行いコンパレータ方式により所定の周波数の信号を検
出して生成された信号に基づいて、元のデータを復元す
るデコーダ装置であって、前記データ転送速度の所定数
倍の速度のサンプリングクロックを発生するクロック発
生手段と、前記発生されたサンプリングクロックに基づ
いて、前記生成された信号をサンプリングするサンプリ
ング手段と、前記サンプリングしたデータの先頭および
最後の各々所定数の前記サンプリングしたデータを除外
し、残りの略中央付近の所定数のデータを選択するデー
タ選択手段と、前記選択された所定数のデータの値の中
で、最も多い値を受信データと判定して出力する判定手
段とを有する。
【００１２】なお特定的には、前記クロック発生手段
は、前記データ転送速度の３２倍の速度に対応する周期
のサンプリングクロックを発生し、前記サンプリング手
段は、前記サンプリングクロックに基づいて、前記生成
された信号を前記データ転送速度の３２倍のサンプリン
グ周波数で順次サンプリングし、前記データ選択手段
は、前記サンプリングしたデータの、先頭および最後の
各々８ビットを除外した、残りの略中央付近の１５ビッ
トを選択し、前記判定手段は、前記抽出された１５ビッ
トのデータより、値が１であるビットの数を計数し、該
計数値が８個以上ある場合には当該受信データを１と、
該計数値が７個以下である場合には当該受信データを０
と判定する。
は、前記データ転送速度の３２倍の速度に対応する周期
のサンプリングクロックを発生し、前記サンプリング手
段は、前記サンプリングクロックに基づいて、前記生成
された信号を前記データ転送速度の３２倍のサンプリン
グ周波数で順次サンプリングし、前記データ選択手段
は、前記サンプリングしたデータの、先頭および最後の
各々８ビットを除外した、残りの略中央付近の１５ビッ
トを選択し、前記判定手段は、前記抽出された１５ビッ
トのデータより、値が１であるビットの数を計数し、該
計数値が８個以上ある場合には当該受信データを１と、
該計数値が７個以下である場合には当該受信データを０
と判定する。
【００１３】
【発明の実施の形態】本発明の一実施の形態について、
本発明の受信装置をページャに適用した場合を用いて、
図１および図２を参照して説明する。図１は、本実施の
形態のページャの信号受信部の構成を示すブロック図で
ある。ページャの信号受信部１は、Ｉ／Ｆ部１０、コン
パレータ２０およびデコーダ３０を有する。また、デコ
ーダ３０は、シフトレジスタ３１、クロック発生部３
２、クロック制御部３３およびデータ判定部３４を有す
る。
本発明の受信装置をページャに適用した場合を用いて、
図１および図２を参照して説明する。図１は、本実施の
形態のページャの信号受信部の構成を示すブロック図で
ある。ページャの信号受信部１は、Ｉ／Ｆ部１０、コン
パレータ２０およびデコーダ３０を有する。また、デコ
ーダ３０は、シフトレジスタ３１、クロック発生部３
２、クロック制御部３３およびデータ判定部３４を有す
る。
【００１４】まず、ページャの信号受信部１の各部の構
成・機能について説明する。Ｉ／Ｆ部１０は、基地局か
ら送信されてきたＦＭ変調された信号を受信して復調
し、復調した信号をコンパレータ２０に出力する。コン
パレータ２０は、Ｉ／Ｆ部１０より入力される復調され
た信号に基づいて、各搬送周波数に対応して検出された
信号を比較して周波数偏位の状態を検出し、搬送周波数
を示す出力信号をデコーダ３０に出力する。
成・機能について説明する。Ｉ／Ｆ部１０は、基地局か
ら送信されてきたＦＭ変調された信号を受信して復調
し、復調した信号をコンパレータ２０に出力する。コン
パレータ２０は、Ｉ／Ｆ部１０より入力される復調され
た信号に基づいて、各搬送周波数に対応して検出された
信号を比較して周波数偏位の状態を検出し、搬送周波数
を示す出力信号をデコーダ３０に出力する。
【００１５】デコーダ３０のシフトレジスタ３１は、コ
ンパレータ２０より入力されるコンパレータ出力信号
を、クロック発生部３２より入力される所定のサンプリ
ング信号に同期してサンプリングし、順に記憶する。そ
して、記憶したデータのうち、最初および最後に記憶し
た各々所定ビット幅のデータを除く、中程のレジスタに
記憶されている所定ビット幅のデータを、要求に応じて
適宜データ判定部３４に出力する。本実施の形態におい
ては、このシフトレジスタ３１は３１ビットの記憶容量
を有し、記憶されたデータの先頭および末尾の８ビット
ずつを無視して、中程の１５ビットをデータ判定部３４
に出力する。
ンパレータ２０より入力されるコンパレータ出力信号
を、クロック発生部３２より入力される所定のサンプリ
ング信号に同期してサンプリングし、順に記憶する。そ
して、記憶したデータのうち、最初および最後に記憶し
た各々所定ビット幅のデータを除く、中程のレジスタに
記憶されている所定ビット幅のデータを、要求に応じて
適宜データ判定部３４に出力する。本実施の形態におい
ては、このシフトレジスタ３１は３１ビットの記憶容量
を有し、記憶されたデータの先頭および末尾の８ビット
ずつを無視して、中程の１５ビットをデータ判定部３４
に出力する。
【００１６】クロック発生部３２は、シフトレジスタ３
１においてデータをサンプリングし順にシフトさせるた
めのクロックを生成する。クロック発生部３２は、クロ
ック制御部３３からの制御信号に基づいて、内部の発振
器を用いて所定のサンプリング信号を生成し、シフトレ
ジスタ３１に出力する。
１においてデータをサンプリングし順にシフトさせるた
めのクロックを生成する。クロック発生部３２は、クロ
ック制御部３３からの制御信号に基づいて、内部の発振
器を用いて所定のサンプリング信号を生成し、シフトレ
ジスタ３１に出力する。
【００１７】クロック制御部３３は、クロック発生部３
２におけるサンプリング信号の生成を制御する制御部で
あり、図示せぬさらに上位の制御部からの制御信号に基
づいて、シフトレジスタ３１でサンプリングするコンパ
レータ出力信号の周期を決定し、この周期でクロック発
生部３２がサンプリング信号を生成するようにクロック
発生部３２を制御する。本実施の形態においては、クロ
ック制御部３３は、伝送される１つのデータ（１ビット
のデータ）の転送時間の１／３２の周期でサンプリング
信号が生成されるように、クロック発生部３２を制御す
る。
２におけるサンプリング信号の生成を制御する制御部で
あり、図示せぬさらに上位の制御部からの制御信号に基
づいて、シフトレジスタ３１でサンプリングするコンパ
レータ出力信号の周期を決定し、この周期でクロック発
生部３２がサンプリング信号を生成するようにクロック
発生部３２を制御する。本実施の形態においては、クロ
ック制御部３３は、伝送される１つのデータ（１ビット
のデータ）の転送時間の１／３２の周期でサンプリング
信号が生成されるように、クロック発生部３２を制御す
る。
【００１８】データ判定部３４は、シフトレジスタ３１
より入力されるデータに基づいて、最終的に受信したデ
ータが何であるか、すなわち１であるか０であるかを判
定する。シフトレジスタ３１からデータ判定部３４へ
は、記録されている３１ビットのデータの中の、先頭お
よび末尾の８ビットずつを除いた１５ビットが入力され
る。データ判定部３４は、この入力される１５ビットの
データより、値が１であるビットの数を計数し、この計
数結果が８以上であれば受信したデータは１、７以下で
あれば受信したデータは０であると判定する。つまり、
入力された所定ビット幅のデータについて、１または０
のビットの多い方を受信データとして出力する。なお、
データ判定部３４における判定処理の動作タイミング
は、図示せぬデコーダ３０内の制御部から入力される、
クロック発生部３２で生成されるサンプリング信号と同
期し、データ転送速度と同じ周期の信号に基づいて行わ
れるものとする。
より入力されるデータに基づいて、最終的に受信したデ
ータが何であるか、すなわち１であるか０であるかを判
定する。シフトレジスタ３１からデータ判定部３４へ
は、記録されている３１ビットのデータの中の、先頭お
よび末尾の８ビットずつを除いた１５ビットが入力され
る。データ判定部３４は、この入力される１５ビットの
データより、値が１であるビットの数を計数し、この計
数結果が８以上であれば受信したデータは１、７以下で
あれば受信したデータは０であると判定する。つまり、
入力された所定ビット幅のデータについて、１または０
のビットの多い方を受信データとして出力する。なお、
データ判定部３４における判定処理の動作タイミング
は、図示せぬデコーダ３０内の制御部から入力される、
クロック発生部３２で生成されるサンプリング信号と同
期し、データ転送速度と同じ周期の信号に基づいて行わ
れるものとする。
【００１９】次に、ページャの信号受信部１の動作につ
いて、図２を参照して説明する。図２は、コンパレータ
２０の出力信号に対するシフトレジスタ３１におけるサ
ンプリングの状態を示す図であり、信号ｃはコンパレー
タ出力信号、信号ｔはシフトレジスタ３１におけるサン
プリングタイミングである。なお、図２中に示す期間ａ
は、前述した図５における期間ａと対応している。ま
ず、基地局から送信されたＦＭ変調された信号は、Ｉ／
Ｆ部１０で受信されて復調され、コンパレータ２０にお
いて周波数偏位の状態が検出されてその結果の信号ｃが
デコーダ３０に入力される。
いて、図２を参照して説明する。図２は、コンパレータ
２０の出力信号に対するシフトレジスタ３１におけるサ
ンプリングの状態を示す図であり、信号ｃはコンパレー
タ出力信号、信号ｔはシフトレジスタ３１におけるサン
プリングタイミングである。なお、図２中に示す期間ａ
は、前述した図５における期間ａと対応している。ま
ず、基地局から送信されたＦＭ変調された信号は、Ｉ／
Ｆ部１０で受信されて復調され、コンパレータ２０にお
いて周波数偏位の状態が検出されてその結果の信号ｃが
デコーダ３０に入力される。
【００２０】デコーダ３０においては、クロック制御部
３３に入力される上位制御部からの指示に基づいてクロ
ック発生部３２が制御され、クロック発生部３２は１デ
ータ転送速度を３２倍にした図２に示すようなクロック
をサンプリング信号ｔとして生成しシフトレジスタ３１
に出力する。このサンプリング信号ｔに基づいて、シフ
トレジスタ３１はコンパレータ２０より出力されている
信号をサンプリングし、順にシフトレジスタ３１内のレ
ジスタをシフトさせる。
３３に入力される上位制御部からの指示に基づいてクロ
ック発生部３２が制御され、クロック発生部３２は１デ
ータ転送速度を３２倍にした図２に示すようなクロック
をサンプリング信号ｔとして生成しシフトレジスタ３１
に出力する。このサンプリング信号ｔに基づいて、シフ
トレジスタ３１はコンパレータ２０より出力されている
信号をサンプリングし、順にシフトレジスタ３１内のレ
ジスタをシフトさせる。
【００２１】そして、１データ分のサンプリングデータ
が揃った時点、すなわち３１個のデータがシフトレジス
タ３１に記憶された時点で、データ判定部３４はその３
１ビットの内の先頭および末尾の各８ビットを削除した
１５ビットのデータを読み出し、すなわち実質的にサン
プリングし、その中のデータ１のビットの数をカウント
する。そしてデータ判定部３４は、その計数値が８個以
上であれば受信データは１、７個以下であれば受信デー
タは０と判定し、判定結果を受信データとして出力す
る。以後、この処理を繰り返し、送信される４値ＦＳＫ
方式により変調された信号を順次受信する。
が揃った時点、すなわち３１個のデータがシフトレジス
タ３１に記憶された時点で、データ判定部３４はその３
１ビットの内の先頭および末尾の各８ビットを削除した
１５ビットのデータを読み出し、すなわち実質的にサン
プリングし、その中のデータ１のビットの数をカウント
する。そしてデータ判定部３４は、その計数値が８個以
上であれば受信データは１、７個以下であれば受信デー
タは０と判定し、判定結果を受信データとして出力す
る。以後、この処理を繰り返し、送信される４値ＦＳＫ
方式により変調された信号を順次受信する。
【００２２】このようなページャの信号受信部１におい
ては、たとえば図２に期間ｅで示すような（図５におけ
る斜線部分）、各転送データの移行部分においてコンパ
レータ信号ｃに生じる誤データ部分を適切にサンプリン
グ対象から除外し、安定しているデータ部分のみをサン
プリングすることができる。その結果、データを誤った
値にデコードすることがなくなり、常に正しいデータを
受信することができる。また、受信信号として不安定な
このような部分を用いていないので、その他の一般的な
ノイズにも強くなり、より信頼性の高くデコードするこ
とができる。
ては、たとえば図２に期間ｅで示すような（図５におけ
る斜線部分）、各転送データの移行部分においてコンパ
レータ信号ｃに生じる誤データ部分を適切にサンプリン
グ対象から除外し、安定しているデータ部分のみをサン
プリングすることができる。その結果、データを誤った
値にデコードすることがなくなり、常に正しいデータを
受信することができる。また、受信信号として不安定な
このような部分を用いていないので、その他の一般的な
ノイズにも強くなり、より信頼性の高くデコードするこ
とができる。
【００２３】なお、本発明は本実施の形態にのみ限定さ
れるものではなく、任意好適な改変が可能である。たと
えば、本実施の形態においては、１つのデータ転送期間
を１／３２にした期間を１のサンプリング周期とした、
すなわちデータ転送速度の３２倍のクロックでコンパレ
ータ２０の出力を受信するようにしたが、サンプリング
周波数はこれに限られない。たとえば１６倍のクロック
でサンプリングをしてもよく、４０倍、６４倍、１２８
倍・・・など、任意のクロックでサンプリングしてよ
い。
れるものではなく、任意好適な改変が可能である。たと
えば、本実施の形態においては、１つのデータ転送期間
を１／３２にした期間を１のサンプリング周期とした、
すなわちデータ転送速度の３２倍のクロックでコンパレ
ータ２０の出力を受信するようにしたが、サンプリング
周波数はこれに限られない。たとえば１６倍のクロック
でサンプリングをしてもよく、４０倍、６４倍、１２８
倍・・・など、任意のクロックでサンプリングしてよ
い。
【００２４】そして、それらの場合に、各データ転送期
間の先頭および末尾における捨てるデータのビット幅お
よび有効にするデータのビット幅も、任意に設定してよ
い。本実施の形態のように、サンプリング数の１／４
（８ビット）ずつを捨てて、中程の１／２（１５ビッ
ト）程度を実質的にサンプリングするようにしてもよい
し、たとえば１／６ずつを捨てて、中程の２／３程度を
サンプリングするようにしてもよい。これらの値は、１
データの転送期間に対するサンプリング周波数や、デー
タの転送特性などに応じて、任意に設定してよい。
間の先頭および末尾における捨てるデータのビット幅お
よび有効にするデータのビット幅も、任意に設定してよ
い。本実施の形態のように、サンプリング数の１／４
（８ビット）ずつを捨てて、中程の１／２（１５ビッ
ト）程度を実質的にサンプリングするようにしてもよい
し、たとえば１／６ずつを捨てて、中程の２／３程度を
サンプリングするようにしてもよい。これらの値は、１
データの転送期間に対するサンプリング周波数や、デー
タの転送特性などに応じて、任意に設定してよい。
【００２５】また、本実施の形態においては、４値ＦＳ
Ｋ方式により変調された信号を受信した場合について説
明したが、変調方式はこれに限られるものではなく、４
値以上の多値ＦＳＫ方式に対しても適用可能である。ま
た、本発明はコンパレータ方式により受信データをデコ
ードする装置にのみ適用されるものではなくＡ／Ｄ方式
により受信データをデコードする装置にも同様に適用可
能である。また、本実施の形態は、本発明のデコーダを
ページャに適用した場合について説明をしているが、こ
のデコーダの適用先はページャのみに限られない。多値
ＦＳＫされた信号を受信する任意の受信装置に対して適
用可能である。
Ｋ方式により変調された信号を受信した場合について説
明したが、変調方式はこれに限られるものではなく、４
値以上の多値ＦＳＫ方式に対しても適用可能である。ま
た、本発明はコンパレータ方式により受信データをデコ
ードする装置にのみ適用されるものではなくＡ／Ｄ方式
により受信データをデコードする装置にも同様に適用可
能である。また、本実施の形態は、本発明のデコーダを
ページャに適用した場合について説明をしているが、こ
のデコーダの適用先はページャのみに限られない。多値
ＦＳＫされた信号を受信する任意の受信装置に対して適
用可能である。
【００２６】また、このページャの信号受信部１の実施
形態としては、たとえば、Ｉ／Ｆ部１０およびコンパレ
ータ２０が１つの受信ＩＣ、デコーダ３０が１つのデコ
ーダＩＣとして各々ＩＣ化された構成が通常考えられる
が、このような構成に限られない。たとえば、デコーダ
３０の同期制御部（クロック発生部３２およびクロック
制御部３３）をデコーダとは別の構成としてもよいし、
逆に、Ｉ／Ｆ部１０からデコーダ３０を一体的に１のＩ
Ｃとして実施するようにしてもよい。そのような実施形
態は任意である。
形態としては、たとえば、Ｉ／Ｆ部１０およびコンパレ
ータ２０が１つの受信ＩＣ、デコーダ３０が１つのデコ
ーダＩＣとして各々ＩＣ化された構成が通常考えられる
が、このような構成に限られない。たとえば、デコーダ
３０の同期制御部（クロック発生部３２およびクロック
制御部３３）をデコーダとは別の構成としてもよいし、
逆に、Ｉ／Ｆ部１０からデコーダ３０を一体的に１のＩ
Ｃとして実施するようにしてもよい。そのような実施形
態は任意である。
【００２７】
【発明の効果】以上説明したように、本発明によれば多
値ＦＳＫ復調信号に基づいて適切にデータのデコードが
行えるような、信頼性の高いデコーダを提供することが
できる。また、受信データのデコード間違いが無く、信
頼性の高い受信装置を提供することができる。
値ＦＳＫ復調信号に基づいて適切にデータのデコードが
行えるような、信頼性の高いデコーダを提供することが
できる。また、受信データのデコード間違いが無く、信
頼性の高い受信装置を提供することができる。
【図１】本発明の一実施の形態のページャの信号受信部
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１に示したページャの信号受信部のコンパレ
ータの出力信号に対するシフトレジスタにおけるサンプ
リングの状態を示す図である。
ータの出力信号に対するシフトレジスタにおけるサンプ
リングの状態を示す図である。
【図３】４値ＦＳＫ方式により変調した信号を受信した
場合の理論的な信号波形を示す図であり、（Ａ）は受信
した信号を復調した信号を示す図、（Ｂ）はコンパレー
タ出力信号を示す図である。
場合の理論的な信号波形を示す図であり、（Ａ）は受信
した信号を復調した信号を示す図、（Ｂ）はコンパレー
タ出力信号を示す図である。
【図４】従来のページャの信号受信部の構成を示すブロ
ック図である。
ック図である。
【図５】４値ＦＳＫ方式により変調した信号を受信した
場合の実際の信号波形を示す図であり、（Ａ）は受信し
た信号を復調した信号を示す図、（Ｂ）はコンパレータ
出力信号を示す図である。
場合の実際の信号波形を示す図であり、（Ａ）は受信し
た信号を復調した信号を示す図、（Ｂ）はコンパレータ
出力信号を示す図である。
１…信号受信部、１０…Ｉ／Ｆ部、２０…コンパレー
タ、３０…デコーダ、３１…シフトレジスタ、３２…ク
ロック発生部、３３…クロック制御部、３４…データ判
定部、９０…デコーダ、９１…シフトレジスタ、９２…
データ判定部
タ、３０…デコーダ、３１…シフトレジスタ、３２…ク
ロック発生部、３３…クロック制御部、３４…データ判
定部、９０…デコーダ、９１…シフトレジスタ、９２…
データ判定部
Claims (7)
- 【請求項１】４値ＦＳＫ（Frequency Shift Keying：周
波数偏移変調）され送信された信号を受信し、該受信し
た信号を復調し、該復調された信号より各搬送周波数に
対応して検出される信号を比較することにより、前記送
信された信号の周波数を示す信号を生成する信号処理手
段と、 前記生成された信号に対して、当該信号のデータ転送速
度より高速な所定のサンプリング速度で、当該信号の１
つのデータの転送に対応する期間の略中央付近のデータ
を抽出し、所定数の抽出データを出力するデータ抽出手
段と、 前記抽出された所定数のデータの値の中で、最も多数の
値を受信データと判定して出力する判定手段とを有する
受信装置。 - 【請求項２】前記データ抽出手段は、 前記データ転送速度の所定数倍の速度のサンプリングク
ロックを発生するクロック発生手段と、 前記発生されたサンプリングクロックに基づいて、前記
生成された信号をサンプリングするサンプリング手段
と、 前記サンプリングしたデータの先頭および最後の各々所
定数のデータを除外し、残りの略中央付近の所定数のデ
ータを選択するデータ選択手段とを有する請求項１記載
の受信装置。 - 【請求項３】前記サンプリング手段はシフトレジスタを
有し、前記サンプリングした信号を順次シフトさせなが
ら順に該シフトレジスタに記録し、 前記データ選択手段は、前記シフトレジスタの略中央付
近の所定ビット幅のデータを出力する請求項２記載の受
信装置。 - 【請求項４】前記判定手段は、前記抽出された所定数の
データより、値が１であるデータの数を計数し、該計数
値が前記所定数の過半数以上ある場合には当該受信デー
タが１と、該計数値が前記過半数未満である場合には当
該受信データが０と判定する請求項１記載の受信装置。 - 【請求項５】前記データ抽出手段のクロック発生手段
は、前記データ転送速度の３２倍の速度に対応する周期
のサンプリングクロックを発生し、 前記データ抽出手段の前記サンプリング手段は、前記サ
ンプリングクロックに基づいて、前記生成された信号を
前記データ転送速度の３２倍のサンプリング周波数で３
１ビット順次サンプリングし、 前記データ抽出手段の前記データ選択手段は、前記サン
プリングしたデータの、先頭および最後の各々８ビット
を除外した、残りの略中央付近の１５ビットを選択し、 前記判定手段は、前記抽出された１５ビットのデータよ
り、値が１であるビットの数を計数し、該計数値が８個
以上ある場合には当該受信データを１と、該計数値が７
個以下である場合には当該受信データを０と判定する請
求項２記載の受信装置。 - 【請求項６】４値ＦＳＫされて所定の転送速度で転送さ
れた信号に対して復調を行い、該復調が行われた信号よ
り各搬送周波数に対応して検出される信号を比較するこ
とにより生成された前記送信された信号の周波数を示す
信号に基づいて、元のデータを復元するデコーダ装置で
あって、 前記データ転送速度の所定数倍の速度のサンプリングク
ロックを発生するクロック発生手段と、 前記発生されたサンプリングクロックに基づいて、前記
生成された信号をサンプリングするサンプリング手段
と、 前記サンプリングしたデータの先頭および最後の各々所
定数の前記サンプリングしたデータを除外し、残りの略
中央付近の所定数のデータを選択するデータ選択手段と
前記選択された所定数のデータの値の中で、最も多い値
を受信データと判定して出力する判定手段とを有するデ
コーダ装置。 - 【請求項７】前記クロック発生手段は、前記データ転送
速度の３２倍の速度に対応する周期のサンプリングクロ
ックを発生し、 前記サンプリング手段は、前記サンプリングクロックに
基づいて、前記生成された信号を前記データ転送速度の
３２倍のサンプリング周波数で３１ビット順次サンプリ
ングし、 前記データ選択手段は、前記サンプリングしたデータ
の、先頭および最後の各々８ビットを除外した、残りの
略中央付近の１５ビットを選択し、 前記判定手段は、前記抽出された１５ビットのデータよ
り、値が１であるビットの数を計数し、該計数値が８個
以上ある場合には当該受信データを１と、該計数値が７
個以下である場合には当該受信データを０と判定する請
求項６記載のデコーダ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8292846A JPH10145439A (ja) | 1996-11-05 | 1996-11-05 | 受信装置およびデコーダ装置 |
| US08/958,150 US5905763A (en) | 1996-11-05 | 1997-10-27 | Receiving apparatus and decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8292846A JPH10145439A (ja) | 1996-11-05 | 1996-11-05 | 受信装置およびデコーダ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10145439A true JPH10145439A (ja) | 1998-05-29 |
Family
ID=17787129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8292846A Pending JPH10145439A (ja) | 1996-11-05 | 1996-11-05 | 受信装置およびデコーダ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5905763A (ja) |
| JP (1) | JPH10145439A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141668A (ja) * | 2006-12-05 | 2008-06-19 | Sumitomo Electric Ind Ltd | 光受信装置 |
| JP2008537430A (ja) * | 2005-05-02 | 2008-09-11 | エヌエックスピー ビー ヴィ | アダプティブストローブオフセット調整付き受信機 |
| JPWO2021161736A1 (ja) * | 2020-02-13 | 2021-08-19 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981204B2 (en) * | 2002-07-19 | 2005-12-27 | Texas Instruments Incorporated | Programmable glitch filter for an asynchronous data communication interface |
| JP4206109B2 (ja) * | 2006-07-31 | 2009-01-07 | 東芝テック株式会社 | 無線タグ読取り装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486715A (en) * | 1982-08-04 | 1984-12-04 | Honeywell Inc. | Frequency shift key demodulator |
| US4574247A (en) * | 1984-05-21 | 1986-03-04 | Multi-Elmac Company | FM Signal demodulator |
-
1996
- 1996-11-05 JP JP8292846A patent/JPH10145439A/ja active Pending
-
1997
- 1997-10-27 US US08/958,150 patent/US5905763A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537430A (ja) * | 2005-05-02 | 2008-09-11 | エヌエックスピー ビー ヴィ | アダプティブストローブオフセット調整付き受信機 |
| US7940874B2 (en) | 2005-05-02 | 2011-05-10 | Nxp B.V. | Receiver with adaptive strobe offset adjustment |
| JP2008141668A (ja) * | 2006-12-05 | 2008-06-19 | Sumitomo Electric Ind Ltd | 光受信装置 |
| JPWO2021161736A1 (ja) * | 2020-02-13 | 2021-08-19 | ||
| WO2021161736A1 (ja) * | 2020-02-13 | 2021-08-19 | アルプスアルパイン株式会社 | 受信機 |
| US12003357B2 (en) | 2020-02-13 | 2024-06-04 | Alps Alpine Co., Ltd. | Receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| US5905763A (en) | 1999-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4302845A (en) | Phase-encoded data signal demodulator | |
| KR0161710B1 (ko) | 최우검출법을 사용하여 독출데이타를 복조하는 자기디스크장치 | |
| JP4029498B2 (ja) | ビタビ検出方法並びにビタビ検出装置 | |
| JPH10145439A (ja) | 受信装置およびデコーダ装置 | |
| JP2000341136A (ja) | 復号装置及びデータの復号方法 | |
| JP3108364B2 (ja) | データ復調装置 | |
| EP0803999B1 (en) | Demodulator device for data carried by subcarriers | |
| JP3716421B2 (ja) | 復調装置および復調方法 | |
| JPH05334811A (ja) | 再生データ検出方式 | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JP4551180B2 (ja) | Ａｓｋ復調装置およびそれを用いた無線装置 | |
| CN1189728A (zh) | 接收设备和解码器 | |
| JPH06232930A (ja) | クロック再生回路 | |
| JPH10511833A (ja) | チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置 | |
| JP3561595B2 (ja) | Ｒｄｓ受信装置 | |
| JP4178680B2 (ja) | Ｐｌｌ回路及び位相誤差検出方法 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| EP0772303A2 (en) | Viterbi detector with path-memory of reduced size | |
| KR20010010001A (ko) | 4레벨 디지털 신호의 데이터 복원장치 | |
| JP2003223765A (ja) | 復調装置 | |
| JPS63228839A (ja) | 回線品質監視装置 | |
| JP3458782B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP3015680B2 (ja) | バイフェ−ズｂｐｓｋ信号の復号回路 | |
| CN1193860A (zh) | 数字滤波系统 | |
| JP2000215616A (ja) | デ―タ復調装置 |