JPH10149618A - データ伝送方法、データ伝送装置及び媒体 - Google Patents
データ伝送方法、データ伝送装置及び媒体Info
- Publication number
- JPH10149618A JPH10149618A JP8308903A JP30890396A JPH10149618A JP H10149618 A JPH10149618 A JP H10149618A JP 8308903 A JP8308903 A JP 8308903A JP 30890396 A JP30890396 A JP 30890396A JP H10149618 A JPH10149618 A JP H10149618A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- transmission
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】ＡＶデータの伝送において、コンピュータのハ
ードウェア又はソフトウェアの構成に依存して伝送可能
量が変化するため、再生映像のフレーム落ちが生じる問
題や、システム構成が変わるたびにハードウェアやソフ
トウェアの変更が必要となるという問題。 【解決手段】システムが転送可能なデータ量を検知し、
転送データを複数のブロックに分割してリスト１３を作
成する。転送手段１５がリスト１３を参照して、ＶＴＲ
１あるいはネットワークとメモリ３との間の入出力を行
う。これにより、システム構成に依存せず、効率が良く
信頼性のある高速データ伝送が可能である。また、伝送
中にデータの並びを変更することが出来る。
ードウェア又はソフトウェアの構成に依存して伝送可能
量が変化するため、再生映像のフレーム落ちが生じる問
題や、システム構成が変わるたびにハードウェアやソフ
トウェアの変更が必要となるという問題。 【解決手段】システムが転送可能なデータ量を検知し、
転送データを複数のブロックに分割してリスト１３を作
成する。転送手段１５がリスト１３を参照して、ＶＴＲ
１あるいはネットワークとメモリ３との間の入出力を行
う。これにより、システム構成に依存せず、効率が良く
信頼性のある高速データ伝送が可能である。また、伝送
中にデータの並びを変更することが出来る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、映像をあ
らわすデータ、音声をあらわすデータ、およびこれら以
外の補助データを情報記録再生装置とコンピュータ間で
入出力する場合に利用可能な、データ伝送方法、データ
伝送装置及び媒体に関するものである。
らわすデータ、音声をあらわすデータ、およびこれら以
外の補助データを情報記録再生装置とコンピュータ間で
入出力する場合に利用可能な、データ伝送方法、データ
伝送装置及び媒体に関するものである。
【０００２】
【従来の技術】映像および音声などの情報を記録あるい
は再生する装置（ＶＴＲ，ビデオカメラ、ハードディス
ク、光ディスクなど）を、専用のインタフェースやネッ
トワークを介してコンピュータと接続し、データを伝送
することにより、コンピュータ上で映像や音声等の編集
作業が行われている（例えば、特許出願番号８−１７６
９３４の記録再生装置など）。
は再生する装置（ＶＴＲ，ビデオカメラ、ハードディス
ク、光ディスクなど）を、専用のインタフェースやネッ
トワークを介してコンピュータと接続し、データを伝送
することにより、コンピュータ上で映像や音声等の編集
作業が行われている（例えば、特許出願番号８−１７６
９３４の記録再生装置など）。
【０００３】
【発明が解決しようとする課題】しかしながら、コンピ
ュータにおけるハードウェアおよびオペレーティングシ
ステムなどのソフトウェアのシステム構成に依存して、
全体のデータ転送レートの内、各種処理に割り当てられ
る、単位時間内に伝送可能なデータ量がそれぞれ変化す
るため、システム構成が変わると伝送が不可能になった
り、再生映像がフレーム落ちするなどの現象が生じた
り、逆に、伝送可能なデータ量よりも少ないデータ量で
しか伝送できず、効率が悪くなる現象がある。また、シ
ステム構成が変わる度にハードウェアあるいはソフトウ
ェアを変更しなければならないという問題がある。さら
に、データを伝送しながら編集作業を同時に行うような
場合などに、伝送されるデータを取りこぼしてしまうな
どという課題がある。
ュータにおけるハードウェアおよびオペレーティングシ
ステムなどのソフトウェアのシステム構成に依存して、
全体のデータ転送レートの内、各種処理に割り当てられ
る、単位時間内に伝送可能なデータ量がそれぞれ変化す
るため、システム構成が変わると伝送が不可能になった
り、再生映像がフレーム落ちするなどの現象が生じた
り、逆に、伝送可能なデータ量よりも少ないデータ量で
しか伝送できず、効率が悪くなる現象がある。また、シ
ステム構成が変わる度にハードウェアあるいはソフトウ
ェアを変更しなければならないという問題がある。さら
に、データを伝送しながら編集作業を同時に行うような
場合などに、伝送されるデータを取りこぼしてしまうな
どという課題がある。
【０００４】本発明は、上記従来の課題を解決するため
になされたものであり、システム構成に依存せず、情報
記録再生装置に対して効率的にデータを高速伝送出来、
あるいは、信頼性をより一層高めることが出来るデータ
伝送方法、データ伝送装置及び媒体を提供することを目
的とする。
になされたものであり、システム構成に依存せず、情報
記録再生装置に対して効率的にデータを高速伝送出来、
あるいは、信頼性をより一層高めることが出来るデータ
伝送方法、データ伝送装置及び媒体を提供することを目
的とする。
【０００５】
【課題を解決するための手段】請求項１記載の本発明
は、転送要求のあった所定のデータを入出力手段により
入力及び／又は出力する入出力ステップと、前記所定の
データをメモリ手段に一時的に蓄積するための蓄積ステ
ップと、前記入出力手段と前記メモリ手段の間でデータ
を伝送するための伝送ステップと、前記転送要求に基づ
いて前記データの伝送が行われる際、単位期間当たりの
転送可能なデータ量を調べ、前記所定のデータのデータ
量が前記転送可能なデータ量を超える場合には、前記所
定のデータを前記転送可能なデータ量を超えない大きさ
のデータブロックに分割し、それら分割されたデータブ
ロックを一単位として前記伝送を行わせるための制御ス
テップとを具備するデータ伝送方法である。
は、転送要求のあった所定のデータを入出力手段により
入力及び／又は出力する入出力ステップと、前記所定の
データをメモリ手段に一時的に蓄積するための蓄積ステ
ップと、前記入出力手段と前記メモリ手段の間でデータ
を伝送するための伝送ステップと、前記転送要求に基づ
いて前記データの伝送が行われる際、単位期間当たりの
転送可能なデータ量を調べ、前記所定のデータのデータ
量が前記転送可能なデータ量を超える場合には、前記所
定のデータを前記転送可能なデータ量を超えない大きさ
のデータブロックに分割し、それら分割されたデータブ
ロックを一単位として前記伝送を行わせるための制御ス
テップとを具備するデータ伝送方法である。
【０００６】請求項２記載の本発明は、映像、音声また
は補助データのうち少なくとも１つを含むデータを第１
のデータとして入出力する入出力手段と、前記第１のデ
ータを蓄積するためのメモリ手段と、前記入出力手段と
前記メモリ手段の間でデータを伝送する伝送手段と、前
記入出力手段と前記メモリ手段との間のデータの前記伝
送を制御する第１の制御手段と、前記第１のデータの伝
送が行われる際、前記伝送手段を介して特定の期間に転
送可能なデータ量を検出し、前記第１のデータが前記転
送可能なデータ量を超える場合には、前記第１のデータ
を前記データ量を超えない大きさのデータブロックに分
割して伝送するように、少なくとも前記入出力手段と前
記メモリ手段と前記第１の制御手段とを制御する第２の
制御手段とを具備するデータ伝送装置である。
は補助データのうち少なくとも１つを含むデータを第１
のデータとして入出力する入出力手段と、前記第１のデ
ータを蓄積するためのメモリ手段と、前記入出力手段と
前記メモリ手段の間でデータを伝送する伝送手段と、前
記入出力手段と前記メモリ手段との間のデータの前記伝
送を制御する第１の制御手段と、前記第１のデータの伝
送が行われる際、前記伝送手段を介して特定の期間に転
送可能なデータ量を検出し、前記第１のデータが前記転
送可能なデータ量を超える場合には、前記第１のデータ
を前記データ量を超えない大きさのデータブロックに分
割して伝送するように、少なくとも前記入出力手段と前
記メモリ手段と前記第１の制御手段とを制御する第２の
制御手段とを具備するデータ伝送装置である。
【０００７】請求項３記載の本発明は、上記データブロ
ックの分割の際に利用される、それらデータブロックの
少なくとも各データ量を表したリストを作成するリスト
作成手段と、前記リストの内容に基づいて前記データブ
ロックに分割された前記第１のデータを前記伝送手段に
転送する、前記入出力手段内又は前記第２の制御手段内
の転送手段とを具備するデータ伝送装置である。
ックの分割の際に利用される、それらデータブロックの
少なくとも各データ量を表したリストを作成するリスト
作成手段と、前記リストの内容に基づいて前記データブ
ロックに分割された前記第１のデータを前記伝送手段に
転送する、前記入出力手段内又は前記第２の制御手段内
の転送手段とを具備するデータ伝送装置である。
【０００８】請求項４記載の本発明は、上記入出力手段
は、前記第１のデータを一時記憶する第１のバッファ
と、前記第１のバッファとは異なるビット幅で前記第１
のデータを一時記憶する第２のバッファと、前記第１の
バッファと前記第２のバッファとの間でビット幅の変換
を行って前記第１のデータを入出力する第１のインタフ
ェースと、前記伝送手段からの信号に従って前記第２の
バッファと前記伝送手段との間の前記第１のデータの入
出力を行う第２のインタフェースとを具備するデータ伝
送装置である。
は、前記第１のデータを一時記憶する第１のバッファ
と、前記第１のバッファとは異なるビット幅で前記第１
のデータを一時記憶する第２のバッファと、前記第１の
バッファと前記第２のバッファとの間でビット幅の変換
を行って前記第１のデータを入出力する第１のインタフ
ェースと、前記伝送手段からの信号に従って前記第２の
バッファと前記伝送手段との間の前記第１のデータの入
出力を行う第２のインタフェースとを具備するデータ伝
送装置である。
【０００９】請求項５記載の本発明は、上記入出力手段
は、外部のデータ入出力装置とも接続されており、前記
第１のデータが、前記データ入出力装置に対して記録さ
れること及び／又は前記データ入出力装置により再生さ
れるデータ伝送装置である。
は、外部のデータ入出力装置とも接続されており、前記
第１のデータが、前記データ入出力装置に対して記録さ
れること及び／又は前記データ入出力装置により再生さ
れるデータ伝送装置である。
【００１０】請求項６記載の本発明は、前記データ入出
力装置は、第１の同期信号を発生し、前記第１のインタ
フェースは、前記発生された第１の同期信号に従って、
前記第１のバッファとのデータ入出力の同期を取り、さ
らに前記第２のインタフェースに対する第２の同期信号
を発生し、前記第２のインタフェースは、前記発生され
た第２の同期信号に従って、前記伝送手段とのデータ入
出力の同期を取り、さらに前記伝送手段から転送が要求
されている場合に前記伝送手段に対してデータの入出力
を行うデータ伝送装置である。
力装置は、第１の同期信号を発生し、前記第１のインタ
フェースは、前記発生された第１の同期信号に従って、
前記第１のバッファとのデータ入出力の同期を取り、さ
らに前記第２のインタフェースに対する第２の同期信号
を発生し、前記第２のインタフェースは、前記発生され
た第２の同期信号に従って、前記伝送手段とのデータ入
出力の同期を取り、さらに前記伝送手段から転送が要求
されている場合に前記伝送手段に対してデータの入出力
を行うデータ伝送装置である。
【００１１】請求項７記載の本発明は、Ｎを２以上の整
数として、前記データ入出力装置は、１フレーム期間中
に１つの同期信号を発生し、さらに１フレーム期間中に
Ｎフレーム分の前記第１のデータを入力あるいは出力す
るデータ伝送装置である。
数として、前記データ入出力装置は、１フレーム期間中
に１つの同期信号を発生し、さらに１フレーム期間中に
Ｎフレーム分の前記第１のデータを入力あるいは出力す
るデータ伝送装置である。
【００１２】請求項８記載の本発明は、上記データ入出
力装置は、ＤＶＣ形式のデータを通常の４倍の速度で記
録再生可能な記録再生装置であるデータ伝送装置であ
る。
力装置は、ＤＶＣ形式のデータを通常の４倍の速度で記
録再生可能な記録再生装置であるデータ伝送装置であ
る。
【００１３】請求項９記載の本発明は、上記入出力手段
は、ＤＶＣ方式のデータをＰＣＩバス形式に、またはそ
の逆に変換するインタフェースであるデータ伝送装置で
ある。
は、ＤＶＣ方式のデータをＰＣＩバス形式に、またはそ
の逆に変換するインタフェースであるデータ伝送装置で
ある。
【００１４】請求項１０記載の本発明は、上記入出力手
段は、ネットワークを介して伝送されるデータをＰＣＩ
バス形式に、またはその逆に変換するインタフェースで
あるデータ伝送装置である。
段は、ネットワークを介して伝送されるデータをＰＣＩ
バス形式に、またはその逆に変換するインタフェースで
あるデータ伝送装置である。
【００１５】請求項１１記載の本発明は、上記メモリ手
段は、コンピュータの主記憶であるデータ伝送装置であ
る。
段は、コンピュータの主記憶であるデータ伝送装置であ
る。
【００１６】請求項１２記載の本発明は、上記伝送手段
は、ＰＣＩバスであるデータ伝送装置である。
は、ＰＣＩバスであるデータ伝送装置である。
【００１７】請求項１３記載の本発明は、上記第１の制
御手段は、マイクロプロセッサであるデータ伝送装置で
ある。
御手段は、マイクロプロセッサであるデータ伝送装置で
ある。
【００１８】請求項１４記載の本発明は、上記第２の制
御手段は、アプリケーションソフトウエアあるいはデバ
イスドライバあるいはオペレーションシステムであるデ
ータ伝送装置である。
御手段は、アプリケーションソフトウエアあるいはデバ
イスドライバあるいはオペレーションシステムであるデ
ータ伝送装置である。
【００１９】請求項１５記載の本発明は、上記リスト
は、前記メモリ手段あるいは前記入出力手段に作成され
るデータ伝送装置である。
は、前記メモリ手段あるいは前記入出力手段に作成され
るデータ伝送装置である。
【００２０】請求項１６記載の本発明は、上記リスト
は、前記入出力手段からアクセス可能であるデータ伝送
装置である。
は、前記入出力手段からアクセス可能であるデータ伝送
装置である。
【００２１】請求項１７記載の本発明は、上記リスト
は、前記各データ量に加えて、前記入出力手段から前記
メモリ手段へ前記各データブロックの伝送が行われる際
には、それらデータブロックの転送先のアドレス情報を
含むものであり、又、前記メモリ手段から前記入出力手
段へ前記各データブロックの伝送が行われる際には、そ
れらデータブロックの転送元のアドレス情報を含むもの
であるデータ伝送装置である。
は、前記各データ量に加えて、前記入出力手段から前記
メモリ手段へ前記各データブロックの伝送が行われる際
には、それらデータブロックの転送先のアドレス情報を
含むものであり、又、前記メモリ手段から前記入出力手
段へ前記各データブロックの伝送が行われる際には、そ
れらデータブロックの転送元のアドレス情報を含むもの
であるデータ伝送装置である。
【００２２】請求項１８記載の本発明は、上記リスト
は、前記ブロックデータの伝送の結果、前記前記入出力
手段又は前記第２のインタフェースにおける前記第１の
データのデータ並びと、それと内容的に対応する前記メ
モリ手段におけるデータのデータ並びとを、異ならせる
ように作成されるデータ伝送装置である。
は、前記ブロックデータの伝送の結果、前記前記入出力
手段又は前記第２のインタフェースにおける前記第１の
データのデータ並びと、それと内容的に対応する前記メ
モリ手段におけるデータのデータ並びとを、異ならせる
ように作成されるデータ伝送装置である。
【００２３】請求項１９記載の本発明は、上記リスト
は、その内容に前記入出力手段あるいは前記第２のイン
タフェースの制御を行うコマンドを有するデータ伝送装
置である。
は、その内容に前記入出力手段あるいは前記第２のイン
タフェースの制御を行うコマンドを有するデータ伝送装
置である。
【００２４】請求項２０記載の本発明は、請求項１に記
載の各ステップの全部又は一部のステップをコンピュー
タに実行させるためのプログラムを記録した媒体であ
る。
載の各ステップの全部又は一部のステップをコンピュー
タに実行させるためのプログラムを記録した媒体であ
る。
【００２５】請求項２１記載の本発明は、請求項２〜１
９の何れか一つの請求項に記載の各手段の全部又は一部
の手段の機能をコンピュータに実行させるためのプログ
ラムを記録した媒体である。
９の何れか一つの請求項に記載の各手段の全部又は一部
の手段の機能をコンピュータに実行させるためのプログ
ラムを記録した媒体である。
【００２６】上述の構成により、システム構成に依存せ
ず、効率の良い高速データ伝送が可能となる。
ず、効率の良い高速データ伝送が可能となる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２８】（実施の形態１）図１は本発明の第１の実
施の形態を示すシステム構成図である。
施の形態を示すシステム構成図である。
【００２９】ＶＴＲ１は、映像データ、音声データ、そ
の他の補助データを含むＤＶＣ形式のデータを記録再生
する（ＤＶＣ形式については、特許出願番号８−１７６
９３４などに記載がある）。インタフェース２は、ＶＴ
Ｒ１とＰＣＩバス４とのインタフェースであり、ＶＴＲ
１から出力されたデータをＰＣＩバス形式に変換する。
ＰＣＩバス４上のデータは、メモリ３上のソフトウェア
６とＣＰＵ５により制御され、メモリ３のデータ領域７
へ、後述する様にデータブロック単位で伝送される。ソ
フトウェア６は、ＰＣＩバス４を介して転送可能なデー
タ量を検出し、転送要求のあったデータを、その転送可
能なデータ量を超えない大きさのデータブロックに分割
する転送手段８を有している。また、データ領域７から
ＶＴＲ１への伝送も逆順で同様に行われる。
の他の補助データを含むＤＶＣ形式のデータを記録再生
する（ＤＶＣ形式については、特許出願番号８−１７６
９３４などに記載がある）。インタフェース２は、ＶＴ
Ｒ１とＰＣＩバス４とのインタフェースであり、ＶＴＲ
１から出力されたデータをＰＣＩバス形式に変換する。
ＰＣＩバス４上のデータは、メモリ３上のソフトウェア
６とＣＰＵ５により制御され、メモリ３のデータ領域７
へ、後述する様にデータブロック単位で伝送される。ソ
フトウェア６は、ＰＣＩバス４を介して転送可能なデー
タ量を検出し、転送要求のあったデータを、その転送可
能なデータ量を超えない大きさのデータブロックに分割
する転送手段８を有している。また、データ領域７から
ＶＴＲ１への伝送も逆順で同様に行われる。
【００３０】さらに、データ領域７のデータは、ソフト
ウェア６により処理された後、ＰＣＩバス４に接続され
ているＶＧＡインタフェース１０を介して、モニター１
１に出力されることが可能であり、同様にＰＣＩバス４
に接続されたＳＣＳＩインタフェース９を介してハード
ディスク１２に対して入出力を行うことも可能である。
ウェア６により処理された後、ＰＣＩバス４に接続され
ているＶＧＡインタフェース１０を介して、モニター１
１に出力されることが可能であり、同様にＰＣＩバス４
に接続されたＳＣＳＩインタフェース９を介してハード
ディスク１２に対して入出力を行うことも可能である。
【００３１】利用者は、図示しないキーボードやマウス
を利用して上述の操作を行うことが出来る。
を利用して上述の操作を行うことが出来る。
【００３２】なお、第１の実施の形態ではＰＣＩバスを
用いているが、ＩＳＡバスなどの他のバスであっても構
わない。
用いているが、ＩＳＡバスなどの他のバスであっても構
わない。
【００３３】また、記録再生装置としてＶＴＲを用いて
いるが、光ディスクやハードディスクなどの他の記録再
生装置であっても構わない。
いるが、光ディスクやハードディスクなどの他の記録再
生装置であっても構わない。
【００３４】また、記録再生装置ではなく、ネットワー
クであっても構わない。
クであっても構わない。
【００３５】また、データは、公知のＤＶＣ形式を用い
ているが、これに限らず他の形式のデータでも構わな
い。
ているが、これに限らず他の形式のデータでも構わな
い。
【００３６】また、ソフトウェア６は、アプリケーショ
ンプログラム、デバイスドライバ、オペレーションシス
テムのいずれであってもよい。
ンプログラム、デバイスドライバ、オペレーションシス
テムのいずれであってもよい。
【００３７】また、ハードディスク１２とのインタフェ
ースは、ＩＤＥ、ＥＩＤＥなど他のインタフェースであ
ってもよい。
ースは、ＩＤＥ、ＥＩＤＥなど他のインタフェースであ
ってもよい。
【００３８】図２は、ソフトウェア６の動作の一例を示
すフローチャートである。
すフローチャートである。
【００３９】ソフトウェア６は、データの転送要求を受
け取る（２１）と、転送要求量（２２）とバスが許容す
る転送可能データ量の獲得（２３）を行う。この転送可
能データ量の獲得については後述する。その後、転送要
求量と転送可能データ量の大きさを比較（２４）し、転
送可能データ量が転送要求量よりも小さい場合には、要
求されたデータを、転送可能データ量を超えないデータ
サイズのデータブロックに分割（２５）し、それら分割
された複数のデータブロックについて、各ブロックを一
単位として転送を行い（２６）、そうでない場合は、要
求されたすべてのデータを一度に転送する。
け取る（２１）と、転送要求量（２２）とバスが許容す
る転送可能データ量の獲得（２３）を行う。この転送可
能データ量の獲得については後述する。その後、転送要
求量と転送可能データ量の大きさを比較（２４）し、転
送可能データ量が転送要求量よりも小さい場合には、要
求されたデータを、転送可能データ量を超えないデータ
サイズのデータブロックに分割（２５）し、それら分割
された複数のデータブロックについて、各ブロックを一
単位として転送を行い（２６）、そうでない場合は、要
求されたすべてのデータを一度に転送する。
【００４０】なお、転送可能データ量の獲得は、オペレ
ーションシステムに用意されている関数から獲得しても
よいし、バスを介しての転送用に確保されているメモリ
領域、即ち、図１に示すデータ領域７の未使用部分量か
ら割り出してもよい。
ーションシステムに用意されている関数から獲得しても
よいし、バスを介しての転送用に確保されているメモリ
領域、即ち、図１に示すデータ領域７の未使用部分量か
ら割り出してもよい。
【００４１】（実施の形態２）図３は本発明の第２の実
施の形態を示すシステム構成図である。
施の形態を示すシステム構成図である。
【００４２】図３において、図１と同番号のものは説明
を省く。
を省く。
【００４３】リスト１３は、ソフトウェア６により作成
されるものであり、実施の形態１で示したようなデータ
を分割する必要がある際に、分割ブロックの先頭アドレ
ス（転送先のアドレス又は転送元のアドレス）と大きさ
（データサイズ）をリストとして記憶している。リスト
の形式としては、例えば図４のようなものがあげられる
が、ソフトウェア６からアクセスできる形式であれば、
どのような形式でも構わない。リストの作成について
は、後述する実施の形態で更に述べる。
されるものであり、実施の形態１で示したようなデータ
を分割する必要がある際に、分割ブロックの先頭アドレ
ス（転送先のアドレス又は転送元のアドレス）と大きさ
（データサイズ）をリストとして記憶している。リスト
の形式としては、例えば図４のようなものがあげられる
が、ソフトウェア６からアクセスできる形式であれば、
どのような形式でも構わない。リストの作成について
は、後述する実施の形態で更に述べる。
【００４４】例えば、ＶＴＲ１からメモリ３へデータが
転送される場合は、作成されたリスト１３の分割ブロッ
クの先頭アドレス（転送先となるメモリ３内のアドレス
に対応する）と大きさが、転送手段８によって順に読み
出され、それに応じてＣＰＵ５は、インタフェース２及
びＰＣＩバス４を介して、ＶＴＲ１のデータが、上記分
割ブロック毎に、上記転送先のアドレスに格納される様
に、メモリ３に伝送する。
転送される場合は、作成されたリスト１３の分割ブロッ
クの先頭アドレス（転送先となるメモリ３内のアドレス
に対応する）と大きさが、転送手段８によって順に読み
出され、それに応じてＣＰＵ５は、インタフェース２及
びＰＣＩバス４を介して、ＶＴＲ１のデータが、上記分
割ブロック毎に、上記転送先のアドレスに格納される様
に、メモリ３に伝送する。
【００４５】又、これとは逆に、メモリ３からＶＴＲ１
へデータが転送される場合は、作成されたリスト１３の
分割ブロックの先頭アドレス（転送元であるメモリ３の
アドレスに対応する）と大きさが、転送手段８によって
順に読み出されることにより、ＣＰＵ５は、メモリ３の
該当するアドレスから該当する大きさのデータブロック
を読み出して、ＰＣＩバス４を介してインタフェース２
に伝送する。
へデータが転送される場合は、作成されたリスト１３の
分割ブロックの先頭アドレス（転送元であるメモリ３の
アドレスに対応する）と大きさが、転送手段８によって
順に読み出されることにより、ＣＰＵ５は、メモリ３の
該当するアドレスから該当する大きさのデータブロック
を読み出して、ＰＣＩバス４を介してインタフェース２
に伝送する。
【００４６】(実施の形態３）図５は本発明の第３の実
施の形態を示すシステム構成図である。
施の形態を示すシステム構成図である。
【００４７】図５において、図１と同番号のものは説明
を省く。
を省く。
【００４８】リスト１４と転送手段１５は、インタフェ
ース２内に設けられており、リスト１４には、転送され
るデータの分割ブロックの先頭アドレスと大きさを示す
情報がソフトウェア６によりリスト形式で作成され、実
施の形態２で示したのと同様なリストを構成する。例え
ば、ＶＴＲ１からメモリ３へデータが転送される場合に
ついて説明すると、転送手段１５は、リスト１４中に示
された、分割ブロック毎に割り当てられた転送先のアド
レスを参照して、そのブロック毎に割り当てられたデー
タサイズのデータを一単位として、ＶＴＲ１からインタ
フェース２を介して、メモリ３内のデータ領域７内の上
記アドレスに対して転送する。データ伝送は、転送手段
１５により行われるため（一般的にＤＭＡ転送と呼ばれ
る）、ＣＰＵ５は、その間に他の処理を行うことが可能
であり、利用者に効率の良い作業を提供できる。尚、こ
れとは逆にメモリ３からＶＴＲ１へデータが転送される
場合も、上記実施の形態２で述べたものと基本的には同
様である。
ース２内に設けられており、リスト１４には、転送され
るデータの分割ブロックの先頭アドレスと大きさを示す
情報がソフトウェア６によりリスト形式で作成され、実
施の形態２で示したのと同様なリストを構成する。例え
ば、ＶＴＲ１からメモリ３へデータが転送される場合に
ついて説明すると、転送手段１５は、リスト１４中に示
された、分割ブロック毎に割り当てられた転送先のアド
レスを参照して、そのブロック毎に割り当てられたデー
タサイズのデータを一単位として、ＶＴＲ１からインタ
フェース２を介して、メモリ３内のデータ領域７内の上
記アドレスに対して転送する。データ伝送は、転送手段
１５により行われるため（一般的にＤＭＡ転送と呼ばれ
る）、ＣＰＵ５は、その間に他の処理を行うことが可能
であり、利用者に効率の良い作業を提供できる。尚、こ
れとは逆にメモリ３からＶＴＲ１へデータが転送される
場合も、上記実施の形態２で述べたものと基本的には同
様である。
【００４９】（実施の形態４）図６は本発明の第４の実
施の形態を示すシステム構成図である。
施の形態を示すシステム構成図である。
【００５０】図６において、図１と同番号のものは説明
を省く。
を省く。
【００５１】リスト１３は、ソフトウェア６によりメモ
リ３内に作成され、インタフェース２内に設けられた転
送手段１５からアクセス可能となっている。作成される
内容は、実施の形態２に示したものと同様である。
リ３内に作成され、インタフェース２内に設けられた転
送手段１５からアクセス可能となっている。作成される
内容は、実施の形態２に示したものと同様である。
【００５２】データを伝送する際には、転送手段１５が
リスト１３の内容を参照し、実施の形態３と同様にＣＰ
Ｕ５を介さずにデータ伝送を行う。
リスト１３の内容を参照し、実施の形態３と同様にＣＰ
Ｕ５を介さずにデータ伝送を行う。
【００５３】（実施の形態５）図７は本発明の第５の実
施の形態を示すシステム構成図である。
施の形態を示すシステム構成図である。
【００５４】実施の形態５において、全体のシステム構
成は、実施の形態４の図６と同様であるが、図６のＶＴ
Ｒ１が図７の４倍速ＤＶＣデッキ７１に相当し、図６の
インタフェース２が図７のＤＶＣ−ＰＣＩインタフェー
ス７２に相当する。
成は、実施の形態４の図６と同様であるが、図６のＶＴ
Ｒ１が図７の４倍速ＤＶＣデッキ７１に相当し、図６の
インタフェース２が図７のＤＶＣ−ＰＣＩインタフェー
ス７２に相当する。
【００５５】４倍速ＤＶＣデッキ７１は、通常の４倍の
速度でＤＶＣ信号の記録再生が可能であり、１フレーム
期間（１／３０秒）に４フレーム分のＤＶＣデータを入
出力する。また、４倍速ＤＶＣデッキ７１は、ＤＶＣ信
号のＳＤフォーマット（特許出願番号８−１７６９３４
参照）に対応しており、１フレームのＤＶＣ信号の大き
さは、１２００００バイト（以下１２０ｋＢのように書
く）である。よって、１フレーム期間に４８０ｋＢの大
きさのデータを入出力する。４倍速ＤＶＣデッキ７１と
ＤＶＣ−ＰＣＩインタフェース７２との間でやり取りさ
れるデータは、８ビット幅であり、入出力の際、ＦＩＦ
Ｏ７２１に一時的に蓄えられる。ビット幅変換インタフ
ェース７２２は、８ビット幅のＦＩＦＯ７２１と３２ビ
ット幅のＦＩＦＯ７２３との間を取り持つインタフェー
スであり、入出力されるデータのビット幅を８ビットか
ら３２ビットあるいはその逆に変換する。ＰＣＩインタ
フェース７２４は、図６におけるＰＣＩバス４とＦＩＦ
Ｏ７２３との間でデータの入出力を制御するインタフェ
ースである。ＰＣＩインタフェース７２４は、図６の転
送手段１５に相当する機能を有しており、図６のリスト
１３に相当する情報にアクセスすることで、転送先と転
送サイズを獲得し、４倍速ＤＶＣデッキ７１と同期を取
りながらデータ伝送を行う。
速度でＤＶＣ信号の記録再生が可能であり、１フレーム
期間（１／３０秒）に４フレーム分のＤＶＣデータを入
出力する。また、４倍速ＤＶＣデッキ７１は、ＤＶＣ信
号のＳＤフォーマット（特許出願番号８−１７６９３４
参照）に対応しており、１フレームのＤＶＣ信号の大き
さは、１２００００バイト（以下１２０ｋＢのように書
く）である。よって、１フレーム期間に４８０ｋＢの大
きさのデータを入出力する。４倍速ＤＶＣデッキ７１と
ＤＶＣ−ＰＣＩインタフェース７２との間でやり取りさ
れるデータは、８ビット幅であり、入出力の際、ＦＩＦ
Ｏ７２１に一時的に蓄えられる。ビット幅変換インタフ
ェース７２２は、８ビット幅のＦＩＦＯ７２１と３２ビ
ット幅のＦＩＦＯ７２３との間を取り持つインタフェー
スであり、入出力されるデータのビット幅を８ビットか
ら３２ビットあるいはその逆に変換する。ＰＣＩインタ
フェース７２４は、図６におけるＰＣＩバス４とＦＩＦ
Ｏ７２３との間でデータの入出力を制御するインタフェ
ースである。ＰＣＩインタフェース７２４は、図６の転
送手段１５に相当する機能を有しており、図６のリスト
１３に相当する情報にアクセスすることで、転送先と転
送サイズを獲得し、４倍速ＤＶＣデッキ７１と同期を取
りながらデータ伝送を行う。
【００５６】４倍速ＤＶＣデッキ７１はまた、伝送の同
期を取るために、フレーム同期信号７３を発生する。こ
の信号は、１フレーム期間（１／３０秒＝約３３．３ｍ
ｓ）毎に発生され、ＤＶＣ−ＰＣＩインタフェース７２
のビット幅変換インタフェース７２２に入力される。ビ
ット幅変換インタフェース７２２は、フレーム同期信号
７３を参照して新たな同期信号である転送同期信号７４
を生成し、ＰＣＩインタフェース７２４に入力する。Ｐ
ＣＩインタフェース７２４は、この転送同期信号７４を
参照して、ＰＣＩバスに対して入出力を行うことによ
り、非同期形式で動作するコンピュータと同期形式で動
作するＶＴＲとの間でのデータ伝送を実現している。
期を取るために、フレーム同期信号７３を発生する。こ
の信号は、１フレーム期間（１／３０秒＝約３３．３ｍ
ｓ）毎に発生され、ＤＶＣ−ＰＣＩインタフェース７２
のビット幅変換インタフェース７２２に入力される。ビ
ット幅変換インタフェース７２２は、フレーム同期信号
７３を参照して新たな同期信号である転送同期信号７４
を生成し、ＰＣＩインタフェース７２４に入力する。Ｐ
ＣＩインタフェース７２４は、この転送同期信号７４を
参照して、ＰＣＩバスに対して入出力を行うことによ
り、非同期形式で動作するコンピュータと同期形式で動
作するＶＴＲとの間でのデータ伝送を実現している。
【００５７】上述のデータ伝送手順を図８のタイミング
チャートおよび図７を用いてさらに詳しく説明し、本発
明にかかるデータ伝送方法の一実施の形態についても同
時に述べる。ここでは、ＶＴＲからデータを伝送する場
合を例に取る。尚、ＶＴＲへデータを転送する場合にも
同様な手順を用いて伝送可能である。但し、その場合、
リスト１３中に作成されるアドレスは、転送元のアドレ
スとなることは上述した通りである。
チャートおよび図７を用いてさらに詳しく説明し、本発
明にかかるデータ伝送方法の一実施の形態についても同
時に述べる。ここでは、ＶＴＲからデータを伝送する場
合を例に取る。尚、ＶＴＲへデータを転送する場合にも
同様な手順を用いて伝送可能である。但し、その場合、
リスト１３中に作成されるアドレスは、転送元のアドレ
スとなることは上述した通りである。
【００５８】パルス８１は、フレーム同期信号７３に相
当するもので、約３３．３ｍｓ毎に発生される。この期
間に４倍速ＤＶＣデッキ７１からデータ８２が４フレー
ム分出力され、ＦＩＦＯ７２１、ビット幅変換インタフ
ェース７２２を介してＦＩＦＯ７２３に転送される。パ
ルス８１を参照して、ビット幅変換インタフェースが、
パルス８３を発生する。パルス８３は、転送同期信号７
４に相当するものである。ＰＣＩインタフェース７２４
は、ＣＰＵ５から転送要求信号８６を受けていると、パ
ルス８３を検知すると同時に、ＰＣＩバス４に対してデ
ータ８４１の転送を行う。図８に示すデータ８４１は、
分割された複数個のデータブロックを含むものである。
この時、ＰＣＩインタフェース７２４は、メモリ３内の
リスト１３を参照し、指定された大きさのデータをその
データブロックを一単位として、メモリ３内のデータ領
域７の指定されたアドレスへ転送する。一つの転送要求
信号に対応した、これら複数のデータブロックの転送が
終了するとＰＣＩインタフェース７２４が、割り込みパ
ルス８５１を発生し、ＣＰＵ５がこれを検知し、一つの
転送要求信号に対応した１つの転送が終了する。ソフト
ウェア６は、伝送完了したデータのサイズを確認し、必
要なサイズの伝送が完了していなければ、再度リスト１
３を作成し、次の転送要求を行う。データ８４２、割り
込みパルス８５２は、この要求を受けて上記と同様に転
送されたものである。この手順を繰り返すことで、ＶＴ
Ｒ１からのデータ伝送が実現される。
当するもので、約３３．３ｍｓ毎に発生される。この期
間に４倍速ＤＶＣデッキ７１からデータ８２が４フレー
ム分出力され、ＦＩＦＯ７２１、ビット幅変換インタフ
ェース７２２を介してＦＩＦＯ７２３に転送される。パ
ルス８１を参照して、ビット幅変換インタフェースが、
パルス８３を発生する。パルス８３は、転送同期信号７
４に相当するものである。ＰＣＩインタフェース７２４
は、ＣＰＵ５から転送要求信号８６を受けていると、パ
ルス８３を検知すると同時に、ＰＣＩバス４に対してデ
ータ８４１の転送を行う。図８に示すデータ８４１は、
分割された複数個のデータブロックを含むものである。
この時、ＰＣＩインタフェース７２４は、メモリ３内の
リスト１３を参照し、指定された大きさのデータをその
データブロックを一単位として、メモリ３内のデータ領
域７の指定されたアドレスへ転送する。一つの転送要求
信号に対応した、これら複数のデータブロックの転送が
終了するとＰＣＩインタフェース７２４が、割り込みパ
ルス８５１を発生し、ＣＰＵ５がこれを検知し、一つの
転送要求信号に対応した１つの転送が終了する。ソフト
ウェア６は、伝送完了したデータのサイズを確認し、必
要なサイズの伝送が完了していなければ、再度リスト１
３を作成し、次の転送要求を行う。データ８４２、割り
込みパルス８５２は、この要求を受けて上記と同様に転
送されたものである。この手順を繰り返すことで、ＶＴ
Ｒ１からのデータ伝送が実現される。
【００５９】なお、図７では、ＦＩＦＯ７２１は１つで
あったが、図９（ａ）に示すように、切替スイッチ１５
０と、４つのＦＩＦＯ１１１〜ＦＩＦＯ１１４を持った
ＦＩＦＯ群１１０を設けて、フレーム毎にＦＩＦＯを切
り替えたり、特定の手順に従ってＦＩＦＯ１１１〜ＦＩ
ＦＯ１１４にデータを振り分けて転送を行ってもよい。
あるいは、図９（ｂ）に示すように複数のＶＴＲ１０１
〜ＶＴＲ１０４に接続してもよい。この時、ＰＣＩイン
タフェース１４０は、ＦＩＦＯ切替コマンド１６０とし
て、どのＦＩＦＯに対して何バイトのデータを入出力す
るかという情報をビット幅変換インタフェース１２０に
送ることにより、ＦＩＦＯ群１１０とＦＩＦＯ１３０と
の間でデータの入出力を行う。ＦＩＦＯ切替コマンド１
６０は、図９（ａ）、（ｂ）に示したように、ＰＣＩイ
ンタフェース１４０からビット幅変換インタフェース１
２０へ直接出力しても構わないし、データと同様にＰＣ
Ｉインタフェース１４０から、ＦＩＦＯ１３０を介して
ビット幅変換インタフェースに出力しても構わない。
あったが、図９（ａ）に示すように、切替スイッチ１５
０と、４つのＦＩＦＯ１１１〜ＦＩＦＯ１１４を持った
ＦＩＦＯ群１１０を設けて、フレーム毎にＦＩＦＯを切
り替えたり、特定の手順に従ってＦＩＦＯ１１１〜ＦＩ
ＦＯ１１４にデータを振り分けて転送を行ってもよい。
あるいは、図９（ｂ）に示すように複数のＶＴＲ１０１
〜ＶＴＲ１０４に接続してもよい。この時、ＰＣＩイン
タフェース１４０は、ＦＩＦＯ切替コマンド１６０とし
て、どのＦＩＦＯに対して何バイトのデータを入出力す
るかという情報をビット幅変換インタフェース１２０に
送ることにより、ＦＩＦＯ群１１０とＦＩＦＯ１３０と
の間でデータの入出力を行う。ＦＩＦＯ切替コマンド１
６０は、図９（ａ）、（ｂ）に示したように、ＰＣＩイ
ンタフェース１４０からビット幅変換インタフェース１
２０へ直接出力しても構わないし、データと同様にＰＣ
Ｉインタフェース１４０から、ＦＩＦＯ１３０を介して
ビット幅変換インタフェースに出力しても構わない。
【００６０】また、４倍速ＤＶＣデッキから出力される
フレーム同期信号は、１フレーム期間に１回であった
が、ビット幅変換インタフェースで対応していれば、１
フレーム期間に複数回発行してもよい。
フレーム同期信号は、１フレーム期間に１回であった
が、ビット幅変換インタフェースで対応していれば、１
フレーム期間に複数回発行してもよい。
【００６１】また、リスト１３は、図１０に示すよう
に、１つのブロック２００には、転送先の先頭アドレス
２０１、転送サイズ２０２、転送コマンド２０３より構
成されている。先頭アドレス２０１および転送サイズ２
０２は、上述の実施の形態２で示した図２と同様であ
る。転送コマンド２０３は、転送の方向（ＶＴＲ１から
メモリ３へ転送する方向かその逆方向か）や、何ｋＢ毎
に割り込み信号を発生するか、あるいは、上記のＦＩＦ
Ｏの切替などの情報を持つものである。
に、１つのブロック２００には、転送先の先頭アドレス
２０１、転送サイズ２０２、転送コマンド２０３より構
成されている。先頭アドレス２０１および転送サイズ２
０２は、上述の実施の形態２で示した図２と同様であ
る。転送コマンド２０３は、転送の方向（ＶＴＲ１から
メモリ３へ転送する方向かその逆方向か）や、何ｋＢ毎
に割り込み信号を発生するか、あるいは、上記のＦＩＦ
Ｏの切替などの情報を持つものである。
【００６２】例えば、転送先アドレス２０１およびデー
タサイズ２０２は１０進数で表記され、コマンド２０３
は、図１１に示すように左端の１ビット２１１が、ブロ
ック２００で指示された転送が終了した後、割り込みを
発生するか否かを示すフラグ（割り込み発生なら１、そ
うでなければ０）、左端から２番目の１ビット２１２
が、伝送の方向を示すフラグ（ＶＴＲからメモリなら
１、そうでなければ０）、左端から３番目と４番目の２
ビット２１３がＦＩＦＯの番号（０〜３）を示すものと
する。このとき、転送先アドレス０番地から６００００
番地の領域に、ＶＴＲからメモリ３に、転送要求のあっ
た６０ｋＢのデータを、その時点における転送可能なデ
ータ単位である４ｋＢのサイズのブロックに分割して転
送する際には、図１２に示すようなリストとなる。ここ
で、その時点における転送可能なデータ単位が、４ｋＢ
であると言う情報は、上述した様に、オペレーションシ
ステムに用意されている関数から獲得した値である。
タサイズ２０２は１０進数で表記され、コマンド２０３
は、図１１に示すように左端の１ビット２１１が、ブロ
ック２００で指示された転送が終了した後、割り込みを
発生するか否かを示すフラグ（割り込み発生なら１、そ
うでなければ０）、左端から２番目の１ビット２１２
が、伝送の方向を示すフラグ（ＶＴＲからメモリなら
１、そうでなければ０）、左端から３番目と４番目の２
ビット２１３がＦＩＦＯの番号（０〜３）を示すものと
する。このとき、転送先アドレス０番地から６００００
番地の領域に、ＶＴＲからメモリ３に、転送要求のあっ
た６０ｋＢのデータを、その時点における転送可能なデ
ータ単位である４ｋＢのサイズのブロックに分割して転
送する際には、図１２に示すようなリストとなる。ここ
で、その時点における転送可能なデータ単位が、４ｋＢ
であると言う情報は、上述した様に、オペレーションシ
ステムに用意されている関数から獲得した値である。
【００６３】なお、上記の例では、ブロックの構成を図
１１に示す形式としたが、この構成は、転送先アドレ
ス、データサイズ、必要なコマンドを含んでいれば、ど
のような順序あるいは形式で構成されても良い。
１１に示す形式としたが、この構成は、転送先アドレ
ス、データサイズ、必要なコマンドを含んでいれば、ど
のような順序あるいは形式で構成されても良い。
【００６４】次に、図１３は、データの並びを変更する
方法を説明した図である。
方法を説明した図である。
【００６５】データ転送に用いるリストを用いて、ＶＴ
Ｒから入出力されるデータと、メモリから入出力される
データのデータ並びを変更することが可能である。図１
３（ａ）は、その一例を示すものであり、データ１３０
はＶＴＲから入出力されるデータを、データ１４０はメ
モリから入出力されるデータをそれぞれ示している。デ
ータ１３０は、８ｋＢサイズの映像データ部１３１、１
３３と４ｋＢサイズの音声データ部１３２、１３４から
構成され、映像データ部と音声データ部が交互に並んで
いる形式である。データ１４０は、１６ｋＢサイズの映
像データ部１４１と、８ｋＢサイズの音声データ部１４
２から構成される。この時、図１３（ｂ）に示すような
リストを作成することにより、ＶＴＲから一旦カードメ
モリへデータを送り、そのカードメモリからメインメモ
リへデータを伝送する際、その伝送中において映像デー
タ、音声データのデータ並びを変更することが可能とな
る。よって、従来と異なりメインメモリ内でデータ並び
を変更する必要がなくなるので、メインメモリへ伝送し
た後の処理時間を節約できる。ここで、図１３に示した
データ並びは、理解を容易にするために単純化したデー
タ並びを示したものである。
Ｒから入出力されるデータと、メモリから入出力される
データのデータ並びを変更することが可能である。図１
３（ａ）は、その一例を示すものであり、データ１３０
はＶＴＲから入出力されるデータを、データ１４０はメ
モリから入出力されるデータをそれぞれ示している。デ
ータ１３０は、８ｋＢサイズの映像データ部１３１、１
３３と４ｋＢサイズの音声データ部１３２、１３４から
構成され、映像データ部と音声データ部が交互に並んで
いる形式である。データ１４０は、１６ｋＢサイズの映
像データ部１４１と、８ｋＢサイズの音声データ部１４
２から構成される。この時、図１３（ｂ）に示すような
リストを作成することにより、ＶＴＲから一旦カードメ
モリへデータを送り、そのカードメモリからメインメモ
リへデータを伝送する際、その伝送中において映像デー
タ、音声データのデータ並びを変更することが可能とな
る。よって、従来と異なりメインメモリ内でデータ並び
を変更する必要がなくなるので、メインメモリへ伝送し
た後の処理時間を節約できる。ここで、図１３に示した
データ並びは、理解を容易にするために単純化したデー
タ並びを示したものである。
【００６６】尚、これとは逆方向へデータを伝送する場
合、即ち、メインメモリからカードメモリへデータを伝
送する際についても、基本的に同様の方法により、その
伝送中において映像データ、音声データのデータ並びを
変更することが可能となる。但し、逆方向へ伝送する場
合は、上述した伝送後の処理時間の節約ではなく、伝送
前の処理時間を節約出来るものである。
合、即ち、メインメモリからカードメモリへデータを伝
送する際についても、基本的に同様の方法により、その
伝送中において映像データ、音声データのデータ並びを
変更することが可能となる。但し、逆方向へ伝送する場
合は、上述した伝送後の処理時間の節約ではなく、伝送
前の処理時間を節約出来るものである。
【００６７】ここで、伝送前の処理時間を節約出来ると
言う点について更に述べる。即ち、従来では、例えばコ
ンピュータからＶＴＲへデータを出力する場合であって
データの並びを変更する必要がある場合は、コンピュー
タのメインメモリにおいて、一旦データ並びを変更した
上で、カードメモリを介してＶＴＲへ出力していた。従
って、メインメモリからカードメモリへデータを伝送す
る前に、データ並びを変更するための前処理の時間が必
要であった。
言う点について更に述べる。即ち、従来では、例えばコ
ンピュータからＶＴＲへデータを出力する場合であって
データの並びを変更する必要がある場合は、コンピュー
タのメインメモリにおいて、一旦データ並びを変更した
上で、カードメモリを介してＶＴＲへ出力していた。従
って、メインメモリからカードメモリへデータを伝送す
る前に、データ並びを変更するための前処理の時間が必
要であった。
【００６８】しかしながら、上述した本実施の形態によ
れば、逆方向へデータを伝送する場合でも、従来必要と
していた伝送前のデータ並びを変更するための処理時間
は必要としない。
れば、逆方向へデータを伝送する場合でも、従来必要と
していた伝送前のデータ並びを変更するための処理時間
は必要としない。
【００６９】従って、上述した通り、逆方向へ伝送する
場合は、伝送前の処理時間を節約出来ることとなる。
場合は、伝送前の処理時間を節約出来ることとなる。
【００７０】尚、上記実施の形態では、ＶＴＲとメモリ
間のデータ並びの変更であったが、これに限らず例え
ば、ネットワークを伝送してくるデータとメモリとのデ
ータ並びの変更も可能である。
間のデータ並びの変更であったが、これに限らず例え
ば、ネットワークを伝送してくるデータとメモリとのデ
ータ並びの変更も可能である。
【００７１】又、以上述べた各手段（又はステップ）の
全部又は一部の手段の機能（ステップ）をコンピュータ
に実行させるためのプログラムを記録した媒体を作成
し、その媒体を利用することにより、上述した各種手段
（ステップ）の機能をコンピュータに簡単に実行させる
ことが出来る。
全部又は一部の手段の機能（ステップ）をコンピュータ
に実行させるためのプログラムを記録した媒体を作成
し、その媒体を利用することにより、上述した各種手段
（ステップ）の機能をコンピュータに簡単に実行させる
ことが出来る。
【００７２】ところで、上述した実施の形態のデータ伝
送装置は、映像、音声または補助データのうち少なくと
も１つを構成要素とするデータを伝送するデータ伝送装
置であって、データを入出力する入出力手段と、データ
を蓄積するメモリ手段と、入出力手段とメモリ手段の間
でデータを伝送する伝送手段と、入出力手段とメモリ手
段の間のデータ伝送を制御する第１の制御手段と、入出
力手段とメモリ手段と第１の制御手段とを制御する第２
の制御手段と、伝送手段を介して特定の期間に転送可能
なデータ量を検出して、データを転送可能なデータ量を
超えない大きさの複数のデータブロックに分割して伝送
する手段とを具備しており、これにより上記目的を達成
する。
送装置は、映像、音声または補助データのうち少なくと
も１つを構成要素とするデータを伝送するデータ伝送装
置であって、データを入出力する入出力手段と、データ
を蓄積するメモリ手段と、入出力手段とメモリ手段の間
でデータを伝送する伝送手段と、入出力手段とメモリ手
段の間のデータ伝送を制御する第１の制御手段と、入出
力手段とメモリ手段と第１の制御手段とを制御する第２
の制御手段と、伝送手段を介して特定の期間に転送可能
なデータ量を検出して、データを転送可能なデータ量を
超えない大きさの複数のデータブロックに分割して伝送
する手段とを具備しており、これにより上記目的を達成
する。
【００７３】又、ある実施の形態では、データを転送可
能なデータ量を超えない大きさの複数のデータブロック
に分割したリストを作成し、そのリストの内容に従って
転送する手段を備えている。
能なデータ量を超えない大きさの複数のデータブロック
に分割したリストを作成し、そのリストの内容に従って
転送する手段を備えている。
【００７４】又、ある実施の形態では、前記入出力手段
が、データを一時記憶する第１のバッファと、それとは
異なるビット幅でデータを一時記憶する第２のバッファ
と、第１のバッファと第２のバッファとのビット幅の変
換を行ってデータを入出力する第１のインタフェース
と、伝送手段からの信号に従って第２のバッファと伝送
手段との間のデータの入出力を行う第２のインタフェー
スとを備えている。
が、データを一時記憶する第１のバッファと、それとは
異なるビット幅でデータを一時記憶する第２のバッファ
と、第１のバッファと第２のバッファとのビット幅の変
換を行ってデータを入出力する第１のインタフェース
と、伝送手段からの信号に従って第２のバッファと伝送
手段との間のデータの入出力を行う第２のインタフェー
スとを備えている。
【００７５】又、ある実施の形態では、伝送手段に接続
されたデータ入出力装置をさらに備えており、データ
は、このデータ入出力装置に対して記録再生される。
されたデータ入出力装置をさらに備えており、データ
は、このデータ入出力装置に対して記録再生される。
【００７６】又、ある実施の形態では、前記データ入出
力装置は、第１の同期信号を発生し、この同期信号に従
って、第１のインタフェースが、第１のバッファとのデ
ータ入出力の同期を取り、さらに第２のインタフェース
に対する第２の同期信号を発生し、第２の同期信号に従
って、第２のインタフェースが、伝送手段とのデータ入
出力の同期を取り、さらに伝送手段から転送が要求され
ている場合に伝送手段に対してデータの入出力を行う。
力装置は、第１の同期信号を発生し、この同期信号に従
って、第１のインタフェースが、第１のバッファとのデ
ータ入出力の同期を取り、さらに第２のインタフェース
に対する第２の同期信号を発生し、第２の同期信号に従
って、第２のインタフェースが、伝送手段とのデータ入
出力の同期を取り、さらに伝送手段から転送が要求され
ている場合に伝送手段に対してデータの入出力を行う。
【００７７】又、ある実施の形態では、前記データ入出
力装置は、１フレーム期間中に１つの同期信号を発生
し、さらに１フレーム期間中に整数の複数フレーム分の
データを入力あるいは出力する。
力装置は、１フレーム期間中に１つの同期信号を発生
し、さらに１フレーム期間中に整数の複数フレーム分の
データを入力あるいは出力する。
【００７８】又、ある実施の形態では、前記データ入出
力装置は、ＤＶＣ形式のデータを通常の４倍の速度で記
録再生可能な記録再生装置である。
力装置は、ＤＶＣ形式のデータを通常の４倍の速度で記
録再生可能な記録再生装置である。
【００７９】又、ある実施の形態では、前記入出力手段
は、ＤＶＣ方式のデータをＰＣＩバス形式に、またはそ
の逆に変換するインタフェースである。
は、ＤＶＣ方式のデータをＰＣＩバス形式に、またはそ
の逆に変換するインタフェースである。
【００８０】又、ある実施の形態では、前記入出力手段
は、ネットワークを介して伝送されるデータをＰＣＩバ
ス形式に、またはその逆に変換するインタフェースであ
る。
は、ネットワークを介して伝送されるデータをＰＣＩバ
ス形式に、またはその逆に変換するインタフェースであ
る。
【００８１】又、ある実施の形態では、前記メモリ手段
は、コンピュータの主記憶である。
は、コンピュータの主記憶である。
【００８２】又、ある実施の形態では、前記伝送手段
は、ＰＣＩバスである。
は、ＰＣＩバスである。
【００８３】又、ある実施の形態では、前記第１の制御
手段は、マイクロプロセッサである。
手段は、マイクロプロセッサである。
【００８４】又、ある実施の形態では、前記第２の制御
手段は、アプリケーションソフトウェアあるいはデバイ
スドライバあるいはオペレーティングシステムである。
手段は、アプリケーションソフトウェアあるいはデバイ
スドライバあるいはオペレーティングシステムである。
【００８５】又、ある実施の形態では、前記リストは、
入出力手段からアクセス可能である。
入出力手段からアクセス可能である。
【００８６】又、ある実施の形態では、前記リストは、
入出力手段あるいは第２のインタフェースに入出力され
るデータと、メモリ手段に入出力されるデータのデータ
並びが異なるように構成された内容を有している。
入出力手段あるいは第２のインタフェースに入出力され
るデータと、メモリ手段に入出力されるデータのデータ
並びが異なるように構成された内容を有している。
【００８７】又、ある実施の形態では、前記リストは、
その内容に入出力手段あるいは第２のインタフェースの
制御を行うコマンドを有している。
その内容に入出力手段あるいは第２のインタフェースの
制御を行うコマンドを有している。
【００８８】上述の構成により、システム構成に依存せ
ず、伝送されるデータがネットワークにより入出力され
る場合や、ＶＴＲなどの記録再生装置により入出力され
る場合などに、効率の良い高速データ伝送が可能とな
る。さらに、データの伝送中に編集などの他の作業を行
っても、データの取りこぼしが発生せず、信頼性が向上
する。
ず、伝送されるデータがネットワークにより入出力され
る場合や、ＶＴＲなどの記録再生装置により入出力され
る場合などに、効率の良い高速データ伝送が可能とな
る。さらに、データの伝送中に編集などの他の作業を行
っても、データの取りこぼしが発生せず、信頼性が向上
する。
【００８９】以上のように上記実施の形態によれば、以
下のような効果が得られる。 （１）システム構成に依存せず、システムが有する転送
能力を最大限活かすことが可能である。 （２）高速記録再生ＶＴＲや複数のＶＴＲとの接続ある
いはネットワークとの接続を可能とし、効率が良く、フ
レーム落ちなどがない信頼性の高い高速伝送装置を実現
可能である。 （３）ＶＴＲあるいはネットワークとメモリとの間でデ
ータ並びの変更が可能であり、メモリ内での再並べ替え
が必要ないため、処理時間の短縮が図れる。
下のような効果が得られる。 （１）システム構成に依存せず、システムが有する転送
能力を最大限活かすことが可能である。 （２）高速記録再生ＶＴＲや複数のＶＴＲとの接続ある
いはネットワークとの接続を可能とし、効率が良く、フ
レーム落ちなどがない信頼性の高い高速伝送装置を実現
可能である。 （３）ＶＴＲあるいはネットワークとメモリとの間でデ
ータ並びの変更が可能であり、メモリ内での再並べ替え
が必要ないため、処理時間の短縮が図れる。
【００９０】
【発明の効果】以上述べたところから明らかなように本
発明は、システム構成に依存せず、システムが有する転
送能力を従来に比べてより一層効率的に利用出来ると言
う長所を有する。
発明は、システム構成に依存せず、システムが有する転
送能力を従来に比べてより一層効率的に利用出来ると言
う長所を有する。
【００９１】又、本発明は、従来に比べてより一層効率
的にデータ伝送が出来、より一層信頼性の高い高速伝送
が出来ると言う長所を有する。
的にデータ伝送が出来、より一層信頼性の高い高速伝送
が出来ると言う長所を有する。
【００９２】又、本発明は、従来に比べてより一層デー
タ並びの処理時間が短いと言う長所を有する。
タ並びの処理時間が短いと言う長所を有する。
【図１】本発明の第１の実施の形態を示すシステム構成
図
図
【図２】第１の実施の形態におけるソフトウェア６の動
作の一例を示すフローチャートを表した図
作の一例を示すフローチャートを表した図
【図３】本発明の第２の実施の形態を示すシステム構成
図
図
【図４】第２の実施の形態におけるリスト１３の形式の
一例を示す図
一例を示す図
【図５】本発明の第３の実施の形態を示すシステム構成
図
図
【図６】本発明の第４の実施の形態を示すシステム構成
図
図
【図７】本発明の第５の実施の形態を示すシステム構成
図
図
【図８】第５の実施の形態におけるデータ転送を示すタ
イミングチャートを示した図
イミングチャートを示した図
【図９】（ａ）は第５の実施の形態におけるその他の構
成を示す第１の例の構成図 （ｂ）は第５の実施の形態におけるその他の構成を示す
第２の例の構成図
成を示す第１の例の構成図 （ｂ）は第５の実施の形態におけるその他の構成を示す
第２の例の構成図
【図１０】第５の実施の形態におけるリストのブロック
の構成例を示す図
の構成例を示す図
【図１１】第５の実施の形態におけるリストの転送コマ
ンドの構成例を示す図
ンドの構成例を示す図
【図１２】第５の実施の形態におけるリスト１３の具体
例を示す図
例を示す図
【図１３】（ａ）第５の実施の形態のデータ並び変更に
おけるデータ構成図 （ｂ）第５の実施の形態のデータ並び変更におけるリス
ト１３の構成例を示す図
おけるデータ構成図 （ｂ）第５の実施の形態のデータ並び変更におけるリス
ト１３の構成例を示す図
１ ＶＴＲ ２ インタフェース ３ メモリ ４ ＰＣＩバス ５ ＣＰＵ ６ ソフトウェア ７ データ領域 ９ ＳＣＳＩインタフェース １０ ＶＧＡインタフェース １１ モニター １２ ハードディスク
Claims (21)
- 【請求項１】 転送要求のあった所定のデータを入出力
手段により入力及び／又は出力する入出力ステップと、 前記所定のデータをメモリ手段に一時的に蓄積するため
の蓄積ステップと、 前記入出力手段と前記メモリ手段の間でデータを伝送す
るための伝送ステップと、 前記転送要求に基づいて前記データの伝送が行われる
際、単位期間当たりの転送可能なデータ量を調べ、前記
所定のデータのデータ量が前記転送可能なデータ量を超
える場合には、前記所定のデータを前記転送可能なデー
タ量を超えない大きさのデータブロックに分割し、それ
ら分割されたデータブロックを一単位として前記伝送を
行わせるための制御ステップと、を具備することを特徴
とするデータ伝送方法。 - 【請求項２】 映像、音声または補助データのうち少な
くとも１つを含むデータを第１のデータとして入出力す
る入出力手段と、 前記第１のデータを蓄積するためのメモリ手段と、 前記入出力手段と前記メモリ手段の間でデータを伝送す
る伝送手段と、 前記入出力手段と前記メモリ手段との間のデータの前記
伝送を制御する第１の制御手段と、 前記第１のデータの伝送が行われる際、前記伝送手段を
介して特定の期間に転送可能なデータ量を検出し、前記
第１のデータが前記転送可能なデータ量を超える場合に
は、前記第１のデータを前記データ量を超えない大きさ
のデータブロックに分割して伝送するように、少なくと
も前記入出力手段と前記メモリ手段と前記第１の制御手
段とを制御する第２の制御手段と、を具備することを特
徴とするデータ伝送装置。 - 【請求項３】 前記データブロックの分割の際に利用さ
れる、それらデータブロックの少なくとも各データ量を
表したリストを作成するリスト作成手段と、 前記リストの内容に基づいて前記データブロックに分割
された前記第１のデータを前記伝送手段に転送する、前
記入出力手段内又は前記第２の制御手段内の転送手段
と、を具備することを特徴とする請求項２記載のデータ
伝送装置。 - 【請求項４】 前記入出力手段は、前記第１のデータを
一時記憶する第１のバッファと、 前記第１のバッファとは異なるビット幅で前記第１のデ
ータを一時記憶する第２のバッファと、 前記第１のバッファと前記第２のバッファとの間でビッ
ト幅の変換を行って前記第１のデータを入出力する第１
のインタフェースと、 前記伝送手段からの信号に従って前記第２のバッファと
前記伝送手段との間の前記第１のデータの入出力を行う
第２のインタフェースとを具備することを特徴とする請
求項２または３に記載のデータ伝送装置。 - 【請求項５】 前記入出力手段は、外部のデータ入出力
装置とも接続されており、前記第１のデータが、前記デ
ータ入出力装置に対して記録されること及び／又は前記
データ入出力装置により再生されることを特徴とする請
求項２〜４の何れか一つに記載のデータ伝送装置。 - 【請求項６】 前記データ入出力装置は、第１の同期信
号を発生し、 前記第１のインタフェースは、前記発生された第１の同
期信号に従って、前記第１のバッファとのデータ入出力
の同期を取り、さらに前記第２のインタフェースに対す
る第２の同期信号を発生し、 前記第２のインタフェースは、前記発生された第２の同
期信号に従って、前記伝送手段とのデータ入出力の同期
を取り、さらに前記伝送手段から転送が要求されている
場合に前記伝送手段に対してデータの入出力を行うこと
を特徴とする請求項５に記載のデータ伝送装置。 - 【請求項７】 Ｎを２以上の整数として、前記データ入
出力装置は、１フレーム期間中に１つの同期信号を発生
し、さらに１フレーム期間中にＮフレーム分の前記第１
のデータを入力あるいは出力することを特徴とした請求
項５または６に記載のデータ伝送装置。 - 【請求項８】 前記データ入出力装置は、ＤＶＣ形式の
データを通常の４倍の速度で記録再生可能な記録再生装
置であることを特徴とする請求項５または６に記載のデ
ータ伝送装置。 - 【請求項９】 前記入出力手段は、ＤＶＣ方式のデータ
をＰＣＩバス形式に、またはその逆に変換するインタフ
ェースであることを特徴とする請求項２〜８の何れか一
つに記載のデータ伝送装置。 - 【請求項１０】 前記入出力手段は、ネットワークを介
して伝送されるデータをＰＣＩバス形式に、またはその
逆に変換するインタフェースであることを特徴とする請
求項２〜８の何れか一つに記載のデータ伝送装置。 - 【請求項１１】 前記メモリ手段は、コンピュータの主
記憶であることを特徴とする請求項２〜８の何れか一つ
に記載のデータ伝送装置。 - 【請求項１２】 前記伝送手段は、ＰＣＩバスであるこ
とを特徴とする請求項２〜８の何れか一つに記載のデー
タ伝送装置。 - 【請求項１３】 前記第１の制御手段は、マイクロプロ
セッサであることを特徴とする請求項２〜８の何れか一
つに記載のデータ伝送装置。 - 【請求項１４】 前記第２の制御手段は、アプリケーシ
ョンソフトウエアあるいはデバイスドライバあるいはオ
ペレーションシステムであることを特徴とする請求項２
〜８の何れか一つに記載のデータ伝送装置。 - 【請求項１５】 前記リストは、前記メモリ手段あるい
は前記入出力手段に作成されることを特徴とする請求項
３〜８の何れか一つに記載のデータ伝送装置。 - 【請求項１６】 前記リストは、前記入出力手段からア
クセス可能であることを特徴とする請求項３〜８の何れ
か一つに記載のデータ伝送装置。 - 【請求項１７】 前記リストは、前記各データ量に加え
て、前記入出力手段から前記メモリ手段へ前記各データ
ブロックの伝送が行われる際には、それらデータブロッ
クの転送先のアドレス情報を含むものであり、又、前記
メモリ手段から前記入出力手段へ前記各データブロック
の伝送が行われる際には、それらデータブロックの転送
元のアドレス情報を含むものであることを特徴とする請
求項３〜８の何れか一つに記載のデータ伝送装置。 - 【請求項１８】 前記リストは、前記ブロックデータの
伝送の結果、前記入出力手段又は前記第２のインタフェ
ースにおける前記第１のデータのデータ並びと、それと
内容的に対応する前記メモリ手段におけるデータのデー
タ並びとを、異ならせるように作成されることを特徴と
する請求項１７に記載のデータ伝送装置。 - 【請求項１９】 前記リストは、その内容に前記入出力
手段あるいは前記第２のインタフェースの制御を行うコ
マンドを有することを特徴とする請求項３〜８の何れか
一つに記載のデータ伝送装置。 - 【請求項２０】 請求項１に記載の各ステップの全部又
は一部のステップをコンピュータに実行させるためのプ
ログラムを記録したことを特徴とする媒体。 - 【請求項２１】 請求項２〜１９の何れか一つの請求項
に記載の各手段の全部又は一部の手段の機能をコンピュ
ータに実行させるためのプログラムを記録したことを特
徴とする媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30890396A JP3635169B2 (ja) | 1996-11-20 | 1996-11-20 | データ伝送装置 |
| DE1997630399 DE69730399T2 (de) | 1996-11-20 | 1997-11-17 | Schnittstellengerät zur Anpassung von Datenbreite an Systembusbreite |
| EP97120133A EP0844566B1 (en) | 1996-11-20 | 1997-11-17 | Interface apparatus for adapting data width to system bus width |
| CNB971198446A CN1175346C (zh) | 1996-11-20 | 1997-11-20 | 发送数据的设备 |
| KR1019970061475A KR100283528B1 (ko) | 1996-11-20 | 1997-11-20 | 데이터전송방법, 데이터전송장치및 매체 |
| US08/975,533 US6047340A (en) | 1996-11-20 | 1997-11-20 | Method for transmitting data, and apparatus for transmitting data and medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30890396A JP3635169B2 (ja) | 1996-11-20 | 1996-11-20 | データ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10149618A true JPH10149618A (ja) | 1998-06-02 |
| JP3635169B2 JP3635169B2 (ja) | 2005-04-06 |
Family
ID=17986664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30890396A Expired - Fee Related JP3635169B2 (ja) | 1996-11-20 | 1996-11-20 | データ伝送装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6047340A (ja) |
| EP (1) | EP0844566B1 (ja) |
| JP (1) | JP3635169B2 (ja) |
| KR (1) | KR100283528B1 (ja) |
| CN (1) | CN1175346C (ja) |
| DE (1) | DE69730399T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10254811A (ja) * | 1997-03-12 | 1998-09-25 | Sony Corp | 電子機器制御装置および方法 |
| US6615282B1 (en) * | 1999-05-21 | 2003-09-02 | Intel Corporation | Adaptive messaging |
| FI108383B (fi) * | 1999-10-05 | 2002-01-15 | Nokia Oyj | Tiedonsiirtomenetelmõ |
| EP1251460A1 (en) * | 2001-04-19 | 2002-10-23 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | Adaptive method for allocation of random access memory |
| US7032042B2 (en) * | 2003-09-10 | 2006-04-18 | Intel Corporation | Request conversion |
| CN100358252C (zh) * | 2004-04-02 | 2007-12-26 | 明基电通股份有限公司 | 数据速率调整装置及其系统 |
| JP4631359B2 (ja) * | 2004-09-02 | 2011-02-16 | パナソニック株式会社 | 再生装置 |
| JP4343814B2 (ja) * | 2004-11-04 | 2009-10-14 | キヤノン株式会社 | 情報処理装置及びその制御方法及びプログラム |
| US20060123167A1 (en) * | 2004-12-08 | 2006-06-08 | Jeppsen Roger C | Request conversion |
| EP2669806B1 (en) * | 2011-01-28 | 2018-07-04 | Nec Corporation | Storage system |
| US8578069B2 (en) * | 2012-04-04 | 2013-11-05 | International Business Machines Corporation | Prefetching for a shared direct memory access (DMA) engine |
| US8682248B2 (en) * | 2012-04-07 | 2014-03-25 | Samsung Electronics Co., Ltd. | Method and system for reproducing contents, and computer-readable recording medium thereof |
| US9338517B2 (en) | 2012-04-07 | 2016-05-10 | Samsung Electronics Co., Ltd. | Method and system for reproducing contents, and computer-readable recording medium thereof |
| CN104079368B (zh) * | 2013-03-26 | 2019-03-01 | 腾讯科技（深圳）有限公司 | 一种应用软件的测试数据传输方法及服务器 |
| CN104536946B (zh) * | 2014-12-08 | 2018-03-27 | 广东欧珀移动通信有限公司 | 一种表格生成方法及终端 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489378A (en) * | 1981-06-05 | 1984-12-18 | International Business Machines Corporation | Automatic adjustment of the quantity of prefetch data in a disk cache operation |
| JPH0772886B2 (ja) * | 1986-08-01 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システム |
| US5218670A (en) * | 1990-08-31 | 1993-06-08 | Texas Instruments Incorporated | Apparatus and methods for the handling of banded frame buffer overflows |
| JP2836283B2 (ja) * | 1991-04-11 | 1998-12-14 | 日本電気株式会社 | バッファ管理方式 |
| JP2836321B2 (ja) * | 1991-11-05 | 1998-12-14 | 三菱電機株式会社 | データ処理装置 |
| WO1993012486A1 (en) * | 1991-12-09 | 1993-06-24 | Tandy Corporation | Direct memory access interface for buses of different width |
| US5745789A (en) * | 1992-01-23 | 1998-04-28 | Hitachi, Ltd. | Disc system for holding data in a form of a plurality of data blocks dispersed in a plurality of disc units connected by a common data bus |
| GB9300913D0 (en) * | 1993-01-19 | 1993-03-10 | Madge Networks Ltd | Interface apparatus |
| EP1085701A3 (en) * | 1994-03-09 | 2001-07-04 | Matsushita Electric Industrial Co., Ltd. | Data transmission system and method |
| JP3529429B2 (ja) * | 1994-06-10 | 2004-05-24 | 富士通株式会社 | データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 |
| JPH08205078A (ja) * | 1995-01-25 | 1996-08-09 | Victor Co Of Japan Ltd | 同期信号発生回路 |
-
1996
- 1996-11-20 JP JP30890396A patent/JP3635169B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-17 DE DE1997630399 patent/DE69730399T2/de not_active Expired - Fee Related
- 1997-11-17 EP EP97120133A patent/EP0844566B1/en not_active Expired - Lifetime
- 1997-11-20 KR KR1019970061475A patent/KR100283528B1/ko not_active Expired - Fee Related
- 1997-11-20 CN CNB971198446A patent/CN1175346C/zh not_active Expired - Fee Related
- 1997-11-20 US US08/975,533 patent/US6047340A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1188929A (zh) | 1998-07-29 |
| US6047340A (en) | 2000-04-04 |
| DE69730399D1 (de) | 2004-09-30 |
| KR19980042632A (ko) | 1998-08-17 |
| KR100283528B1 (ko) | 2001-03-02 |
| EP0844566A1 (en) | 1998-05-27 |
| DE69730399T2 (de) | 2005-01-13 |
| EP0844566B1 (en) | 2004-08-25 |
| CN1175346C (zh) | 2004-11-10 |
| JP3635169B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292878B1 (en) | Data recorder and method of access to data recorder | |
| US5928339A (en) | DMA-transferring stream data apparatus between a memory and ports where a command list includes size and start address of data stored in the memory | |
| JPH10149618A (ja) | データ伝送方法、データ伝送装置及び媒体 | |
| US7194548B1 (en) | Data transmission apparatus, receiving apparatus, and sending apparatus | |
| JP2007249938A (ja) | Ｕｓｂホストシステム、ａｖデータ再生装置およびａｖデータ記録装置 | |
| JPH1091393A (ja) | データバッファリング装置 | |
| CA2289192C (en) | Communication dma device | |
| JP3484056B2 (ja) | データ転送装置及びデータ転送システム | |
| JP3637586B2 (ja) | 変換装置および方法 | |
| US6151036A (en) | Large capacity data storage device | |
| JPH10228726A (ja) | データ伝送方法、及び装置 | |
| JP2973941B2 (ja) | 非同期ｆｉｆｏバッファ装置 | |
| JP3123366B2 (ja) | 情報記憶管理装置 | |
| EP0858025A2 (en) | Data recorder and method of access to data recorder | |
| JPS61130996A (ja) | ビデオ入出力装置 | |
| JP2001337913A (ja) | データ転送システムとそのデバイス | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JP3731926B2 (ja) | Ｍｐｅｇ２データ転送方法 | |
| JP2001067306A (ja) | バスインターフェース装置およびデータ転送装置 | |
| JPH11250389A (ja) | データ集録装置 | |
| JP2567428B2 (ja) | データ転送速度変換装置 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JPH05159031A (ja) | 静止画処理方式 | |
| JPH0536240A (ja) | 画像記録再生システム | |
| JPH11196365A (ja) | データ出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |