JPH10150037A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10150037A
JPH10150037A JP8306267A JP30626796A JPH10150037A JP H10150037 A JPH10150037 A JP H10150037A JP 8306267 A JP8306267 A JP 8306267A JP 30626796 A JP30626796 A JP 30626796A JP H10150037 A JPH10150037 A JP H10150037A
Authority
JP
Japan
Prior art keywords
wiring
base metal
forming
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8306267A
Other languages
English (en)
Inventor
Masaki Yamada
雅基 山田
B Anando M
エム・ビー・アナンド
Hideki Shibata
英毅 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8306267A priority Critical patent/JPH10150037A/ja
Priority to TW086117002A priority patent/TW359889B/zh
Priority to US08/970,199 priority patent/US5982040A/en
Priority to KR1019970060366A priority patent/KR100269928B1/ko
Publication of JPH10150037A publication Critical patent/JPH10150037A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 多層配線を構成した半導体装置において、ボ
イドの発生等による配線の信頼性の低下を防止する。 【解決手段】 半導体基板１１の主面側に多層配線を構
成した半導体装置において、多層配線を構成する各配線
１５、１９の配線材料に同一のベース金属を用い、少な
くとも２層以上の配線においてベース金属に異なった種
類又は異なった濃度の添加元素を含有させることによ
り、多層配線を構成する各配線をその上層側ほど融解温
度の低い配線材料で構成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、特に多層配線構造を有する半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】近年、コンピュータや通信機器の重要部
には多くのＬＳＩが用いられており、これらの機器の性
能はＬＳＩ単体の性能と大きく結びついている。ＬＳＩ
単体の性能向上は、集積度を高めること、すなわち素子
の微細化により実現することができる。
【０００３】素子の微細化が進むとコンタルトホールの
アスペクト比が増加するため、これまでのスパッタ法に
よって配線金属を形成した場合には、プラグ内で配線金
属が段線するいわゆる段切れによってプラグ内での導通
をとることが困難になる。そこで、プラグ内にタングス
テンを埋込み、その上に配線金属（多くはアルミニウム
合金）を形成する方法が用いられるようになってきてい
る。しかしながら、この方法では、プラグ内に埋め込ま
れた金属と配線金属とが異なるために信頼性の低下を引
き起こすことや、プラグへの埋込みと配線の形成とに別
々の装置が必要で工程数も増加するといった問題点があ
る。
【０００４】そこで、プラグと配線とを同時に形成する
リフロー技術が検討されるようになってきている。これ
は、高温スパッタ法等により金属を流動させるものであ
るが、現在検討されているほとんどのものは、同じリフ
ロー温度で幾層もの配線を形成するというものである。
【０００５】
【発明が解決しようとする課題】リフロースパッタを用
いて同じ温度で金属配線を何層も形成した場合、下層側
の金属配線は何回も同じ熱工程を経ることになり、ボイ
ドの発生等によって配線の信頼性が低下するという問題
点がある。
【０００６】本発明の目的は、多層配線を構成した半導
体装置において、ボイドの発生等による配線の信頼性の
低下を防止することが可能な半導体装置及びその製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体基板の
主面側に多層配線を構成した半導体装置において、前記
多層配線を構成する各配線をその上層側ほど融解温度の
低い配線材料で構成したことを特徴とする。
【０００８】また、本発明は、半導体基板の主面側に多
層配線を構成した半導体装置において、前記多層配線を
構成する各配線の配線材料に同一のベース金属を用い、
少なくとも１層以上の配線において前記ベース金属に添
加元素を含有させることにより、前記多層配線を構成す
る各配線をその上層側ほど融解温度の低い配線材料で構
成したことを特徴とする。
【０００９】また、本発明は、半導体基板の主面側に多
層配線を構成した半導体装置において、前記多層配線を
構成する各配線の配線材料に同一のベース金属を用い、
少なくとも２層以上の配線において前記ベース金属に異
なった種類の添加元素を含有させることにより、前記多
層配線を構成する各配線をその上層側ほど融解温度の低
い配線材料で構成したことを特徴とする。
【００１０】また、本発明は、半導体基板の主面側に多
層配線を構成した半導体装置において、前記多層配線を
構成する各配線の配線材料に同一のベース金属を用い、
少なくとも２層以上の配線において前記ベース金属に異
なった濃度の添加元素を含有させることにより、前記多
層配線を構成する各配線をその上層側ほど融解温度の低
い配線材料で構成したことを特徴とする。
【００１１】上記半導体装置によれば、多層配線を構成
する各配線をその上層側ほど融解温度の低い配線材料で
構成するので、下層側から上層側に向かって各配線の成
膜温度を順次低くすることができる。したがって、上層
側の配線を形成する際の熱工程によって下層側の配線が
受ける影響を低減することができ、ボイド等が低減され
た信頼性の高い配線を構成することができる。また、各
配線を同一のベース金属からなる配線材料で構成するこ
とにより、各配線間の接続部におけるボイド等の発生を
抑えることができ、信頼性の高い配線を構成することが
できる。
【００１２】上記半導体装置において、前記ベース金属
には例えばアルミニウムを用いることができる。また、
上記半導体装置において、前記各配線は通常、前記半導
体基板の主面側に積層された凹部を有する複数の絶縁膜
の各凹部に形成される。
【００１３】また、前記絶縁膜には、無機材料の他に誘
電率の低い有機材料を用いることもできる。一般的に有
機材料は耐熱性が低いが、上記半導体装置では、上層側
の配線を比較的低い温度で形成することができるので、
このような耐熱性の低い有機材料を用いることも可能と
なる。
【００１４】また、本発明は、半導体基板の主面側に多
層配線を形成する半導体装置の製造方法において、前記
多層配線を構成する各配線の配線材料の融解温度を上層
側ほど低くし、下層側から上層側に向かって各配線の成
膜温度を順次低くして前記多層配線を形成することを特
徴とする。
【００１５】また、本発明は、半導体基板の主面側に多
層配線を形成する半導体装置の製造方法において、前記
多層配線を構成する各配線の配線材料に同一のベース金
属を用い、少なくとも１層以上の配線において前記ベー
ス金属に添加元素を含有させることにより、各配線の配
線材料の融解温度を上層側ほど低くし、下層側から上層
側に向かって各配線の成膜温度を順次低くして前記多層
配線を形成することを特徴とする。
【００１６】また、本発明は、半導体基板の主面側に多
層配線を形成する半導体装置の製造方法において、前記
多層配線を構成する各配線の配線材料に同一のベース金
属を用い、少なくとも２層以上の配線において前記ベー
ス金属に異なった種類の添加元素を含有させることによ
り、各配線の配線材料の融解温度を上層側ほど低くし、
下層側から上層側に向かって各配線の成膜温度を順次低
くして前記多層配線を形成することを特徴とする。
【００１７】また、本発明は、半導体基板の主面側に多
層配線を形成する半導体装置の製造方法において、前記
多層配線を構成する各配線の配線材料に同一のベース金
属を用い、少なくとも２層以上の配線において前記ベー
ス金属に異なった濃度の添加元素を含有させることによ
り、各配線の配線材料の融解温度を上層側ほど低くし、
下層側から上層側に向かって各配線の成膜温度を順次低
くして前記多層配線を形成することを特徴とする。
【００１８】上記製造方法によれば、多層配線を構成す
る各配線の配線材料の融解温度を上層側ほど低くし、下
層側から上層側に向かって各配線の成膜温度を順次低く
して多層配線を形成するので、上層側の配線を形成する
際の熱工程によって下層側の配線が受ける影響を低減す
ることができる。したがって、ボイドの発生等を防止す
ることができ、信頼性の高い配線を形成することができ
る。また、各配線を同一のベース金属からなる配線材料
で形成することにより、各配線の接続部におけるボイド
等の発生を抑えることができ、信頼性の高い配線を形成
することができる。
【００１９】上記製造方法において、例えば、前記ベー
ス金属に前記添加元素を含有させたターゲットを用いて
スパッタリングを行うことにより、前記ベース金属に前
記添加元素を含有させた配線を形成することができる。
【００２０】また、上記製造方法において、例えば、前
記添加元素を含むガス雰囲気中で前記ベース金属をスパ
ッタリングすることにより、前記ベース金属に前記添加
元素を含有させた配線を形成することができる。
【００２１】また、上記製造方法において、例えば、前
記ベース金属からなる膜と前記添加元素からなる膜との
積層膜を形成した後に前記ベース金属をスパッタリング
することにより、前記ベース金属に前記添加元素を含有
させた配線を形成することができる。
【００２２】また、上記製造方法において、前記ベース
金属には例えばアルミニウムを用いることができる。ま
た、上記製造方法において、前記各配線は通常、前記半
導体基板の主面側に積層された凹部を有する複数の絶縁
膜の各凹部に形成する。
【００２３】また、前記絶縁膜には、無機材料の他に誘
電率の低い有機材料を用いることもできる。一般的に有
機材料は耐熱性が低いが、上記半導体装置では、上層側
の配線を比較的低い温度で形成することができるので、
このような耐熱性の低い有機材料を用いることも可能と
なる。
【００２４】また、前記絶縁膜の凹部に前記配線を形成
する工程は、例えば、前記凹部内及び前記絶縁膜上に前
記ベース金属に前記添加元素を含有させた第１合金膜を
形成する工程と、前記半導体基板を前記第１合金膜を形
成したときの温度より高い温度に保持した状態で前記ベ
ース金属に前記添加元素を含有させたターゲットを用い
てスパッタリングを行うことにより、前記第１合金膜を
流動状態にして前記ベース金属及び前記添加元素からな
る第２合金膜を形成する工程と、前記第２合金膜で前記
凹部内を充填する工程とを有する。
【００２５】また、前記絶縁膜の凹部に前記配線を形成
する工程は、例えば、前記凹部内及び前記絶縁膜上に前
記ベース金属に前記添加元素を含有させた第１合金膜を
形成する工程と、前記半導体基板を前記第１合金膜を形
成したときの温度より高い温度に保持した状態で前記添
加元素を含むガス雰囲気中で前記ベース金属をスパッタ
リングすることにより、前記第１合金膜を流動状態にし
て前記ベース金属及び前記添加元素からなる第２合金膜
を形成する工程と、前記第２合金膜で前記凹部内を充填
する工程とを有する。
【００２６】また、前記絶縁膜の凹部に前記配線を形成
する工程は、例えば、前記凹部内及び前記絶縁膜上に前
記ベース金属からなる膜と前記添加元素からなる膜との
積層膜を形成する工程と、前記半導体基板を前記積層膜
を形成したときの温度より高い温度に保持した状態で前
記ベース金属をスパッタリングすることにより、前記積
層膜を流動状態にして前記ベース金属及び前記添加元素
からなる合金膜を形成する工程と、前記合金膜で前記凹
部内を充填する工程とを有する。
【００２７】また、前記絶縁膜の凹部に前記配線を形成
する工程は、例えば、前記半導体基板を高温に保持した
状態で前記ベース金属に前記添加元素を含有させたター
ゲットを用いてスパッタリングを行うことにより、前記
凹部内及び前記絶縁膜上に前記ベース金属及び前記添加
元素を流動状態で付着させて前記ベース金属及び前記添
加元素からなる合金膜を形成する工程と、前記合金膜で
前記凹部内を充填する工程とを有する。
【００２８】また、前記絶縁膜の凹部に前記配線を形成
する工程は、例えば、前記半導体基板を高温に保持した
状態で前記添加元素を含むガス雰囲気中で前記ベース金
属をスパッタリングすることにより、前記凹部内及び前
記絶縁膜上に前記ベース金属及び前記添加元素を流動状
態で付着させて前記ベース金属及び前記添加元素からな
る合金膜を形成する工程と、前記合金膜で前記凹部内を
充填する工程とを有する。
【００２９】なお、「融解温度」に類似する概念に「融
点」があり、上記半導体装置及びその製造方法におい
て、「融解温度」に代えて「融点」としてもよい。ただ
し、「融点」はどちらかというと構成材料が単一である
場合に用いられるものであり、金属に添加元素を含有し
たものに対しては「融解温度」を用いた方がより適切で
あるため、本発明では「融解温度」としている。
【００３０】
【発明の実施の形態】まず、各実施形態の説明を行う前
に、金属に異なる種類の元素及び異なる濃度の元素を添
加して形成された合金に関し、添加元素の種類及び添加
元素の濃度に対する合金の融解温度（共晶温度）につい
て説明する。
【００３１】図３は、ベース金属にＡｌを用い、これに
各種元素を添加した場合の共晶温度（共晶温度と融解温
度とはほぼ相関するものとしてとらえることができ
る。）を示したものである。なお、Ａｌに対する添加元
素の共晶比及び固溶度、元素を添加したことによるＡｌ
合金の抵抗の上昇の程度、元素を添加したことによる効
果についても、合わせて示してある。このように、添加
元素の種類によってＡｌ合金の共晶温度が変化すること
がわかる。
【００３２】図４は、ベース金属にＡｌを用い、これに
添加元素としてＧａを添加した場合の融解温度を示した
ものである。このように、添加元素の濃度によってもＡ
ｌ合金の共晶温度が変化することがわかる。
【００３３】以下、図面を参照しながら、本発明の各実
施形態について説明する。まず、第１実施形態につい
て、図１に示した製造工程（ＭＯＳトランジスタを用い
た集積回路の製造工程の一部）にしたがって説明する。
【００３４】まず、シリコン基板１１上にシリコン酸化
膜等を用いた１層目の層間絶縁膜１２をＣＶＤ法により
堆積する。続いて、フォトリソグラフィとドライエッチ
ングを用いて、層間絶縁膜１２に素子領域に接続する接
続孔１３及び配線材料を埋め込むための配線溝１４を形
成する（工程ａ）。
【００３５】つぎに、層間絶縁膜１２上並びに接続孔１
３及び配線溝１４内に金属合金膜１５ｂを以下の２段階
のステップによって形成する。ここでは、合金のベース
金属にアルミニウムを用い、添加元素にシリコンを用い
るものとする。
【００３６】まず、スパッタリング装置内にＡｌ−Ｓｉ
合金膜ターゲットを設置し、無加熱状態でスパッタリン
グを行い、膜厚４００ｎｍ程度のＡｌ−Ｓｉ合金膜１５
ａを形成する（工程ｂ）。
【００３７】つぎに、基板温度を５００℃にして、工程
ｂと同一のＡｌ−Ｓｉ合金膜ターゲットを用いてスパッ
タリングを行い、総膜厚８００ｎｍ程度のＡｌ−Ｓｉ合
金膜１５ｂを形成する。基板を加熱状態にしてスパッタ
リングを行うため、Ａｌ−Ｓｉ合金は流動状態となり、
接続孔１３及び配線溝１４内はＡｌ−Ｓｉ合金膜１５ｂ
によって完全に充填される（工程ｃ）。
【００３８】つぎに、化学的機械的研磨法（ＣＭＰ法）
を用いて全面研磨を行い、接続孔１３及び配線溝１４内
にのみＡｌ−Ｓｉ合金膜１５を残置させ、第１層目の配
線を形成する。続いて、シリコン酸化膜等を用いた２層
目の層間絶縁膜１６をＣＶＤ法により堆積する。続い
て、フォトリソグラフィとドライエッチングを用いて、
層間絶縁膜１６に合金膜１５（配線）に接続する接続孔
１７及び２層目の配線材料を埋め込むための配線溝１８
を形成する（工程ｄ）。
【００３９】つぎに、層間絶縁膜１６上並びに接続孔１
７及び配線溝１８内に金属合金膜１９ｂを以下の２段階
のステップによって形成する。ここで形成する合金膜１
９ｂには、先に形成した合金膜１５ｂよりも共晶温度が
低くなるものを選択する。ここでは、合金のベース金属
にアルミニウムを用い、添加元素に銅を用いるものとす
る。
【００４０】まず、スパッタリング装置内にＡｌ−Ｃｕ
合金膜ターゲットを設置し、無加熱状態でスパッタリン
グを行い、膜厚４００ｎｍ程度のＡｌ−Ｃｕ合金膜１９
ａを形成する（工程ｅ）。
【００４１】つぎに、基板温度を４６０℃すなわち工程
ｃの基板温度５００℃よりも低い温度に設定して、工程
ｅと同一のＡｌ−Ｃｕ合金膜ターゲットを用いてスパッ
タリングを行い、総膜厚８００ｎｍ程度のＡｌ−Ｃｕ合
金膜１９ｂを形成する。基板を加熱状態にしてスパッタ
リングを行うため、Ａｌ−Ｃｕ合金は流動状態となり、
接続孔１７及び配線溝１８内はＡｌ−Ｃｕ合金膜１９ｂ
によって完全に充填される（工程ｆ）。
【００４２】つぎに、ＣＭＰ法を用いて全面研磨を行
い、接続孔１７及び配線溝１８内にのみＡｌ−Ｃｕ合金
膜１９を残置させ、第２層目の配線を形成する（工程
ｇ）。なお、さらに第３層目の配線を形成する場合に
も、上記工程と同様にして配線を形成すればよい。すな
わち、２層目の合金膜よりも共晶温度が低くなるように
添加元素を選択するとともに、２層目の合金膜を形成す
るときよりも低い成膜温度（リフロー温度）で３層目の
配線を形成すればよい。第４層目以降の配線を形成する
場合も同様である。
【００４３】以上のように、各配線層で合金膜を構成す
る添加元素の種類を変えることにより、共晶温度の違い
を利用して、下層側から上層側に向かって順次低い温度
で配線を形成することができる。
【００４４】つぎに、第２実施形態について説明する
が、図面については図１を流用できるため、図１に示し
た製造工程にしたがって説明するものとする。また、い
くつかの工程については、第１実施形態で説明した工程
と実質的に同様であるため、これらの工程については第
１実施形態の対応する説明を参照するものとし、詳細な
説明は省略する。
【００４５】まず、第１実施形態と同様にして、シリコ
ン基板１１上に１層目の層間絶縁膜１２を堆積し、この
層間絶縁膜１２に接続孔１３及び配線溝１４を形成する
（工程ａ）。
【００４６】つぎに、層間絶縁膜１２上並びに接続孔１
３及び配線溝１４内に金属合金膜１５ｂを以下の２段階
のステップによって形成する。ここでは、合金のベース
金属にアルミニウムを用い、添加元素にシリコンを用い
るものとする。
【００４７】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、例えばＳｉＨ4 等のＳｉを含むガスをス
パッタ室内に導入し、無加熱状態で反応性スパッタリン
グを行い、膜厚４００ｎｍ程度のＡｌ−Ｓｉ合金膜１５
ａを形成する（工程ｂ）。
【００４８】つぎに、基板温度を５００℃にして、工程
ｂと同様にして反応性スパッタリングを行い、総膜厚８
００ｎｍ程度のＡｌ−Ｓｉ合金膜１５ｂを形成する。基
板を加熱状態にしてスパッタリングを行うため、Ａｌ−
Ｓｉ合金は流動状態となり、接続孔１３及び配線溝１４
内はＡｌ−Ｓｉ合金膜１５ｂによって完全に充填される
（工程ｃ）。
【００４９】つぎに、第１実施形態と同様にして、接続
孔１３及び配線溝１４内にＡｌ−Ｓｉ合金膜１５を埋込
んで第１層目の配線を形成し、続いて、２層目の層間絶
縁膜１６を堆積し、この層間絶縁膜１６に接続孔１７及
び配線溝１８を形成する（工程ｄ）。
【００５０】つぎに、層間絶縁膜１６上並びに接続孔１
７及び配線溝１８内に金属合金膜１９ｂを以下の２段階
のステップによって形成する。ここで形成する合金膜１
９ｂには、先に形成した合金膜１５ｂよりも共晶温度が
低くなるものを選択する。ここでは、合金のベース金属
にアルミニウムを用い、添加元素にゲルマニウムを用い
るものとする。
【００５１】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、例えばＧｅＨ4 等のＧｅを含むガスをス
パッタ室内に導入し、無加熱状態で反応性スパッタリン
グを行い、膜厚４００ｎｍ程度のＡｌ−Ｇｅ合金膜１９
ａを形成する（工程ｅ）。
【００５２】つぎに、基板温度を４００℃すなわち工程
ｃの基板温度５００℃よりも低い温度に設定して、工程
ｅと同様にして反応性スパッタリングを行い、総膜厚８
００ｎｍ程度のＡｌ−Ｇｅ合金膜１９ｂを形成する。基
板を加熱状態にしてスパッタリングを行うため、Ａｌ−
Ｇｅ合金は流動状態となり、接続孔１７及び配線溝１８
内はＡｌ−Ｇｅ合金膜１９ｂによって完全に充填される
（工程ｆ）。
【００５３】つぎに、第１実施形態と同様にして、接続
孔１７及び配線溝１８内にのみＡｌ−Ｇｅ合金膜１９を
埋込み、第２層目の配線を形成する（工程ｇ）。なお、
さらに第３層目の配線を形成する場合にも、上記工程と
同様にして配線を形成すればよい。すなわち、２層目の
合金膜よりも共晶温度が低くなるように添加元素を選択
するとともに、２層目の合金膜を形成するときよりも低
い成膜温度（リフロー温度）で３層目の配線を形成すれ
ばよい。第４層目以降の配線を形成する場合も同様であ
る。
【００５４】以上のように、各配線層で合金膜を構成す
る添加元素の種類を変えることにより、共晶温度の違い
を利用して、下層側から上層側に向かって順次低い温度
で配線を形成することができる。また、本実施形態では
反応性スパッタリングによって各配線を形成するので、
第１実施形態のように添加元素に応じてスパッタターゲ
ットを変える必要がない。
【００５５】つぎに、第３実施形態について説明する
が、図面については図１を流用できるため、図１に示し
た製造工程にしたがって説明するものとする。また、い
くつかの工程については、第１実施形態で説明した工程
と実質的に同様であるため、これらの工程については第
１実施形態の対応する説明を参照するものとし、詳細な
説明は省略する。
【００５６】まず、第１実施形態と同様にして、シリコ
ン基板１１上に１層目の層間絶縁膜１２を堆積し、この
層間絶縁膜１２に接続孔１３及び配線溝１４を形成する
（工程ａ）。
【００５７】つぎに、層間絶縁膜１２上並びに接続孔１
３及び配線溝１４内に金属合金膜１５ｂを以下の２段階
のステップによって形成する。ここでは、合金のベース
金属にアルミニウムを用い、添加元素にガリウムを用い
るものとする。
【００５８】まず、スパッタリング装置内にＡｌ−Ｇａ
（ガリウム５％）合金膜ターゲットを設置し、無加熱状
態でスパッタリングを行い、膜厚４００ｎｍ程度のＡｌ
−Ｇａ（ガリウム５％）合金膜１５ａを形成する（工程
ｂ）。
【００５９】つぎに、基板温度を４５０℃にして、工程
ｂと同一のＡｌ−Ｇａ合金膜ターゲットを用いてスパッ
タリングを行い、総膜厚８００ｎｍ程度のＡｌ−Ｇａ合
金膜１５ｂを形成する。基板を加熱状態にしてスパッタ
リングを行うため、Ａｌ−Ｇａ合金は流動状態となり、
接続孔１３及び配線溝１４内はＡｌ−Ｇａ合金膜１５ｂ
によって完全に充填される（工程ｃ）。
【００６０】つぎに、第１実施形態と同様にして、接続
孔１３及び配線溝１４内にＡｌ−Ｇａ合金膜１５を埋込
んで第１層目の配線を形成し、続いて、２層目の層間絶
縁膜１６を堆積し、この層間絶縁膜１６に接続孔１７及
び配線溝１８を形成する（工程ｄ）。
【００６１】つぎに、層間絶縁膜１６上並びに接続孔１
７及び配線溝１８内に金属合金膜１９ｂを以下の２段階
のステップによって形成する。ここで形成する合金膜１
９ｂのベース金属はＡｌで添加元素はＧａであり、先に
形成した合金膜１５ｂと同様であるが、先に形成した合
金膜１５ｂよりも融解温度が低くなるように、Ａｌに対
するＧａの濃度を変える。
【００６２】まず、スパッタリング装置内にＡｌ−Ｇａ
（ガリウム１０％）合金膜ターゲットを設置し、無加熱
状態でスパッタリングを行い、膜厚４００ｎｍ程度のＡ
ｌ−Ｇａ（ガリウム１０％）合金膜１９ａを形成する
（工程ｅ）。
【００６３】つぎに、基板温度を４００℃すなわち工程
ｃの基板温度４５０℃よりも低い温度に設定して、工程
ｅと同一のＡｌ−Ｇａ合金膜ターゲットを用いてスパッ
タリングを行い、総膜厚８００ｎｍ程度のＡｌ−Ｇａ合
金膜１５ｂを形成する。基板を加熱状態にしてスパッタ
リングを行うため、Ａｌ−Ｇａ合金は流動状態となり、
接続孔１７及び配線溝１８内はＡｌ−Ｇａ合金膜１９ｂ
によって完全に充填される（工程ｆ）。
【００６４】つぎに、第１実施形態と同様にして、接続
孔１７及び配線溝１８内にのみＡｌ−Ｇａ合金膜１９を
埋込み、第２層目の配線を形成する（工程ｇ）。なお、
さらに第３層目の配線を形成する場合にも、上記工程と
同様にして配線を形成すればよい。すなわち、２層目の
合金膜よりも融解温度が低くなるように添加元素の濃度
を変えるとともに、２層目の合金膜を形成するときより
も低い成膜温度（リフロー温度）で３層目の配線を形成
すればよい。第４層目以降の配線を形成する場合も同様
である。
【００６５】以上のように、各配線層で合金膜を構成す
る添加元素の濃度を変えることにより、融解温度の違い
を利用して、下層側から上層側に向かって順次低い温度
で配線を形成することができる。
【００６６】つぎに、第４実施形態について説明する
が、図面については図１を流用できるため、図１に示し
た製造工程にしたがって説明するものとする。また、い
くつかの工程については、第１実施形態で説明した工程
と実質的に同様であるため、これらの工程については第
１実施形態の対応する説明を参照するものとし、詳細な
説明は省略する。
【００６７】まず、第１実施形態と同様にして、シリコ
ン基板１１上に１層目の層間絶縁膜１２を堆積し、この
層間絶縁膜１２に接続孔１３及び配線溝１４を形成する
（工程ａ）。
【００６８】つぎに、層間絶縁膜１２上並びに接続孔１
３及び配線溝１４内に金属合金膜１５ｂを以下の２段階
のステップによって形成する。ここでは、合金のベース
金属にアルミニウムを用い、添加元素にゲルマニウムを
用いるものとする。
【００６９】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、例えばＧｅＨ4 等のＧｅを含むガスをス
パッタ室内に導入し、無加熱状態で反応性スパッタリン
グを行い、膜厚４００ｎｍ程度のＡｌ−Ｇｅ（ゲルマニ
ウム１％）合金膜１５ａを形成する（工程ｂ）。
【００７０】つぎに、基板温度を４５０℃にして、工程
ｂと同様にして反応性スパッタリングを行い、総膜厚８
００ｎｍ程度のＡｌ−Ｇｅ（ゲルマニウム１％）合金膜
１５ｂを形成する。基板を加熱状態にしてスパッタリン
グを行うため、Ａｌ−Ｇｅ合金は流動状態となり、接続
孔１３及び配線溝１４内はＡｌ−Ｇｅ合金膜１５ｂによ
って完全に充填される（工程ｃ）。
【００７１】つぎに、第１実施形態と同様にして、接続
孔１３及び配線溝１４内にＡｌ−Ｇｅ合金膜１５を埋込
んで第１層目の配線を形成し、続いて、２層目の層間絶
縁膜１６を堆積し、この層間絶縁膜１６に接続孔１７及
び配線溝１８を形成する（工程ｄ）。
【００７２】つぎに、層間絶縁膜１６上並びに接続孔１
７及び配線溝１８内に金属合金膜１９ｂを以下の２段階
のステップによって形成する。ここで形成する合金膜１
９ｂのベース金属はＡｌで添加元素はＧｅであり、先に
形成した合金膜１５ｂと同様であるが、先に形成した合
金膜１５ｂよりも融解温度が低くなるように、Ａｌに対
するＧｅの濃度を変える。
【００７３】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、例えばＧｅＨ4 等のＧｅを含むガスをス
パッタ室内に導入し、無加熱状態で反応性スパッタリン
グを行い、膜厚４００ｎｍ程度のＡｌ−Ｇｅ（ゲルマニ
ウム４％）合金膜１９ａを形成する（工程ｅ）。
【００７４】つぎに、基板温度を４００℃すなわち工程
ｃの基板温度４５０℃よりも低い温度に設定して、工程
ｅと同様にして反応性スパッタリングを行い、総膜厚８
００ｎｍ程度のＡｌ−Ｇｅ（ゲルマニウム４％）合金膜
１９ｂを形成する。基板を加熱状態にしてスパッタリン
グを行うため、Ａｌ−Ｇｅ合金は流動状態となり、接続
孔１７及び配線溝１８内はＡｌ−Ｇｅ合金膜１９ｂによ
って完全に充填される（工程ｆ）。
【００７５】つぎに、第１実施形態と同様にして、接続
孔１７及び配線溝１８内にのみＡｌ−Ｇｅ合金膜１９を
埋込み、第２層目の配線を形成する（工程ｇ）。なお、
さらに第３層目の配線を形成する場合にも、上記工程と
同様にして配線を形成すればよい。すなわち、２層目の
合金膜よりも融解温度が低くなるように添加元素の濃度
を変えるとともに、２層目の合金膜を形成するときより
も低い成膜温度（リフロー温度）で３層目の配線を形成
すればよい。第４層目以降の配線を形成する場合も同様
である。
【００７６】以上のように、各配線層で合金膜を構成す
る添加元素の濃度を変えることにより、融解温度の違い
を利用して、下層側から上層側に向かって順次低い温度
で配線を形成することができる。また、本実施形態では
反応性スパッタリングによって各配線を形成するので、
第３実施形態のように添加元素の濃度に応じてスパッタ
ターゲットを変える必要がない。
【００７７】つぎに、第５実施形態について、図２に示
した製造工程（ＭＯＳトランジスタを用いた集積回路の
製造工程の一部）にしたがって説明する。なお、いくつ
かの工程については、第１実施形態で説明した工程と実
質的に同様であるため、これらの工程については第１実
施形態の対応する説明を参照するものとし、詳細な説明
は省略する。
【００７８】まず、第１実施形態と同様にして、シリコ
ン基板１１上に１層目の層間絶縁膜１２を堆積し、この
層間絶縁膜１２に接続孔１３及び配線溝１４を形成する
（工程ａ）。
【００７９】つぎに、層間絶縁膜１２上並びに接続孔１
３及び配線溝１４内に金属合金膜１５ｂを以下の２段階
のステップによって形成する。ここでは、合金のベース
金属にアルミニウムを用い、添加元素にガリウムを用い
るものとする。
【００８０】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、無加熱状態でスパッタリングを行い、膜
厚４００ｎｍ程度のＡｌ膜１５ｃを形成する。続いて、
スパッタ室を変えて無加熱状態でスパッタリングを行
い、膜厚１６ｎｍ程度のＧａ膜１５ｄを形成し、Ａｌ膜
１５ｃ及びＧａ膜１５ｄからなる積層膜１５ｅを形成す
る（工程ｂ）。
【００８１】つぎに、基板温度を４５０℃にして、Ａｌ
のスパッタリングを行い、総膜厚８００ｎｍ程度のＡｌ
−Ｇａ（ガリウム５％）合金膜１５ｂを形成する。基板
を加熱状態にしてスパッタリングを行うため、Ａｌ−Ｇ
ａ合金は流動状態となり（すなわち、工程ｂで形成され
た積層膜１５ｅ及び本工程でスパッタリングしたＡｌが
一体となって流動状態となり）、接続孔１３及び配線溝
１４内はＡｌ−Ｇａ合金膜１５ｂによって完全に充填さ
れる（工程ｃ）。
【００８２】つぎに、第１実施形態と同様にして、接続
孔１３及び配線溝１４内にＡｌ−Ｇａ合金膜１５を埋込
んで第１層目の配線を形成し、続いて、２層目の層間絶
縁膜１６を堆積し、この層間絶縁膜１６に接続孔１７及
び配線溝１８を形成する（工程ｄ）。
【００８３】つぎに、層間絶縁膜１６上並びに接続孔１
７及び配線溝１８内に金属合金膜１９ｂを以下の２段階
のステップによって形成する。ここで形成する合金膜１
９ｂのベース金属はＡｌで添加元素はＧａであり、先に
形成した合金膜１５ｂと同様であるが、先に形成した合
金膜１５ｂよりも融解温度が低くなるように、Ａｌに対
するＧａの濃度を変える。
【００８４】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、無加熱状態でスパッタリングを行い、膜
厚４００ｎｍ程度のＡｌ膜１９ｃを形成する。続いて、
スパッタ室を変えて無加熱状態でスパッタリングを行
い、膜厚３２ｎｍ程度のＧａ膜１９ｄを形成し、Ａｌ膜
１９ｃ及びＧａ膜１９ｄからなる積層膜１９ｅを形成す
る（工程ｅ）。
【００８５】つぎに、基板温度を４００℃すなわち工程
ｃの基板温度４５０℃よりも低い温度に設定して、Ａｌ
のスパッタリングを行い、総膜厚８００ｎｍ程度のＡｌ
−Ｇａ（ガリウム１０％）合金膜１９ｂを形成する。基
板を加熱状態にしてスパッタリングを行うため、Ａｌ−
Ｇａ合金は流動状態となり（すなわち、工程ｅで形成さ
れた積層膜１９ｅ及び本工程でスパッタリングしたＡｌ
が一体となって流動状態となり）、接続孔１７及び配線
溝１８内はＡｌ−Ｇａ合金膜１９ｂによって完全に充填
される（工程ｆ）。
【００８６】つぎに、第１実施形態と同様にして、接続
孔１７及び配線溝１８内にのみＡｌ−Ｇａ合金膜１９を
埋込み、第２層目の配線を形成する（工程ｇ）。なお、
さらに第３層目の配線を形成する場合にも、上記工程と
同様にして配線を形成すればよい。すなわち、２層目の
合金膜よりも融解温度が低くなるように添加元素の濃度
を変えるとともに、２層目の合金膜を形成するときより
も低い成膜温度（リフロー温度）で３層目の配線を形成
すればよい。第４層目以降の配線を形成する場合も同様
である。
【００８７】以上のように、各配線層で合金膜を構成す
る添加元素の濃度を変えることにより、融解温度の違い
を利用して、下層側から上層側に向かって順次低い温度
で配線を形成することができる。
【００８８】つぎに、第６実施形態について、図２に示
した製造工程（ＭＯＳトランジスタを用いた集積回路の
製造工程の一部）にしたがって説明する。なお、いくつ
かの工程については、第１実施形態で説明した工程と実
質的に同様であるため、これらの工程については第１実
施形態の対応する説明を参照するものとし、詳細な説明
は省略する。
【００８９】まず、第１実施形態と同様にして、シリコ
ン基板１１上に１層目の層間絶縁膜１２を堆積し、この
層間絶縁膜１２に接続孔１３及び配線溝１４を形成する
（工程ａ）。
【００９０】つぎに、層間絶縁膜１２上並びに接続孔１
３及び配線溝１４内に金属合金膜１５ｂを以下の２段階
のステップによって形成する。ここでは、合金のベース
金属にアルミニウムを用い、添加元素にシリコンを用い
るものとする。
【００９１】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、無加熱状態でスパッタリングを行い、膜
厚４００ｎｍ程度のＡｌ膜１５ｃを形成する。続いて、
スパッタ室を変えて無加熱状態でスパッタリングを行
い、膜厚１６ｎｍ程度のＳｉ膜１５ｄを形成し、Ａｌ膜
１５ｃ及びＳｉ膜１５ｄからなる積層膜１５ｅを形成す
る（工程ｂ）。
【００９２】つぎに、基板温度を５００℃にして、Ａｌ
のスパッタリングを行い、総膜厚８００ｎｍ程度のＡｌ
−Ｓｉ合金膜１５ｂを形成する。基板を加熱状態にして
スパッタリングを行うため、Ａｌ−Ｓｉ合金は流動状態
となり（すなわち、工程ｂで形成された積層膜１５ｅ及
び本工程でスパッタリングしたＡｌが一体となって流動
状態となり）、接続孔１３及び配線溝１４内はＡｌ−Ｓ
ｉ合金膜１５ｂによって完全に充填される（工程ｃ）。
【００９３】つぎに、第１実施形態と同様にして、接続
孔１３及び配線溝１４内にＡｌ−Ｓｉ合金膜１５を埋込
んで第１層目の配線を形成し、続いて、２層目の層間絶
縁膜１６を堆積し、この層間絶縁膜１６に接続孔１７及
び配線溝１８を形成する（工程ｄ）。
【００９４】つぎに、層間絶縁膜１６上並びに接続孔１
７及び配線溝１８内に金属合金膜１９ｂを以下の２段階
のステップによって形成する。ここで形成する合金膜１
９ｂには、先に形成した合金膜１５ｂよりも共晶温度が
低くなるものを選択する。ここでは、合金のベース金属
にアルミニウムを用い、添加元素にゲルマニウムを用い
るものとする。
【００９５】まず、スパッタリング装置内にＡｌターゲ
ットを設置し、無加熱状態でスパッタリングを行い、膜
厚４００ｎｍ程度のＡｌ膜１９ｃを形成する。続いて、
スパッタ室を変えて無加熱状態でスパッタリングを行
い、膜厚１６ｎｍ程度のＧｅ膜１９ｄを形成し、Ａｌ膜
１９ｃ及びＧｅ膜１９ｄからなる積層膜１９ｅを形成す
る（工程ｅ）。
【００９６】つぎに、基板温度を４００℃すなわち工程
ｃの基板温度５００℃よりも低い温度に設定して、Ａｌ
のスパッタリングを行い、総膜厚８００ｎｍ程度のＡｌ
−Ｇｅ合金膜１９ｂを形成する。基板を加熱状態にして
スパッタリングを行うため、Ａｌ−Ｇｅ合金は流動状態
となり（すなわち、工程ｅで形成された積層膜１９ｅ及
び本工程でスパッタリングしたＡｌが一体となって流動
状態となり）、接続孔１７及び配線溝１８内はＡｌ−Ｇ
ｅ合金膜１９ｂによって完全に充填される（工程ｆ）。
【００９７】つぎに、第１実施形態と同様にして、接続
孔１７及び配線溝１８内にのみＡｌ−Ｇｅ合金膜１９を
埋込み、第２層目の配線を形成する（工程ｇ）。なお、
さらに第３層目の配線を形成する場合にも、上記工程と
同様にして配線を形成すればよい。すなわち、２層目の
合金膜よりも共晶温度が低くなるように添加元素を選択
するとともに、２層目の合金膜を形成するときよりも低
い成膜温度（リフロー温度）で３層目の配線を形成すれ
ばよい。第４層目以降の配線を形成する場合も同様であ
る。
【００９８】以上のように、各配線層で合金膜を構成す
る添加元素の種類を変えることにより、共晶温度の違い
を利用して、下層側から上層側に向かって順次低い温度
で配線を形成することができる。
【００９９】なお、上記第１〜第４実施形態では、工程
ｂ及びｃ並びに工程ｅ及びｆにおいて、それぞれ２段階
のステップで合金膜１５ｂ及び合金膜１９ｂを形成した
が、工程ｂ及び工程ｅを省略して工程ｃ及び工程ｆのみ
によって合金膜１５ｂ及び合金膜１９ｂを形成するよう
にしてもよい。
【０１００】また、上記各実施形態では、各配線として
アルミニウム合金膜を用いたが、アルミニウム以外の金
属、例えば銅をベース金属とした合金膜を各配線に用い
るようにしてもよい。
【０１０１】また、上記第１及び第２実施形態並びに第
６実施形態では添加元素の種類を変えることによって下
層側から上層側に向かって順次低い温度で配線を形成
し、上記第３、第４及び第５実施形態では添加元素の濃
度を変えることによって下層側から上層側に向かって順
次低い温度で配線を形成したが、両者を組み合わせるこ
とによって下層側から上層側に向かって順次低い温度で
配線を形成するようにしてもよい。
【０１０２】また、上記各実施形態では２成分の合金膜
であったが、３成分以上の合金膜でもよい。また、配線
の信頼性を向上させるための元素を含有するようにして
もよい。
【０１０３】また、上記各実施形態では、全ての配線に
対して添加元素を含有するようにしたが、例えば最下層
の配線には添加元素を含有しないようにし、２層目以降
の配線に対して添加元素を含有させるようにしてもよ
い。
【０１０４】さらに、上記各実施形態では、各層間絶縁
膜にシリコン酸化膜等の無機絶縁材料を用いたが、ポリ
イミド等の誘電率の低い有機絶縁材料を用いるようにし
てもよい。一般的に有機材料は耐熱性が低いが、上層側
の配線を比較的低い温度で形成することができるので、
このような耐熱性の低い有機材料を用いることも可能で
ある。その他、本発明はその趣旨を逸脱しない範囲内に
おいて種々変形して実施可能である。
【０１０５】
【発明の効果】本発明に係る半導体装置では、多層配線
を構成する各配線をその上層側ほど融解温度の低い配線
材料で構成するので、下層側から上層側に向かって各配
線の成膜温度を順次低くすることができる。したがっ
て、上層側の配線を形成する際の熱工程によって下層側
の配線が受ける影響を低減することができ、ボイド等が
低減された信頼性の高い配線を構成することができる。
【０１０６】また、本発明に係る半導体装置の製造方法
では、多層配線を構成する各配線の配線材料の融解温度
を上層側ほど低くし、下層側から上層側に向かって各配
線の成膜温度を順次低くして多層配線を形成するので、
上層側の配線を形成する際の熱工程によって下層側の配
線が受ける影響を低減することができる。したがって、
ボイドの発生等を防止することができ、信頼性の高い配
線を形成することができる。
【図面の簡単な説明】
【図１】本発明の第１〜第４実施形態に係る製造方法の
一例を示した図。
【図２】本発明の第５及び第６実施形態に係る製造方法
の一例を示した図。
【図３】アルミニウムに添加する元素の種類を変えた場
合の共晶温度を示した図。
【図４】アルミニウムに添加する元素の濃度を変えた場
合の融解温度を示した図。
【符号の説明】
１１…半導体基板 １２…層間絶縁膜 １３…接続孔（凹部） １４…配線溝（凹部） １５…配線 １６…層間絶縁膜 １７…接続孔（凹部） １８…配線溝（凹部） １９…配線

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面側に多層配線を構成し
    た半導体装置において、前記多層配線を構成する各配線
    をその上層側ほど融解温度の低い配線材料で構成したこ
    とを特徴とする半導体装置。
  2. 【請求項２】 半導体基板の主面側に多層配線を構成し
    た半導体装置において、前記多層配線を構成する各配線
    の配線材料に同一のベース金属を用い、少なくとも１層
    以上の配線において前記ベース金属に添加元素を含有さ
    せることにより、前記多層配線を構成する各配線をその
    上層側ほど融解温度の低い配線材料で構成したことを特
    徴とする半導体装置。
  3. 【請求項３】 半導体基板の主面側に多層配線を構成し
    た半導体装置において、前記多層配線を構成する各配線
    の配線材料に同一のベース金属を用い、少なくとも２層
    以上の配線において前記ベース金属に異なった種類の添
    加元素を含有させることにより、前記多層配線を構成す
    る各配線をその上層側ほど融解温度の低い配線材料で構
    成したことを特徴とする半導体装置。
  4. 【請求項４】 半導体基板の主面側に多層配線を構成し
    た半導体装置において、前記多層配線を構成する各配線
    の配線材料に同一のベース金属を用い、少なくとも２層
    以上の配線において前記ベース金属に異なった濃度の添
    加元素を含有させることにより、前記多層配線を構成す
    る各配線をその上層側ほど融解温度の低い配線材料で構
    成したことを特徴とする半導体装置。
  5. 【請求項５】 前記ベース金属はアルミニウムであるこ
    とを特徴とする請求項２乃至４のいずれかに記載の半導
    体装置。
  6. 【請求項６】 前記各配線は前記半導体基板の主面側に
    積層された凹部を有する複数の絶縁膜の各凹部に形成さ
    れものであることを特徴とする請求項２乃至５のいずれ
    かに記載の半導体装置。
  7. 【請求項７】 半導体基板の主面側に多層配線を形成す
    る半導体装置の製造方法において、前記多層配線を構成
    する各配線の配線材料の融解温度を上層側ほど低くし、
    下層側から上層側に向かって各配線の成膜温度を順次低
    くして前記多層配線を形成することを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 半導体基板の主面側に多層配線を形成す
    る半導体装置の製造方法において、前記多層配線を構成
    する各配線の配線材料に同一のベース金属を用い、少な
    くとも１層以上の配線において前記ベース金属に添加元
    素を含有させることにより、各配線の配線材料の融解温
    度を上層側ほど低くし、下層側から上層側に向かって各
    配線の成膜温度を順次低くして前記多層配線を形成する
    ことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 半導体基板の主面側に多層配線を形成す
    る半導体装置の製造方法において、前記多層配線を構成
    する各配線の配線材料に同一のベース金属を用い、少な
    くとも２層以上の配線において前記ベース金属に異なっ
    た種類の添加元素を含有させることにより、各配線の配
    線材料の融解温度を上層側ほど低くし、下層側から上層
    側に向かって各配線の成膜温度を順次低くして前記多層
    配線を形成することを特徴とする半導体装置の製造方
    法。
  10. 【請求項１０】 半導体基板の主面側に多層配線を形成
    する半導体装置の製造方法において、前記多層配線を構
    成する各配線の配線材料に同一のベース金属を用い、少
    なくとも２層以上の配線において前記ベース金属に異な
    った濃度の添加元素を含有させることにより、各配線の
    配線材料の融解温度を上層側ほど低くし、下層側から上
    層側に向かって各配線の成膜温度を順次低くして前記多
    層配線を形成することを特徴とする半導体装置の製造方
    法。
  11. 【請求項１１】 前記ベース金属に前記添加元素を含有
    させたターゲットを用いてスパッタリングを行うことに
    より、前記ベース金属に前記添加元素を含有させた配線
    を形成することを特徴とする請求項８乃至１０のいずれ
    かに記載の半導体装置の製造方法。
  12. 【請求項１２】 前記添加元素を含むガス雰囲気中で前
    記ベース金属をスパッタリングすることにより、前記ベ
    ース金属に前記添加元素を含有させた配線を形成するこ
    とを特徴とする請求項８乃至１０のいずれかに記載の半
    導体装置の製造方法。
  13. 【請求項１３】 前記ベース金属からなる膜と前記添加
    元素からなる膜との積層膜を形成した後に前記ベース金
    属をスパッタリングすることにより、前記ベース金属に
    前記添加元素を含有させた配線を形成することを特徴と
    する請求項８乃至１０のいずれかに記載の半導体装置の
    製造方法。
  14. 【請求項１４】 前記ベース金属はアルミニウムである
    ことを特徴とする請求項８乃至１３のいずれかに記載の
    半導体装置の製造方法。
  15. 【請求項１５】 前記各配線を前記半導体基板の主面側
    に積層された凹部を有する複数の絶縁膜の各凹部に形成
    することを特徴とする請求項８乃至１０のいずれかに記
    載の半導体装置の製造方法。
  16. 【請求項１６】 前記絶縁膜の凹部に前記配線を形成す
    る工程は、前記凹部内及び前記絶縁膜上に前記ベース金
    属に前記添加元素を含有させた第１合金膜を形成する工
    程と、前記半導体基板を前記第１合金膜を形成したとき
    の温度より高い温度に保持した状態で前記ベース金属に
    前記添加元素を含有させたターゲットを用いてスパッタ
    リングを行うことにより、前記第１合金膜を流動状態に
    して前記ベース金属及び前記添加元素からなる第２合金
    膜を形成する工程と、前記第２合金膜で前記凹部内を充
    填する工程とを有することを特徴とする請求項１５に記
    載の半導体装置の製造方法。
  17. 【請求項１７】 前記絶縁膜の凹部に前記配線を形成す
    る工程は、前記凹部内及び前記絶縁膜上に前記ベース金
    属に前記添加元素を含有させた第１合金膜を形成する工
    程と、前記半導体基板を前記第１合金膜を形成したとき
    の温度より高い温度に保持した状態で前記添加元素を含
    むガス雰囲気中で前記ベース金属をスパッタリングする
    ことにより、前記第１合金膜を流動状態にして前記ベー
    ス金属及び前記添加元素からなる第２合金膜を形成する
    工程と、前記第２合金膜で前記凹部内を充填する工程と
    を有することを特徴とする請求項１５に記載の半導体装
    置の製造方法。
  18. 【請求項１８】 前記絶縁膜の凹部に前記配線を形成す
    る工程は、前記凹部内及び前記絶縁膜上に前記ベース金
    属からなる膜と前記添加元素からなる膜との積層膜を形
    成する工程と、前記半導体基板を前記積層膜を形成した
    ときの温度より高い温度に保持した状態で前記ベース金
    属をスパッタリングすることにより、前記積層膜を流動
    状態にして前記ベース金属及び前記添加元素からなる合
    金膜を形成する工程と、前記合金膜で前記凹部内を充填
    する工程とを有することを特徴とする請求項１５に記載
    の半導体装置の製造方法。
  19. 【請求項１９】 前記絶縁膜の凹部に前記配線を形成す
    る工程は、前記半導体基板を高温に保持した状態で前記
    ベース金属に前記添加元素を含有させたターゲットを用
    いてスパッタリングを行うことにより、前記凹部内及び
    前記絶縁膜上に前記ベース金属及び前記添加元素を流動
    状態で付着させて前記ベース金属及び前記添加元素から
    なる合金膜を形成する工程と、前記合金膜で前記凹部内
    を充填する工程とを有することを特徴とする請求項１５
    に記載の半導体装置の製造方法。
  20. 【請求項２０】 前記絶縁膜の凹部に前記配線を形成す
    る工程は、前記半導体基板を高温に保持した状態で前記
    添加元素を含むガス雰囲気中で前記ベース金属をスパッ
    タリングすることにより、前記凹部内及び前記絶縁膜上
    に前記ベース金属及び前記添加元素を流動状態で付着さ
    せて前記ベース金属及び前記添加元素からなる合金膜を
    形成する工程と、前記合金膜で前記凹部内を充填する工
    程とを有することを特徴とする請求項１５に記載の半導
    体装置の製造方法。
JP8306267A 1996-11-18 1996-11-18 半導体装置及びその製造方法 Pending JPH10150037A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8306267A JPH10150037A (ja) 1996-11-18 1996-11-18 半導体装置及びその製造方法
TW086117002A TW359889B (en) 1996-11-18 1997-11-14 Semiconductor device and method for manufacturing the same
US08/970,199 US5982040A (en) 1996-11-18 1997-11-14 Semiconductor device and method for manufacturing the same
KR1019970060366A KR100269928B1 (ko) 1996-11-18 1997-11-17 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8306267A JPH10150037A (ja) 1996-11-18 1996-11-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10150037A true JPH10150037A (ja) 1998-06-02

Family

ID=17955031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8306267A Pending JPH10150037A (ja) 1996-11-18 1996-11-18 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US5982040A (ja)
JP (1) JPH10150037A (ja)
KR (1) KR100269928B1 (ja)
TW (1) TW359889B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750476B2 (en) 1995-12-20 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a reliable contact

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194313B1 (en) * 1997-04-30 2001-02-27 Texas Instruments Incorporated Method for reducing recess for the formation of local interconnect and or plug trench fill for etchback process
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP2007266073A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPS6038837A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 多層配線構造
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
JPH0427151A (ja) * 1990-05-22 1992-01-30 Kawasaki Steel Corp 半導体装置入出力部の保護回路
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
JPH04207053A (ja) * 1990-11-30 1992-07-29 Nec Corp 半導体装置の配線構造
JPH05160067A (ja) * 1991-07-23 1993-06-25 Seiko Epson Corp 半導体装置およびその製造方法
JPH0997833A (ja) * 1995-07-22 1997-04-08 Ricoh Co Ltd 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750476B2 (en) 1995-12-20 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a reliable contact

Also Published As

Publication number Publication date
KR19980042489A (ko) 1998-08-17
US5982040A (en) 1999-11-09
KR100269928B1 (ko) 2000-10-16
TW359889B (en) 1999-06-01

Similar Documents

Publication Publication Date Title
CN102341903B (zh) 用于互连应用的冗余金属阻挡结构
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
JP2010519723A (ja) エレクトロマイグレーションに対する向上した信頼度を有する相互接続構造体及びその製造方法
JP2000100847A (ja) 半導体装置及びその製造方法
KR100426904B1 (ko) 전극간의 접속 구조 및 그 제조 방법
JP5385610B2 (ja) 相互接続構造体の形成方法
US8631570B2 (en) Through wafer vias with dishing correction methods
CN101740547B (zh) 半导体器件，制造半导体器件的方法以及溅射设备的靶
US6307268B1 (en) Suppression of interconnect stress migration by refractory metal plug
US20100025857A1 (en) Ic chip and design structure with through wafer vias dishing correction
KR100269928B1 (ko) 반도체 장치 및 그 제조방법
US6989583B2 (en) Semiconductor device
KR100782202B1 (ko) 반도체 장치 및 그 제조 방법
CN101133480A (zh) 半导体器件及其制造方法
JPH0621236A (ja) 半導体装置およびその製造方法
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
US20060199360A1 (en) Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
JP2007266073A (ja) 半導体装置及びその製造方法
JP3325628B2 (ja) 半導体装置の製造方法
US20040106273A1 (en) Interconnect structure and method for manufacturing the same
JPH104139A (ja) 半導体装置の製造方法
JPH05109900A (ja) 半導体装置の製造方法
JPH05102150A (ja) 半導体装置及びその製造方法
JPH06151429A (ja) 半導体装置およびその製造方法
JPH03245532A (ja) 半導体装置の製造方法