JPH0427151A - 半導体装置入出力部の保護回路 - Google Patents
半導体装置入出力部の保護回路Info
- Publication number
- JPH0427151A JPH0427151A JP13200390A JP13200390A JPH0427151A JP H0427151 A JPH0427151 A JP H0427151A JP 13200390 A JP13200390 A JP 13200390A JP 13200390 A JP13200390 A JP 13200390A JP H0427151 A JPH0427151 A JP H0427151A
- Authority
- JP
- Japan
- Prior art keywords
- input
- layer
- semiconductor device
- circuit
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000001681 protective effect Effects 0.000 title abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- 230000010354 integration Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ボンディングパッドを介して外部の回路と接
続される半導体装置の入出力部に設けられた半導体装置
人出部の保護回路に関する。
続される半導体装置の入出力部に設けられた半導体装置
人出部の保護回路に関する。
半導体集積回路（ＬＳＩ）等の半導体装置においては、
静電気の放電等により、外部からの過電圧、過電流の高
負荷がチップに印加された場合に、その過電圧等を吸収
しなければ、半導体装置の誤動作や素子破壊に至るとい
う、不具合が生じる恐れがある。このような不具合が生
じないようにチップ上の入出力部には、通常、抵抗・ダ
イオード等で構成された保護回路が付加される。 従来の入出力部の平面的な構成例を第４図に示す、第４
図に示すように、この入出力部は、外部回路と半導体装
置内部回路との間を接続するべくボンディングワイヤ１
６をボンディングするためのボンディングパッド１０と
、該パッド１０を介して入出力される信号に対して各種
処理を行うためのトランジスタを設けたトランジスタ部
１２と、当該パッド１０及びトランジスタ部１２間に設
けられた、異常な過電圧、過電流等から半導体装置を保
護するための保護回路１４とを有して構成されている。 なお、図の符号１６はボンディングワイヤである。 ここで、第５図に前記パッド１０の拡大縦断面図を示す
、第５図に示すように、従来のパッド１０には、例えば
アルミニウムＡｉ第１層とＡｉ第２層とが多層配線され
て、絶縁膜１８上に設けられている、これら配線Ａｎ第
１層、Ａλ第２層の周囲は、絶縁Ｍ２０、保護膜２２で
被われている。 Ａ１第２層上部保護膜２２には穴２４が設けられており
、当該穴２４を介してボンディングワイヤ１６がＡ（第
２層にボンディングされるように構成されている。
静電気の放電等により、外部からの過電圧、過電流の高
負荷がチップに印加された場合に、その過電圧等を吸収
しなければ、半導体装置の誤動作や素子破壊に至るとい
う、不具合が生じる恐れがある。このような不具合が生
じないようにチップ上の入出力部には、通常、抵抗・ダ
イオード等で構成された保護回路が付加される。 従来の入出力部の平面的な構成例を第４図に示す、第４
図に示すように、この入出力部は、外部回路と半導体装
置内部回路との間を接続するべくボンディングワイヤ１
６をボンディングするためのボンディングパッド１０と
、該パッド１０を介して入出力される信号に対して各種
処理を行うためのトランジスタを設けたトランジスタ部
１２と、当該パッド１０及びトランジスタ部１２間に設
けられた、異常な過電圧、過電流等から半導体装置を保
護するための保護回路１４とを有して構成されている。 なお、図の符号１６はボンディングワイヤである。 ここで、第５図に前記パッド１０の拡大縦断面図を示す
、第５図に示すように、従来のパッド１０には、例えば
アルミニウムＡｉ第１層とＡｉ第２層とが多層配線され
て、絶縁膜１８上に設けられている、これら配線Ａｎ第
１層、Ａλ第２層の周囲は、絶縁Ｍ２０、保護膜２２で
被われている。 Ａ１第２層上部保護膜２２には穴２４が設けられており
、当該穴２４を介してボンディングワイヤ１６がＡ（第
２層にボンディングされるように構成されている。
【発明が解決しようとする課題］
しかしながら、前記従来の保護回路は、その面積かトラ
ンジスタ部１２の１／３〜１／４の大きさを有し、且つ
、ボンディングパッド１０と別の位置に設けられている
ため、半導体装置のチップ上において入出力部の占める
面積が大きなものになっており、特に、多ピン化の傾向
の著しい今日の半導体装置においては、この入出力部の
面積の大きさが半導体装置の集積度向上の障害となると
いう問題点があった。 本発明は、前記従来の間ｕ点を解消するべくなされたも
ので、入出力部の面積を小さくし、チップサイズの小型
化を可能にして、半導体装置のコストダウンや高集積化
を図ることができる入出力部の保護回路を提供すること
を課題とする。 【課題を解決するための手段】 本発明は、ボンディングパッドを介して外部の回路と接
続される半導体装置の入出力部に設けられた保護回路に
おいて、保護回路を、ボンディングパッドの下部に重な
るように設けることにより、前記課題を解決するもので
ある。
ンジスタ部１２の１／３〜１／４の大きさを有し、且つ
、ボンディングパッド１０と別の位置に設けられている
ため、半導体装置のチップ上において入出力部の占める
面積が大きなものになっており、特に、多ピン化の傾向
の著しい今日の半導体装置においては、この入出力部の
面積の大きさが半導体装置の集積度向上の障害となると
いう問題点があった。 本発明は、前記従来の間ｕ点を解消するべくなされたも
ので、入出力部の面積を小さくし、チップサイズの小型
化を可能にして、半導体装置のコストダウンや高集積化
を図ることができる入出力部の保護回路を提供すること
を課題とする。 【課題を解決するための手段】 本発明は、ボンディングパッドを介して外部の回路と接
続される半導体装置の入出力部に設けられた保護回路に
おいて、保護回路を、ボンディングパッドの下部に重な
るように設けることにより、前記課題を解決するもので
ある。
本発明においては、半導体装置入出力部の保護回路にお
いて、保護回路をボンディングパッドの下部に重なるよ
うに設ける。 従って、チップ上において、保護回路及びボンディング
パッドからなる入出力部の占有面積をそれら別体に設け
たときに比較して小さくすることができる０発明者の調
査によれば、従来の入出力部に比較してボンディングパ
ッド及び保護回路の占有面積が２０〜３０％減少した。 よって、チップサイズの小型化による半導体装置のコス
トダウンや高集積化を図ることができる。
いて、保護回路をボンディングパッドの下部に重なるよ
うに設ける。 従って、チップ上において、保護回路及びボンディング
パッドからなる入出力部の占有面積をそれら別体に設け
たときに比較して小さくすることができる０発明者の調
査によれば、従来の入出力部に比較してボンディングパ
ッド及び保護回路の占有面積が２０〜３０％減少した。 よって、チップサイズの小型化による半導体装置のコス
トダウンや高集積化を図ることができる。
以下、図面を参照して本発明の実施例を詳細に説明する
。 この実施例は、第１図に示すような平面構成の半導体装
置に設けられる入出力部である。第１図に示すように、
この入出力部においては、保護回路２８がボンディング
パッド３０下部に重なるように設けられており、当該ボ
ンディングパッド３０は保護膜＃Ｉ２８を介してトラン
ジスタ部３２に接続されている。 第２図に、前記保護回路２８及びパッド３０の詳細な縦
断面図を示す、第２図に示すように、このボンディング
パッド３０においては、保護膜３４に設けられた六３６
を介して外部にアルミニウム（Ａ、ｅ ）第２層配線３
８が臨んでいる。このアルミニウム第２層配線層３８の
下部には、絶縁膜４０で被覆されてアルミニウム（Ａ１
）第１層配線層４２が設けられている。更にこのＡＪ２
第１層配線層４２の下部には、保護回路２８が設けられ
て、このＡＪ２第１層配線層４２に接続されている。 なお、第２図において、符号４４は絶縁膜、４６は拡散
層である。 前記保護回路２８の回路例を第３図に示す、第３図のよ
うにｉ護回路２８は、抵抗Ｒ及びダイオードＤからなる
。この抵抗Ｒは例えばポリシリコン（Ｐ ｏｌｙ−３１
ｌｉｃｏｎ＞及び拡散層で構成することができる。又、
ダイオードＤは、拡散層４６で構成することができる。 この実施例においては、第１図に示すように、保護回路
２８をボンディングパッド３０の下部に設けているため
、入出力部のチップ上における占有面積を従来に比べて
２０〜３０％減少させることができる。従って、チップ
面積を減少させ得るため、コストダウンや高集積化を図
れる。 なお、前記実施例においては、第２図で、保護回路及び
ボーディングパッドの縦断面の一例を示したが、本発明
が実施される入出力回路の保護回路は図のものに限定さ
れず、保護回路をボンディングパッド下部に設けるもの
であれば、他の構成のものでもよい、又、第１図では保
護回路がパッドより大きく、且つ、パッドの全面積が重
なっていたが、パッドと＠護回路の大きさ、重なりの割
合はこれに限られず、保護回路が小さく、あるいは一部
室なっていても本発明の効果を得ることができる。又、
実施例ではアルミ２層配線であるが３層以上の多層配線
の場合にも同様の効果が得られる。
。 この実施例は、第１図に示すような平面構成の半導体装
置に設けられる入出力部である。第１図に示すように、
この入出力部においては、保護回路２８がボンディング
パッド３０下部に重なるように設けられており、当該ボ
ンディングパッド３０は保護膜＃Ｉ２８を介してトラン
ジスタ部３２に接続されている。 第２図に、前記保護回路２８及びパッド３０の詳細な縦
断面図を示す、第２図に示すように、このボンディング
パッド３０においては、保護膜３４に設けられた六３６
を介して外部にアルミニウム（Ａ、ｅ ）第２層配線３
８が臨んでいる。このアルミニウム第２層配線層３８の
下部には、絶縁膜４０で被覆されてアルミニウム（Ａ１
）第１層配線層４２が設けられている。更にこのＡＪ２
第１層配線層４２の下部には、保護回路２８が設けられ
て、このＡＪ２第１層配線層４２に接続されている。 なお、第２図において、符号４４は絶縁膜、４６は拡散
層である。 前記保護回路２８の回路例を第３図に示す、第３図のよ
うにｉ護回路２８は、抵抗Ｒ及びダイオードＤからなる
。この抵抗Ｒは例えばポリシリコン（Ｐ ｏｌｙ−３１
ｌｉｃｏｎ＞及び拡散層で構成することができる。又、
ダイオードＤは、拡散層４６で構成することができる。 この実施例においては、第１図に示すように、保護回路
２８をボンディングパッド３０の下部に設けているため
、入出力部のチップ上における占有面積を従来に比べて
２０〜３０％減少させることができる。従って、チップ
面積を減少させ得るため、コストダウンや高集積化を図
れる。 なお、前記実施例においては、第２図で、保護回路及び
ボーディングパッドの縦断面の一例を示したが、本発明
が実施される入出力回路の保護回路は図のものに限定さ
れず、保護回路をボンディングパッド下部に設けるもの
であれば、他の構成のものでもよい、又、第１図では保
護回路がパッドより大きく、且つ、パッドの全面積が重
なっていたが、パッドと＠護回路の大きさ、重なりの割
合はこれに限られず、保護回路が小さく、あるいは一部
室なっていても本発明の効果を得ることができる。又、
実施例ではアルミ２層配線であるが３層以上の多層配線
の場合にも同様の効果が得られる。
以上説明した通り、本発明によれば、半導体装置におい
て、入出力部のチップ上の占有面積を小さくすることが
できる。従って、半導体装置のチップサイズを小型化し
て、半導体装置のコストダウンや高集積化を図ることが
できる等の優れた効果が得られる。
て、入出力部のチップ上の占有面積を小さくすることが
できる。従って、半導体装置のチップサイズを小型化し
て、半導体装置のコストダウンや高集積化を図ることが
できる等の優れた効果が得られる。
第１図は、本発明の実施例に係る入出力部の構成を示す
平面図、 第２図は、前記入出力部のボンディングパッド及び保護
回路の詳細な構成を示す要部縦断面図、第３図は、前記
保護回路の構成例を示す回路図、第４図は、従来の入出
力部の構成例を示す平面図、 第５図は、前記従来の入出力部に設けられる保護回路の
詳細な構成例を示す要部縦断面図である。 ８・・・保護回路、 ０・・・ボンディングパッド、 ２・・・トランジスタ部、 ４・・・保護膜、 ６・・・穴、 ８・・・アルミニウム第２層配線層、 Ｏ・・・絶縁膜、 ２・・・アルミニウム第１層配線層、 ６・・・拡散層。
平面図、 第２図は、前記入出力部のボンディングパッド及び保護
回路の詳細な構成を示す要部縦断面図、第３図は、前記
保護回路の構成例を示す回路図、第４図は、従来の入出
力部の構成例を示す平面図、 第５図は、前記従来の入出力部に設けられる保護回路の
詳細な構成例を示す要部縦断面図である。 ８・・・保護回路、 ０・・・ボンディングパッド、 ２・・・トランジスタ部、 ４・・・保護膜、 ６・・・穴、 ８・・・アルミニウム第２層配線層、 Ｏ・・・絶縁膜、 ２・・・アルミニウム第１層配線層、 ６・・・拡散層。
Claims (1)
- （１）ボンディングパッドを介して外部の回路と接続さ
れる半導体装置の入出力部に設けられた保護回路におい
て、 保護回路を、ボンディングパッドの下部に重なるように
設けることを特徴とする半導体装置入出力部の保護回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13200390A JPH0427151A (ja) | 1990-05-22 | 1990-05-22 | 半導体装置入出力部の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13200390A JPH0427151A (ja) | 1990-05-22 | 1990-05-22 | 半導体装置入出力部の保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427151A true JPH0427151A (ja) | 1992-01-30 |
Family
ID=15071280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13200390A Pending JPH0427151A (ja) | 1990-05-22 | 1990-05-22 | 半導体装置入出力部の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982040A (en) * | 1996-11-18 | 1999-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
-
1990
- 1990-05-22 JP JP13200390A patent/JPH0427151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982040A (en) * | 1996-11-18 | 1999-11-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226152B2 (ja) | チップ間静電放電防止マルチチップ半導体構造およびその製造方法 | |
| US6222213B1 (en) | Semiconductor integrated circuit device | |
| JPH113984A (ja) | 半導体集積回路装置 | |
| US5986294A (en) | Semiconductor integrated circuit | |
| US5821804A (en) | Integrated semiconductor circuit | |
| JP2007059449A (ja) | 半導体装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPH0427151A (ja) | 半導体装置入出力部の保護回路 | |
| JP3063711B2 (ja) | 半導体集積回路 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JP2676801B2 (ja) | 出力バッファ回路を備えた半導体集積回路装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH06283604A (ja) | 半導体装置 | |
| JP2682227B2 (ja) | 半導体集積回路 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JP2766490B2 (ja) | 半導体装置 | |
| JPH03203363A (ja) | 半導体装置 | |
| JP2752262B2 (ja) | １チップｌｓｉの製造方法 | |
| JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JPH0270229A (ja) | 半導体集積回路の入力保護回路 | |
| JPH04326565A (ja) | 半導体集積回路装置 | |
| JPH012345A (ja) | 半導体集積回路装置 | |
| JPH0296396A (ja) | 半導体装置 | |
| JP2003229428A (ja) | 半導体装置 | |
| JPS61232658A (ja) | 集積回路装置 |