JPH10150202A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPH10150202A
JPH10150202A JP30923896A JP30923896A JPH10150202A JP H10150202 A JPH10150202 A JP H10150202A JP 30923896 A JP30923896 A JP 30923896A JP 30923896 A JP30923896 A JP 30923896A JP H10150202 A JPH10150202 A JP H10150202A
Authority
JP
Japan
Prior art keywords
semiconductor layer
insulating film
thin film
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30923896A
Other languages
English (en)
Inventor
Hiroshi Yoshikawa
博志 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30923896A priority Critical patent/JPH10150202A/ja
Publication of JPH10150202A publication Critical patent/JPH10150202A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】活性層となる半導体層の結晶性が向上した薄膜
トランジスタを提供するとともに、半導体層の溶融結晶
化または不純物活性化を効率よく行いうる薄膜トランジ
スタの製造方法を提供する。 【解決手段】本発明に係る薄膜トランジスタ1は、絶縁
基板上に形成された第1半導体層4と、この第1半導体
層4上を覆って形成された無機絶縁膜5と、この無機絶
縁膜5を介して第1半導体層4上に形成されたうえで薄
膜トランジスタ1の活性層となる第2半導体層6とを備
えている。本発明に係る薄膜トランジスタ1の製造方法
は、第1半導体層4と無機絶縁膜5と第2半導体層6と
を絶縁基板2上に順次積層して形成する工程と、第2半
導体層6の上方からレーザ光14,16を照射して第2
半導体層6を溶融結晶化または不純物活性化する工程と
を含んでいる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄膜トランジスタ及
びその製造方法に係り、詳しくは、薄膜トランジスタの
活性層となる半導体層を溶融結晶化または不純物活性化
するための技術に関する。
【0002】
【従来の技術】従来から、薄型化及び軽量化が可能で電
力消費量が少なくて済むアクティブマトリクス型の液晶
表示装置は、ノートブック型パーソナルコンピュータや
携帯用テレビジョンなどの表示部として広く使用されて
おり、液晶表示装置を構成する画素それぞれに対しては
駆動用である薄膜トランジスタ(以下、TFTという)
が作り込まれている。そして、近年にあっては、液晶表
示装置のさらなる大型化及び高精細化を実現すべく、特
開平6−34997号公報などで開示されているような
TFT、つまり、図8で簡略化して示すような構成とさ
れたうえでコプラナ型といわれるTFT51を作り込ん
でおくことが行われている。
【0003】すなわち、このTFT51は、ガラスなど
からなる透明状の絶縁基板52と、WやTiなどの高融
点金属からなり、層間絶縁膜53を介したうえで絶縁基
板52上に形成された金属層54と、この金属層54を
覆って形成されたSiO2 などの無機絶縁膜55と、こ
の無機絶縁膜55上に島形状として形成された非晶質S
iなどからなり、レーザ光の照射による溶融結晶化に伴
ってTFT51の活性層となった半導体層56と、半導
体層56の中央側に位置するチャネル領域56a上にゲ
ート絶縁膜57を介して形成されたゲート電極58と、
陽極酸化膜59で被覆されたゲート電極58を覆って形
成された層間絶縁膜60と、チャネル領域56aを挟ん
で半導体層56の両端側に位置する不純物領域56b上
に形成された引出電極61とを備えている。
【0004】なお、この際、レーザ光の照射によっては
非晶質Siからなる半導体層56の溶融結晶化が行われ
るとしているが、微結晶Siや多結晶Siからなる半導
体層56である場合にはレーザ光の照射によって結晶性
を改善することが行われる。
【0005】また、このTFT51における金属層54
は、外部からの入射光62によるリーク電流の増加を防
止する遮光層として機能すべく設けられたものである。
【0006】
【発明が解決しようとする課題】ところで、前記従来構
成とされたTFT51の製造に際しては、つぎのような
不都合が発生することになっていた。すなわち、このT
FT51が備える絶縁基板52の厚みは1mm程度であ
り、絶縁基板52上には遮光層となるべき熱伝導率の高
い金属層54が形成されているため、半導体層56を溶
融結晶化もしくは結晶性を改善してTFT51の活性層
とすべく照射されるレーザ光によって半導体層56へと
与えられる熱量は、金属層54を介したうえで熱容量の
大きな絶縁基板52によって奪われてしまう。
【0007】そして、このようになっていると、金属層
54及び無機絶縁膜55と半導体層56との間における
温度勾配が大きくなり、半導体層56の凝固速度が速く
なって結晶成長が抑制される結果、この半導体層56に
おける結晶性が低下して特性劣化が生じることになる。
なお、ここでは、TFT51の活性層となる半導体層5
6の溶融結晶化に着目しているが、この半導体層56の
ソース及びドレインとなる不純物領域56bを活性化す
べく照射されるレーザ光による加熱時にも同様の不都合
が発生することになり、不純物活性化のために長時間を
要することが避けられないという現状もある。
【0008】本発明は、このような不都合に鑑みて創案
されたものであって、活性層となる半導体層の結晶性が
向上したTFTを提供するとともに、半導体層の溶融結
晶化または不純物活性化を効率よく行いうるTFTの製
造方法を提供することを目的としている。
【0009】
【課題を解決するための手段】本発明の請求項1に係る
TFTは、絶縁基板上に形成された第1半導体層と、こ
の第1半導体層上を覆って形成された無機絶縁膜と、こ
の無機絶縁膜を介して前記第1半導体層上に形成された
うえでTFTの活性層となる第2半導体層とを備えてい
ることを特徴とするものであり、本発明の請求項2に係
るTFTは、請求項1に記載したTFTの第1半導体層
が第2半導体層よりも大きな占有面積を有していること
を特徴とするものである。
【0010】本発明の請求項3に係るTFTの製造方法
は、請求項1または請求項2に記載したTFTを製造す
る方法であって、第1半導体層と無機絶縁膜と第2半導
体層とを絶縁基板上に順次積層して形成する工程と、前
記第2半導体層の上方からレーザ光を照射して前記第2
半導体層を溶融結晶化または不純物活性化する工程とを
含んでいる。
【0011】本発明の請求項4に係るTFTの製造方法
も、請求項1または請求項2に記載したTFTを製造す
る方法であって、第1半導体層と無機絶縁膜と第2半導
体層とを絶縁基板上に順次積層して形成する工程と、前
記第2半導体層の上方位置に紫外線吸収フィルタを配置
する工程と、この紫外線吸収フィルタの上方からレーザ
光を照射して前記第2半導体層を溶融結晶化または不純
物活性化する工程とを含んでいる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0013】図1は本実施の形態に係るTFTの要部構
造を簡略化して示す構造断面図、図2ないし図5はTF
Tの製造方法を手順に従って示す工程断面図であり、図
1における符号1はTFTを示している。
【0014】本実施の形態に係るTFT1は、液晶表示
装置の各画素に対して駆動用として作り込まれるコプラ
ナ型のTFTであり、図1で示すように、石英やガラス
などからなる透明状の絶縁基板2と、この絶縁基板2を
被覆して形成されたSiO2などからなる層間絶縁膜3
と、非晶質Siなどからなり、層間絶縁膜3上に形成さ
れた島形状の第1半導体層4と、この第1半導体層4を
覆って形成されたSiO2 などの無機絶縁膜5と、この
無機絶縁膜5上に形成された非晶質Siからなり、か
つ、レーザ光の照射による溶融結晶化に伴ってTFT1
の活性層となった島形状の第2半導体層6と、この第2
半導体層6を被覆して形成されたSiO2などからなる
ゲート絶縁膜7と、Alなどの金属材料からなり、第2
半導体層6の中央側に位置するチャネル領域6a上にゲ
ート絶縁膜7を介して形成されたゲート電極8と、陽極
酸化膜9で被覆されたゲート電極8を覆って形成された
SiO2 などの層間絶縁膜10と、チャネル領域6aを
挟んで第2半導体層6の両端側に位置する不純物領域6
b上に形成されたうえ、Alなどの金属材料からなる引
出電極11とを備えている。
【0015】そして、この際における第1半導体層4
は、従来の金属層54と同様のリーク電流を防止する遮
光層としてのみならず、後述する蓄熱層としても機能す
るものであり、第2半導体層6と同程度の占有面積、あ
るいは、より一層大きな占有面積を有している。なお、
本実施の形態では、非晶質Siからなる第2半導体層6
がレーザ光の照射によって溶融結晶化されたうえでTF
T1の活性層になるとしているが、微結晶Siや多結晶
Siからなる第2半導体層6である場合にはレーザ光の
照射で結晶性が改善されることになり、結晶性の改善さ
れた第2半導体層6がTFT1の活性層となるのであ
る。
【0016】次に、本実施の形態に係るTFT1の製造
方法を、図2ないし図4の工程断面図に基づいて説明す
る。
【0017】まず、図2(A)で示すように、例えば、
厚さが1.1mm、対角長さが5インチの正方形ガラス
板を絶縁基板2として用意し、かつ、膜厚が100nm
〜500nm程度のSiO2やSiNxからなる層間絶縁
膜3を絶縁基板2の表面上に成膜したうえ、膜厚が10
0nm〜1000nm程度の非晶質Siからなる第1半
導体膜12を層間絶縁膜3上に成膜する。なお、この際
における層間絶縁膜3としては、SiH4ガス及びO2
スを使用したうえでの常圧CVD法によって成膜された
SiO2の他、スパッタ法や減圧CVD法、プラズマC
VD法、リモートプラズマCVD法を採用して成膜され
たSiO2を用いることも可能である。
【0018】また、ここでの第1半導体膜12が非晶質
Siに限定されることはなく、微結晶Siや多結晶S
i、あるいは、GaやGeからなるものであってもよい
ことは勿論であり、この第1半導体膜12はエキシマレ
ーザなどのようなパルスレーザから照射されるレーザ
光、つまり、XeF(波長351nm),XeCl(波
長308nm),KrF(波長249nm),ArF
(波長193nm)を吸収する半導体材料からなるもの
でありさえすればよいものである。さらに、この第1半
導体膜12は、SiH4ガス及びH2ガスを用いたプラズ
マCVD法を採用し、絶縁基板2の温度を200〜30
0℃程度としたうえで成膜されているが、減圧CVD法
によっても成膜可能である。
【0019】引き続き、図2(B)で示すように、第1
半導体膜12をエッチングすることによって所定の占有
面積を有する第1半導体層4を形成し、かつ、膜厚が1
00nm〜500nm程度のSiO2やSiNxからなる
層間絶縁膜5でもって第1半導体層4上を覆った後、膜
厚が30nm〜150nm程度の非晶質Siからなる第
2半導体膜13を層間絶縁膜5上に成膜する。なお、こ
れらの層間絶縁膜5及び第2半導体膜13のそれぞれ
は、層間絶縁膜3及び第1半導体膜12と同様の手順に
従って成膜される。また、この際における半導体膜13
が非晶質Siに限られることはなく、SiやSiGeも
しくはPやBを含むSi、あるいは、微結晶Siや多結
晶Siからなるものであってもよい。
【0020】次に、図2(C)で示すように、第2半導
体膜13をエッチングして所定の占有面積を有する第2
半導体層6を形成する。そして、この第2半導体膜13
のエッチングに際しては、エッチングによって形成され
る第2半導体層6の占有面積が第1半導体層4の占有面
積と同程度、あるいは、より小さくなるよう調整するこ
とが行われる。すなわち、このような調整によって第1
半導体層4は第2半導体層6と同程度の占有面積、ある
いは、より一層大きな占有面積を有していることにな
る。
【0021】その後、図3(A)で示すように、第2半
導体層6の上方からパルスレーザのレーザ光14を照射
することによって非結質Siからなる第2半導体層6を
加熱して溶融結晶化する、あるいは、微結晶Siや多結
晶Siからなる第2半導体層6の結晶性を改善すること
を行う。そして、この際においては、第2半導体層6を
TFT1の活性層とすべく照射されるレーザ光が第2半
導体層6のみならず、絶縁基板2上に形成された第1半
導体層4をも加熱していることになり、レーザ光から与
えられる熱量が第1半導体層4でもって蓄熱される、つ
まり、第1半導体層4が蓄熱層として機能する結果、第
1半導体層4と第2半導体層6との間における温度勾配
が小さくなり、第2半導体層6の凝固速度が遅くなって
結晶成長が促進されるため、第2半導体層6の結晶粒径
が大きくなって結晶性が向上することになる。
【0022】さらにまた、第1半導体層4の占有面積が
第2半導体層6の占有面積よりも大きい場合には、第2
半導体層6よりも外側にある第1半導体層4の端縁部分
4aの溶融結晶化もしくは結晶性改善も同時に実行され
ることになり、かつ、この第1半導体層4に対してはレ
ーザ光からの熱量が端縁部分4aを通じたうえで直接的
に与えられ、より大きな熱量が蓄えられるため、第1半
導体層4がより優れた蓄熱層として機能することにな
る。なお、この際におけるパルスレーザが短波長のもの
であれば、下地基板にダメージを与えることなく、第2
半導体層6を効率よく加熱しうることは勿論であり、非
結質Siを溶融結晶化した方が多結晶Siなどを直接的
に成膜しているよりも結晶粒径が大きくなる結果、良好
な特性が得られることになる。
【0023】引き続き、図3(B)で示すように、Si
4ガス及びO2ガスを用いた常圧CVD法を採用したう
え、膜厚が50nm〜150nm程度のSiO2からな
るゲート絶縁膜15を成膜する。なお、この際には、ス
パッタ法や減圧CVD法、プラズマCVD法、リモート
プラズマCVD法を採用してもよく、また、段差の被覆
性に優れたTEOS(Tetra-Ethyl-Ortho-Silicate,S
i(OC254)ガスを用いた常圧CVD法やプラズ
マCVD法の採用も可能である。また、ゲート絶縁膜1
5がSiO2からなるものに限られることはなく、Si
x,Al23,Ta25のいずれか、あるいはまた、
これらの組み合わせであってもよいことは勿論である。
【0024】さらに、図3(C)で示すように、Taや
Alを含む金属材料、例えば、AlSiやAlTiなど
を用いたうえでのスパッタ法を採用することにより、膜
厚が200nm〜500nm程度とされたゲート電極8
をゲート絶縁膜15上に形成したうえ、膜厚が50nm
〜1μm程度とされた陽極酸化膜9をゲート電極8の表
面上に形成する。なお、ゲート電極8としては、Alを
含む金属材料を用いることが低抵抗化を図るうえで好ま
しい。
【0025】引き続き、図4(A)で示すように、ゲー
ト電極8及び陽極酸化膜9をマスクとしたエッチングに
よってゲート絶縁膜15の不要部分を除去することによ
り、ゲート絶縁膜7を形成するとともに、第2半導体層
6のソース及びドレインとなる不純物領域6bを露出さ
せておいたうえ、これらの不純物領域6bに対して所要
の不純物イオンを注入することを行う。すなわち、この
際、P型の不純物領域とするにはBイオン、また、N型
の不純物領域とするにはPイオンを注入する。
【0026】なお、ゲート絶縁膜15の不要部分を除去
するには、エッチング液を用いたうえでのウェットエッ
チングあるいはプラズマを用いたうえでのドライエッチ
ングのいずれかが採用されることになり、また、不純物
イオンの注入にあたっては、プラズマを利用したイオン
注入装置が使用されることになる。
【0027】次には、300〜500℃程度のN2雰囲
気中で加熱することによって多結晶Si膜やゲート絶縁
膜7、ゲート電極8などに含有された水素を抜くための
脱水素処理が実行されることになり、この脱水素処理で
は、多結晶Si膜中の水素量を5×1019個/cm3
好ましくは、5×1018個/cm3程度とすることが行
われる。なお、ここでの脱水素処理をレーザ光の照射に
よって行うことも可能であり、この場合には、後述する
不純物活性化の際よりもエネルギ密度の低いレーザ光が
照射される。
【0028】その後、図4(B)で示すように、ゲート
絶縁膜7及びゲート電極8が積層された第2半導体層6
の上方から200〜300mJ/cm2程度のエネルギ
密度とされたレーザ光16をパルスレーザでもって照射
することにより、第2半導体層6の不純物領域6bに注
入された不純物を電気的に活性化するためのアニール処
理、つまり、不純物活性化を実行する。そして、この際
においても、不純物活性化のために照射されるレーザ光
が第1半導体層4を加熱しており、この第1半導体層4
が蓄熱層として機能するので、第1半導体層4と第2半
導体層6との間における温度勾配が小さくなる結果、不
純物領域6bの不純物活性化が促進されることになる。
なお、不純物活性化にあたっても、XeF(波長351
nm),XeCl(波長308nm),KrF(波長2
49nm),ArF(波長193nm)のエキシマレー
ザを使用しうることは勿論であり、短波長のパルスレー
ザを使用すれば、下地基板にダメージを与えることが少
なくて済むことになる。また、本実施の形態では、第2
半導体層6の不純物領域6bにおける不純物活性化を第
2半導体層6の溶融結晶化とは別の工程で行っている
が、図3(A)で示した第2半導体層6の溶融結晶化と
同時に不純物領域6bの不純物活性化を行うことも可能
であり、溶融結晶化及び不純物活性化を同時に行っても
よいことは勿論である。
【0029】ところで、通常、レーザ光の照射によって
不純物活性化を実行した場合には、レーザ光が照射され
た第2半導体層6の表面温度が600℃以上、特に、S
i半導体であれば1000℃以上となり、第2半導体層
6中に含有されている水素の急激な移動が生じ、かつ、
表面から水素が飛び出すことも起こるため、第2半導体
層6の結晶性が損なわれてしまう。さらに、半導体の溶
融温度を越えると、第2半導体層6の不純物領域6bに
注入された不純物が真性半導体であるチャネル領域6a
へと拡散しやすくなり、トランジスタ特性の劣化を招く
ことになってしまう。すなわち、これら不純物の拡散の
程度は、結晶の温度と時間とに依存している。そこで、
本実施の形態に係るTFT1の不純物活性化に際して
は、レーザ光の強度を通常よりも低く設定し、第1半導
体層4が有する蓄熱層としての機能を利用したうえ、半
導体の凝固速度を遅くすることによって活性化に要する
時間の延長を実現することを行っているのである。
【0030】引き続き、図4(C)で示すように、Si
4ガス及びO2ガスを用いた常圧CVD法を採用したう
え、膜厚が300nm〜500nm程度のSiO2から
なる層間絶縁膜10を成膜する。なお、この際において
は、TEOSガスを用いた常圧CVD法やプラズマCV
D法を採用することも可能であり、また、プラズマCV
D法を採用したうえ、200〜250℃の温度下でSi
xからなる層間絶縁膜10を成膜してもよい。さら
に、この層間絶縁膜10に対してコンタクトホールを形
成し、かつ、スパッタ法を採用することによってAlを
含んだ金属材料からなる金属膜を成膜した後、この金属
膜をパターニングすることによって引出電極11を形成
すると、図1で示したTFT1が完成したことになる。
そして、このTFT1を製造する際における蓄熱層とし
ての機能を果たした第1半導体層4は、完成後のTFT
1における遮光層、つまり、外部からの入射光によるリ
ーク電流の増加を防止する遮光層として機能することに
なっている。
【0031】ところで、以上説明したTFT1の製造方
法においては、図3(A)及び図4(B)で示したよう
に、レーザ光の照射によって第1半導体層4及び第2半
導体層6の溶融温度が同じとなり、かつ、第1半導体層
4の端縁部分4aと第2半導体層6の不純物領域6bと
のアニール温度が同じとなっているが、溶融温度及びア
ニール温度が同じである必然性はなく、むしろ第1半導
体層4の方を第2半導体層6よりも高温としたうえで第
1半導体層4から第2半導体層6へとより多くの熱量を
伝えることが望ましい。そこで、第2半導体層6の溶融
結晶化に際しては、図3(A)に代わる図5(A)及び
図4(B)に代わる図5(B)でそれぞれ示すように、
第2半導体層6とほぼ等しい面積を有する紫外線吸収フ
ィルタ17を第2半導体層6の上方位置に予め配置して
おいたうえ、この紫外線吸収フィルタ17の上方からパ
ルスレーザのレーザ光14,16を照射することを行っ
てもよい。
【0032】なお、この際における紫外線吸収フィルタ
17はガラス板18に真空蒸着部分19が設けられたも
のであり、「光学枝術ハンドブック増補版」(朝倉書
店)には各種の紫外線吸収フィルタが記載されている。
そして、本実施の形態において使用可能な紫外線吸収フ
ィルタ17としては、Ce含有のガラスを用いて作製さ
れたうえで380nm以下の紫外線をカットする特性を
有する1Aフィルタなどがあり、図5(A)で示した溶
融結晶化に際しては、吸収率が20%の紫外線吸収フィ
ルタ17を使用することによって第1半導体層4の端縁
部分4aに対するレーザ光14のエネルギ密度を350
mJ/cm2程度としたとき、第2半導体層6に対する
レーザ光14のエネルギ密度は280mJ/cm2程度
となる。
【0033】さらにまた、第2半導体層6の溶融結晶化
に際し、第1半導体層4が蓄熱層として機能することに
よって第2半導体層6の温度がどのように上昇するかを
熱力学的に見積もってみたので、以下、TFTの構造を
模式化して示す図6の説明図を参照しながら説明する。
なお、実際上においては、熱伝導の経時的な変化が避け
られないので、必ずしもSi膜の凝固時間でもって熱平
衡状態に至るとは限らないが、ここでは(a),(b)
の仮定を置いたうえで熱平衡状態となる温度変化の過程
におけるSi膜が蓄熱層として果たす役割を調査してい
る。
【0034】(a)熱の伝達量は熱伝達速度に比例す
る。
【0035】(b)トランジスタとして使用されるSi
1の冷却時であって、レーザ光の照射後1000ns程
度までの時間内における熱量の移動を考慮する。
【0036】まず、図6におけるSi1,Si2,Si
3それぞれの質量をmsi1,msi2,msi3とし、トラン
ジスタであるSi1の縦横長さをともにLとする一方、
蓄熱層となるSi2の縦長さをL、横長さをZとする。
そして、図6で示したような熱平衡状態を考えると、 Q2+Q3+Q4=msi1sisi…(1) Q2−msi2sisi=msi3si(Tsi−Tsub)…(2) Tsi=(Q2+msi3sisub)/[Csi(msi2+msi3)]…(2′) ここで、仮定(a)に基づき、Si2の熱量がQ2,Q
3,Q4のそれぞれに対してどのように分配されるかを
考える。そして、Q1,Q2,Q3,Q4の熱伝達速度
をそれぞれV1,V2,V3,V4とし、かつ、Si及
びSiO2の熱伝導率をそれぞれKSi,KSiO2とする
と、 V1=(L2/tSiO2)KSiO2(Tsi1−Tsub)…(3) V2=(4Ltsi2/Z)KSi(Tsi2−Tsub)…(4) V3=(4ZL/tSiO2)KSiO2(Tsi2−Tsub)…(5) V4=(4ZL/tglass)KSiO2(Tsi2−Tglass)…(6) そして、ガラス基板は1mm程度とtglassが大きいの
でV4はV2及びV3と比較して非常に小さくなるが、
Siに対するレーザ光の照射後1000nsまでの間に
はガラス基板へもV3と同じ熱量が伝わるとした際に
は、V3=V4となる。また、「化学便覧2」(日本化
学会編)によると、KSi,KSiO2は温度1000Kの時
に等しくなる程度であるから、(4)と(5)とに基づ
き、 V2/V3=10tsi2SiO2/Z2…(7) となり、 msi1=L2si1si1…(8) msi2=L2si2si2…(9) msi3=L2si3si3…(10) となる。そこで、Q2=(3/2)Q3…(11)の時
は、(1),(2′),(9),(10)から Tsi=[(1/3)msi2sisi2+msi3sisub]/[Csi(msi2+ msi3)] =[(12Z/7L)Tsi2+Tsub]/[(4Z/L)+1]…(12) 但し、Z2=(20/3)tsi2SiO2 また、Q2=Q3…(13)の時は、(1),(2)か
ら Tsi=[(4Z/3L)tsi2+Tsub]/[(4Z/L)+1]…(14) 但し、Z2=10tsi2SiO2 さらに、Q2=(2/3)Q3…(15)の時は、
(1),(2)から Tsi=[(Z/L)tsi2+Tsub]/[(4Z/L)+1]…(16) 但し、Z2=15tsi2SiO2 従って、Si2の溶融温度を1600℃と仮定し、dsi
=2.33gcm-3とCsi=26.34JK-1mol-1
(1000Kの時)とを(12),(14),(16)
に代入したうえでそれぞれをグラフ化すると、図7の
(a)から(i)で示すような結果が得られる。そし
て、この図7における(g)以外のグラフからは、Z/
Lが大きくなると、蓄熱層であるSi2の温度Tsi2
基板以上の温度にまで上昇しており、特に、基板温度が
20℃程度と低い場合にはSi2の温度Tsi2が高くな
ってトランジスタであるSi1の凝固速度を遅くする効
果が現れていることが分かる。すなわち、Q2=Q3の
場合を検討してみると、Z2=10tsi2SiO2と図7中
の(f)、つまり、基板温度が20℃の場合、Z/L=
1.0の時にレーザ照射によってSi2の温度Tsi2
430℃に上昇する。
【0037】そして、tsi2=tSiO2=0.5μmとし
たとき、Z=L=1.6μmとなる。
【0038】
【発明の効果】以上説明したように、本発明に係るTF
Tにおいては、TFTの活性層となる第2半導体層から
絶縁基板によって熱量が奪われることを防止するための
蓄熱層として機能する第1半導体層を絶縁基板及び第2
半導体層間に介在させているので、第2半導体層の凝固
速度が早くなって結晶成長が促進され、かつ、不純物活
性化が促進される結果、結晶粒径が大きくなって結晶性
の優れた活性層を備えたTFTが得られる。そして、蓄
熱層として機能した第1半導体層が遮光層としても機能
するため、TFTの有する特性が向上するという効果も
得られる。また、本発明に係るTFTの製造方法を採用
した際には、工程を簡略化しながらも上記のような優れ
た特性を有するTFTを容易に製造しうるという効果が
得られる。
【図面の簡単な説明】
【図1】本実施の形態に係るTFTの要部構造を簡略化
して示す構造断面図である。
【図2】本実施の形態に係るTFTの製造方法を手順に
従って示す工程断面図のうち、前段工程を示す工程断面
図である。
【図3】本実施の形態に係るTFTの製造方法を手順に
従って示す工程断面図のうち、中段工程を示す工程断面
図である。
【図4】本実施の形態に係るTFTの製造方法を手順に
従って示す工程断面図のうち、後段工程を示す工程断面
図である。
【図5】本実施の形態に係るTFTの製造方法を手順に
従って示す工程断面図のうち、変形例を示す工程断面図
である。
【図6】TFTの構造を模式化して示す説明図である。
【図7】熱力学的な見積もりの結果を示す説明図であ
る。
【図8】従来の形態に係るTFTの要部構造を簡略化し
て示す構造断面図である。
【符号の説明】
1 TFT(薄膜トランジスタ) 2 絶縁基板 3 層間絶縁膜 4 第1半導体層 5 無機絶縁膜 6 第2半導体層 6a チャネル領域 6b 不純物領域 7 ゲート絶縁膜 8 ゲート電極 9 陽極酸化膜 10 層間絶縁膜 11 引出電極 12 第1半導体膜 13 第2半導体膜 14 レーザ光 15 ゲート絶縁膜 16 レーザ光 17 紫外線吸収フィルタ 18 ガラス板 19 真空蒸着部分 51 TFT(薄膜トランジスタ) 52 絶縁基板 53 層間絶縁膜 54 金属膜 55 無機絶縁膜 56 半導体層 56a チャネル領域 56b 不純物領域 57 ゲート絶縁膜 58 ゲート電極 59 陽極酸化膜 60 層間絶縁膜 61 引出電極 62 入射光

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に形成された第1半導体層
    と、この第1半導体層上を覆って形成された無機絶縁膜
    と、この無機絶縁膜を介して前記第1半導体層上に形成
    されたうえで薄膜トランジスタの活性層となる第2半導
    体層とを備えていることを特徴とする薄膜トランジス
    タ。
  2. 【請求項2】 請求項1に記載した薄膜トランジスタで
    あって、 第1半導体層は、第2半導体層よりも大きな占有面積を
    有していることを特徴とする薄膜トランジスタ。
  3. 【請求項3】 請求項1または請求項2に記載した薄膜
    トランジスタを製造する方法であって、 第1半導体層と無機絶縁膜と第2半導体層とを絶縁基板
    上に順次積層して形成する工程と、前記第2半導体層の
    上方からレーザ光を照射して前記第2半導体層を溶融結
    晶化または不純物活性化する工程とを含んでいることを
    特徴とする薄膜トランジスタの製造方法。
  4. 【請求項4】 請求項1または請求項2に記載した薄膜
    トランジスタを製造する方法であって、 第1半導体層と無機絶縁膜と第2半導体層とを絶縁基板
    上に順次積層して形成する工程と、前記第2半導体層の
    上方位置に紫外線吸収フィルタを配置する工程と、この
    紫外線吸収フィルタの上方からレーザ光を照射して前記
    第2半導体層を溶融結晶化または不純物活性化する工程
    とを含んでいることを特徴とする薄膜トランジスタの製
    造方法。
JP30923896A 1996-11-20 1996-11-20 薄膜トランジスタ及びその製造方法 Pending JPH10150202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30923896A JPH10150202A (ja) 1996-11-20 1996-11-20 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30923896A JPH10150202A (ja) 1996-11-20 1996-11-20 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10150202A true JPH10150202A (ja) 1998-06-02

Family

ID=17990599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30923896A Pending JPH10150202A (ja) 1996-11-20 1996-11-20 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10150202A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097266A1 (en) * 2000-06-12 2001-12-20 Seiko Epson Corporation Method of manufacturing thin-film semiconductor device
JP2002367905A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2004064060A (ja) * 2002-06-06 2004-02-26 Nec Corp 薄膜トランジスタ及び積層膜パターンの形成方法
JP2005056971A (ja) * 2003-08-01 2005-03-03 Advanced Display Inc 薄膜トランジスタ及びその製造方法
US7781837B2 (en) 2002-06-06 2010-08-24 Nec Corporation Stacked film including a semiconductor film having a taper angle, and thin film transistor including the stacked film
US7833851B2 (en) 2001-11-16 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097266A1 (en) * 2000-06-12 2001-12-20 Seiko Epson Corporation Method of manufacturing thin-film semiconductor device
JP2002367905A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
US7833851B2 (en) 2001-11-16 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004064060A (ja) * 2002-06-06 2004-02-26 Nec Corp 薄膜トランジスタ及び積層膜パターンの形成方法
US7781837B2 (en) 2002-06-06 2010-08-24 Nec Corporation Stacked film including a semiconductor film having a taper angle, and thin film transistor including the stacked film
JP2005056971A (ja) * 2003-08-01 2005-03-03 Advanced Display Inc 薄膜トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
US7847294B2 (en) Semiconductor device and method of manufacturing the same
KR100581626B1 (ko) 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판
JP4044137B2 (ja) 電子デバイスの製造方法
JP4164360B2 (ja) 半導体装置の製造方法
KR100605773B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
JPH07249779A (ja) 半導体装置の作製方法
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6093586A (en) Method of manufacturing a semiconductor device and a process of manufacturing a thin film transistor
JP3409576B2 (ja) 半導体装置の製造方法
JPH10150202A (ja) 薄膜トランジスタ及びその製造方法
JPH09260676A (ja) 薄膜トランジスタの製造方法
US6861668B2 (en) Thin film transistor (TFT) and method for fabricating the TFT
JPH10150200A (ja) 薄膜トランジスタおよびその製造方法
JP3630593B2 (ja) 半導体装置、半導体装置の作製方法、及び液晶表示装置
JPH10178178A (ja) 半導体装置の製造方法
JP3774278B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP3404928B2 (ja) 薄膜集積回路の製造方法
JP3380527B2 (ja) 半導体装置の作製方法
JP2831006B2 (ja) 薄膜トランジスタの製造方法
JP2546524B2 (ja) 薄膜トランジスタの製造方法
JP2771812B2 (ja) 半導体装置の製造方法
JPH09330879A (ja) 多結晶シリコンの製造方法
JPH10163112A (ja) 半導体装置の製造方法
JPH0697196A (ja) 半導体装置およびその製造方法