JPH10150769A - フォワ−ド型ｄｃ−ｄｃコンバ−タ - Google Patents
フォワ−ド型ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPH10150769A JPH10150769A JP8320954A JP32095496A JPH10150769A JP H10150769 A JPH10150769 A JP H10150769A JP 8320954 A JP8320954 A JP 8320954A JP 32095496 A JP32095496 A JP 32095496A JP H10150769 A JPH10150769 A JP H10150769A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- pulse
- current
- inductance
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 238000004804 winding Methods 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 入力コンデンサを用いないで力率改善を行う
フォワード型コンバータに於いて、出力のインダクタン
ス電流のゼロ点を検出して、スイッチング素子をオンす
る様に周波数制御を行う事により、力率改善、高効率化
及び低ノイズ化を図ることを目的とする。 【構成】 コンバータ出力のインダクタンス９の電流を
抵抗１６により検出し、比較器１７でインダクタンス電
流のゼロ値を検出する。そして、比較器１７の信号をパ
ルス発生器１３’に供給する。パルス発生器１３’はオ
ン幅一定で、インダクタンス電流がゼロになった時、オ
フからオンする様に周波数制御が行われる。周波数制御
されたパルスは、最小ＯＦＦ幅制限回路１８により、毎
サイクル必ずオフ幅が存在する様にして、ドライブ回路
１４に供給する。ドライブ回路１４は周波数制御された
駆動パルスを主スイッチング素子４に印加する。
フォワード型コンバータに於いて、出力のインダクタン
ス電流のゼロ点を検出して、スイッチング素子をオンす
る様に周波数制御を行う事により、力率改善、高効率化
及び低ノイズ化を図ることを目的とする。 【構成】 コンバータ出力のインダクタンス９の電流を
抵抗１６により検出し、比較器１７でインダクタンス電
流のゼロ値を検出する。そして、比較器１７の信号をパ
ルス発生器１３’に供給する。パルス発生器１３’はオ
ン幅一定で、インダクタンス電流がゼロになった時、オ
フからオンする様に周波数制御が行われる。周波数制御
されたパルスは、最小ＯＦＦ幅制限回路１８により、毎
サイクル必ずオフ幅が存在する様にして、ドライブ回路
１４に供給する。ドライブ回路１４は周波数制御された
駆動パルスを主スイッチング素子４に印加する。
Description
【０００１】
【発明の属する技術分野】本発明は、商用電源を入力と
するフォワード型ＤＣ−ＤＣコンバータの力率改善に関
する。
するフォワード型ＤＣ−ＤＣコンバータの力率改善に関
する。
【０００２】
（２） 従来のフォワード型ＤＣ−ＤＣコンバータで、整流器出
力に平滑コンデンサを用いないで、力率改善を行う技術
は広く知られており、図１はその回路の一例である。又
図２では、この回路に於ける各部動作波形を示す。
力に平滑コンデンサを用いないで、力率改善を行う技術
は広く知られており、図１はその回路の一例である。又
図２では、この回路に於ける各部動作波形を示す。
【０００３】図に於いて、商用電源１を入力とする全波
整流回路２の出力は、平滑コンデンサを用いないで全波
整流電圧をトランス３の１次巻線５と主スイッチング素
子４の直列回路から成るスイッチング回路に印加する。
整流回路２の出力は、平滑コンデンサを用いないで全波
整流電圧をトランス３の１次巻線５と主スイッチング素
子４の直列回路から成るスイッチング回路に印加する。
【０００４】トランス３は図のドットを巻き始めとし
て、主スイッチング素子４がＯＮして１次巻線５に電圧
が印加された時、同極に巻かれた２次巻線６より出力に
電力を供給する様に構成されている。
て、主スイッチング素子４がＯＮして１次巻線５に電圧
が印加された時、同極に巻かれた２次巻線６より出力に
電力を供給する様に構成されている。
【０００５】トランスの２次側は、２次巻線６の巻き始
めより、主スイッチング素子４がＯＮ時に順方向となる
整流ダイオード７を通して、インダクタンス９及びコン
デンサ１０から成る平滑回路を経て、負荷１５に電力を
供給する。又、主スイッチング素子４がＯＦＦ時インダ
クタンス９のエネルギーを負荷１５に流す様にフライホ
イルダイオード８が接続されている。
めより、主スイッチング素子４がＯＮ時に順方向となる
整流ダイオード７を通して、インダクタンス９及びコン
デンサ１０から成る平滑回路を経て、負荷１５に電力を
供給する。又、主スイッチング素子４がＯＦＦ時インダ
クタンス９のエネルギーを負荷１５に流す様にフライホ
イルダイオード８が接続されている。
【０００６】さらに、制御回路としては、誤差増幅器１
１がコンデンサ１０の電圧を予め定められた基準電圧１
２に対して比較検出し、この誤差電圧を増巾してパルス
発生器１３に供給する様に接続されている。
１がコンデンサ１０の電圧を予め定められた基準電圧１
２に対して比較検出し、この誤差電圧を増巾してパルス
発生器１３に供給する様に接続されている。
【０００７】さらに、パルス発生器１３は周波数一定で
ＰＷＭ制御されたパルスをドライブ回路１４に送り、主
スイッチング素子４を駆動する。
ＰＷＭ制御されたパルスをドライブ回路１４に送り、主
スイッチング素子４を駆動する。
【０００８】この様な構成に於いて、各部の動作波形は
図２のようになる。すなわち図２（ｃ）の様なＰＷＭパ
ルスで主スイッチング素子４を駆動すると （３） インダクタンス９の電流は図２（ａ）の様な鋸歯状波と
なる。
図２のようになる。すなわち図２（ｃ）の様なＰＷＭパ
ルスで主スイッチング素子４を駆動すると （３） インダクタンス９の電流は図２（ａ）の様な鋸歯状波と
なる。
【０００９】この鋸歯状波のインダクタンス電流は完全
な不連続状態となる。しかも、入力電圧半サイクルの
（全波整流電圧）の内、電圧の低い部分では、インダク
タンス電流のピーク値が低い為、不連続期間が長くな
り、電圧の高い部分では、インダクタンス電流のピーク
値が高くなるので、不連続期間が短くなる。
な不連続状態となる。しかも、入力電圧半サイクルの
（全波整流電圧）の内、電圧の低い部分では、インダク
タンス電流のピーク値が低い為、不連続期間が長くな
り、電圧の高い部分では、インダクタンス電流のピーク
値が高くなるので、不連続期間が短くなる。
【００１０】この為、コンバータの入力電流は、インダ
クタンス電流の平均値を包絡線で結んだ図２（ｄ）の様
な波形と相似形となる。従って入力電流は歪みが生じ、
高調波成分を多く含んだ電流波形となる。
クタンス電流の平均値を包絡線で結んだ図２（ｄ）の様
な波形と相似形となる。従って入力電流は歪みが生じ、
高調波成分を多く含んだ電流波形となる。
【００１１】又、入力の全波整流電圧が出力の平均値電
圧より低い期間では、入力電流が流れないので入力力率
が悪くなる現象が生ずる。
圧より低い期間では、入力電流が流れないので入力力率
が悪くなる現象が生ずる。
【００１２】さらに、インダクタンス電流を平均化した
直流電流（ｂ）を負荷１５に供給すると、不連続電流の
為ピーク電流が増加して、効率低下、ノイズ増大の原因
となる。
直流電流（ｂ）を負荷１５に供給すると、不連続電流の
為ピーク電流が増加して、効率低下、ノイズ増大の原因
となる。
【００１３】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決する為になされたものである。すなわち、本発
明は、インダクタンス電流がゼロになったら、直ちに主
スイッチング素子にオンパルスを印加する。この様にし
て、入力の全波整流電圧の低い期間と高い期間では、オ
ン幅は一定でオフ幅を可変する周波数制御を行う。
点を解決する為になされたものである。すなわち、本発
明は、インダクタンス電流がゼロになったら、直ちに主
スイッチング素子にオンパルスを印加する。この様にし
て、入力の全波整流電圧の低い期間と高い期間では、オ
ン幅は一定でオフ幅を可変する周波数制御を行う。
【００１４】これによりインダクタンス電流の不連続期
間がなくなり、結果的に高力率、かつ、低ノイズ化され
たフォワード型ＤＣ−ＤＣコンバータを、入力電解コン
デンサ無しでも実現することが出来る。
間がなくなり、結果的に高力率、かつ、低ノイズ化され
たフォワード型ＤＣ−ＤＣコンバータを、入力電解コン
デンサ無しでも実現することが出来る。
【００１５】 （４）
【課題を解決する為の手段】本発明は、上記の課題を解
決する為に次の様な手段を講ずることを特徴とする。
決する為に次の様な手段を講ずることを特徴とする。
【００１６】すなわち、本発明は、商用電源を入力とす
る全波整流回路と、この全波整流回路の整流出力に直列
に接続されたトランスの１次巻線と主スイッチング回路
と、このトランスの２次巻線に、負荷に電動を供給する
向きに接続された整流用ダイオードとフライホイルダイ
オード、及び平滑用のインダクタンスとコンデンサとか
ら成る整流平滑回路と、主スイッチング素子を駆動する
制御回路とで構成される。そしてこの制御回路は、出力
電圧を検出してオン幅一定でオフ幅を可変する周波数制
御を行う事により、デューティ制御を行う。この様にし
て、負荷に安定した出力電圧を供給するフォワード型Ｄ
Ｃ−ＤＣコンバータである。即ち、制御回路が、インダ
クタンスの電流を検出して、この電流がゼロになった時
ＯＮパルスを供給開始する様に制御する事を特徴とする
フォワード型ＤＣ−ＤＣコンバータである。
る全波整流回路と、この全波整流回路の整流出力に直列
に接続されたトランスの１次巻線と主スイッチング回路
と、このトランスの２次巻線に、負荷に電動を供給する
向きに接続された整流用ダイオードとフライホイルダイ
オード、及び平滑用のインダクタンスとコンデンサとか
ら成る整流平滑回路と、主スイッチング素子を駆動する
制御回路とで構成される。そしてこの制御回路は、出力
電圧を検出してオン幅一定でオフ幅を可変する周波数制
御を行う事により、デューティ制御を行う。この様にし
て、負荷に安定した出力電圧を供給するフォワード型Ｄ
Ｃ−ＤＣコンバータである。即ち、制御回路が、インダ
クタンスの電流を検出して、この電流がゼロになった時
ＯＮパルスを供給開始する様に制御する事を特徴とする
フォワード型ＤＣ−ＤＣコンバータである。
【００１７】インダクタンスの電流を検出する手段とし
ては、平滑用コンデンサ負側とフライホイルダイオード
のアノード側に設けた抵抗にすることが好ましい。
ては、平滑用コンデンサ負側とフライホイルダイオード
のアノード側に設けた抵抗にすることが好ましい。
【００１８】さらに望ましくは、制御回路は、主スイッ
チング素子を制御する１サイクルの駆動パルスに、最小
ＯＦＦ幅を作るためのリミッタを設けた事を特徴とす
る。
チング素子を制御する１サイクルの駆動パルスに、最小
ＯＦＦ幅を作るためのリミッタを設けた事を特徴とす
る。
【００１９】
【実施の形態】図３は本発明のフォワード型ＤＣ−ＤＣ
コンバータの一実施例回路図であり、図４はこの回路の
各部動作波形である。又、図３に於いて、図１で説明し
たものと同一部分は同じ符号を付けてある。さらに、図
１の従来技術と重複する説明は省略する。 （５）
コンバータの一実施例回路図であり、図４はこの回路の
各部動作波形である。又、図３に於いて、図１で説明し
たものと同一部分は同じ符号を付けてある。さらに、図
１の従来技術と重複する説明は省略する。 （５）
【００２０】本発明では、図１の従来回路に対して追加
した部分は次の通りである。すなわち、インダクタンス
電流検出用抵抗１６によりインダクタンス電流を検出
し、比較器１７により予め設定した基準値を比較し、パ
ルス発生器１３’に入力する。尚、出力電圧を検出し
て、誤差増幅器１１よりパルス発生器１３’へ入力する
回路は従来と同じである。
した部分は次の通りである。すなわち、インダクタンス
電流検出用抵抗１６によりインダクタンス電流を検出
し、比較器１７により予め設定した基準値を比較し、パ
ルス発生器１３’に入力する。尚、出力電圧を検出し
て、誤差増幅器１１よりパルス発生器１３’へ入力する
回路は従来と同じである。
【００２１】すなわち、比較器１７はインダクタンス電
流がゼロになった事を検出して、パルス発生器１３’に
スイッチＯＮの信号を送るように構成されている。
流がゼロになった事を検出して、パルス発生器１３’に
スイッチＯＮの信号を送るように構成されている。
【００２２】このようにして、パルス発生器１３’は、
誤差増幅器１１と比較器１７の出力から、オン幅一定で
オフ幅を制御する、周波数変調されたパルスを最小ＯＦ
Ｆ幅制限回路１８を通してドライブ回路１４に送り、主
スイッチング素子４を駆動する。尚、最小ＯＦＦ幅制限
回路により、全波整流電圧が低い期間でも、オンパルス
が連続することはない。
誤差増幅器１１と比較器１７の出力から、オン幅一定で
オフ幅を制御する、周波数変調されたパルスを最小ＯＦ
Ｆ幅制限回路１８を通してドライブ回路１４に送り、主
スイッチング素子４を駆動する。尚、最小ＯＦＦ幅制限
回路により、全波整流電圧が低い期間でも、オンパルス
が連続することはない。
【００２３】以上の回路構成に於いて、図４の動作波形
を用いて以下動作説明をする。
を用いて以下動作説明をする。
【００２４】まづ、全波整流波形一周期間に於いて、駆
動パルスは図４（ｃ）の様にＯＮ期間は一定になる様に
制御される。
動パルスは図４（ｃ）の様にＯＮ期間は一定になる様に
制御される。
【００２５】そしてインダクタンス電流は主スイッチン
グ素子のＯＮ期間でリニアに立ち上り、ＯＦＦ期間でリ
ニアに立ち下がるので、図４（ａ）の様な鋸歯状波とな
る。従って全波整流電圧の低い部分では、ピーク値は低
いので、インダクタンス電流がゼロに達する期間は短
く、全波整流電圧の高い部分では、インダクタンス電流
のピーク値は高いのでインダクタンス電流がゼロに達す
る期間は長くなる。 （６）
グ素子のＯＮ期間でリニアに立ち上り、ＯＦＦ期間でリ
ニアに立ち下がるので、図４（ａ）の様な鋸歯状波とな
る。従って全波整流電圧の低い部分では、ピーク値は低
いので、インダクタンス電流がゼロに達する期間は短
く、全波整流電圧の高い部分では、インダクタンス電流
のピーク値は高いのでインダクタンス電流がゼロに達す
る期間は長くなる。 （６）
【００２６】そして、インダクタンス電流がゼロに達す
ると駆動信号のＯＮパルスが発生して、スイッチング素
子４をＯＮにするので、スイッチＯＦＦ期間は、インダ
クタンス電流がゼロに達するまでの期間で設定される。
ると駆動信号のＯＮパルスが発生して、スイッチング素
子４をＯＮにするので、スイッチＯＦＦ期間は、インダ
クタンス電流がゼロに達するまでの期間で設定される。
【００２７】この為、全波整流電圧の低い部分ではＯＦ
Ｆ期間は短く（従って周波数は高く）、全波整流電圧の
高い部分ではＯＦＦ期間は長く（従って周波数は低く）
なる。そして、結果的にスイッチング周波数は図４
（ｃ）の様な波形になり、周波数制御が行われる。
Ｆ期間は短く（従って周波数は高く）、全波整流電圧の
高い部分ではＯＦＦ期間は長く（従って周波数は低く）
なる。そして、結果的にスイッチング周波数は図４
（ｃ）の様な波形になり、周波数制御が行われる。
【００２８】この様な制御により、インダクタンス電流
は図４（ａ）の様に不連続期間なくなるので、インダク
タンス電流の平均値を結んだ包絡線は図４（ｄ）の様な
正弦波状の波形となる。この結果、入力電源は高調波成
分の少ない波形にする事が出来る。
は図４（ａ）の様に不連続期間なくなるので、インダク
タンス電流の平均値を結んだ包絡線は図４（ｄ）の様な
正弦波状の波形となる。この結果、入力電源は高調波成
分の少ない波形にする事が出来る。
【００２９】又、この様な周波数制御をしている為、出
力電圧平均値より全波整流電圧が低い期間、従って非導
通角内ではスイッチング周波数が上がり、トランス３の
励磁電流を多く流せる為、力率を向上させる事が出来
る。
力電圧平均値より全波整流電圧が低い期間、従って非導
通角内ではスイッチング周波数が上がり、トランス３の
励磁電流を多く流せる為、力率を向上させる事が出来
る。
【００３０】又、インダクタンス電流を平均化したＤＣ
出力電流（図４（ｂ））を負荷に供給すると、インダク
タンス電流がゼロクロス制御される為、平均電流に対す
るピーク電流の比率が低減され、高効率かつ低ノイズ化
する事が出来る。
出力電流（図４（ｂ））を負荷に供給すると、インダク
タンス電流がゼロクロス制御される為、平均電流に対す
るピーク電流の比率が低減され、高効率かつ低ノイズ化
する事が出来る。
【００３１】又、本発明の回路では、全波整流電圧の低
い期間では、理論的にＯＦＦ期間がなくなってしまい、
ＯＮパルスが連続してパルストランスが飽和してしまう
おそれがある。従って、この問題を解決する為に、最小
ＯＦＦ幅制限回路１８を設け、必ず各 （７） サイクル毎に強制的にＯＦＦ期間を設ける事に構成す
る。
い期間では、理論的にＯＦＦ期間がなくなってしまい、
ＯＮパルスが連続してパルストランスが飽和してしまう
おそれがある。従って、この問題を解決する為に、最小
ＯＦＦ幅制限回路１８を設け、必ず各 （７） サイクル毎に強制的にＯＦＦ期間を設ける事に構成す
る。
【００３２】
【発明の効果】以上説明した様に、本発明の、入力整流
回路出力コンデンサレスフォワード型ＤＣ−ＤＣコンバ
ータは、従来の方式の欠点を制御方法によって解決し
た。すなわち、インダクタンス電流を検出し、この電流
のゼロクロス点を検出してＯＮパルスを発生させる事に
より、ＯＮ幅一定でＯＦＦ幅を制御する周波数制御を行
う事が出来、結果的に入力電流を正弦波にする事が出来
る。これにより、力率改善及び効率アップ、低ノイズ化
を図ったフォワード型ＤＣ−ＤＣコンバータを、従来技
術に若干の回路を付加するだけで実現する事が出来る。
回路出力コンデンサレスフォワード型ＤＣ−ＤＣコンバ
ータは、従来の方式の欠点を制御方法によって解決し
た。すなわち、インダクタンス電流を検出し、この電流
のゼロクロス点を検出してＯＮパルスを発生させる事に
より、ＯＮ幅一定でＯＦＦ幅を制御する周波数制御を行
う事が出来、結果的に入力電流を正弦波にする事が出来
る。これにより、力率改善及び効率アップ、低ノイズ化
を図ったフォワード型ＤＣ−ＤＣコンバータを、従来技
術に若干の回路を付加するだけで実現する事が出来る。
【図１】従来のフォワード型ＤＣ−ＤＣコンバータの基
本回路図。
本回路図。
【図２】従来のフォワード型ＤＣ−ＤＣコンバータの各
部波形。
部波形。
【図３】本発明のフォワード型ＤＣ−ＤＣコンバータの
基本回路図。
基本回路図。
【図４】本発明のフォワード型ＤＣ−ＤＣコンバータの
各部波形。
各部波形。
１ 商用電源 ２ 全波整流器 ３ トランス ４ 主スイッチング素子 ７，８ ダイオード ９ インダクタンス １０ 出力平滑用コンデンサ （８） １１ 誤差増幅器 １２ 基準電圧 １３，１３’ パルス発生器 １４ ドライブ回路 １５ 負荷 １６ インダクタンス電流検出用抵抗 １７ 比較器 １８ 最小ＯＦＦ幅制限回路
Claims (3)
- 【請求項１】 商用電源を入力とする全波整流回路と、
前記全波整流回路の全波整流出力に直列に接続された、
トランスの１次巻線と主スイッチング素子から成るスイ
ッチング回路と、前記トランスの２次巻線に、負荷に電
力を供給する向きに接続された整流用ダイオ−ドとフラ
イホイルダイオ−ド、及び平滑用のインダクタンスとコ
ンデンサとから成る整流平滑回路と、前記主スイッチン
グ素子を駆動する制御回路とで構成され、前記制御回路
は、出力電圧を検出してオン幅一定で周波数制御を行う
事によりデュ−ティ制御を行い、負荷に安定した出力電
圧を供給するフォワ−ド型ＤＣ−ＤＣコンバ−タに於い
て、前記制御回路は、前記インダクタンスの電流を検出
して、該電流がゼロになった時点で、ＯＮパルスを供給
開始する事を特徴とするフォワ−ド型ＤＣ−ＤＣコンバ
−タ。 - 【請求項２】 請求項１記載のフォワード型ＤＣ−ＤＣ
コンバータに於いて、前記インダクタンスの電流を検出
する手段は、前記平滑用コンデンサの負側と前記フライ
ホイルダイオードのアノード側に設けた抵抗である事を
特徴とするフォワード型ＤＣ−ＤＣコンバータ。 - 【請求項３】請求項１又は請求項２記載のフォワード型
ＤＣ−ＤＣコンバータに於いて、前記制御回路は、前記
主スイッチング素子を制御する１サイクルの駆動パルス
毎に最小ＯＦＦ幅を設けた事を特徴とするフォワード型
ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32095496A JP3429417B2 (ja) | 1996-11-15 | 1996-11-15 | フォワ−ド型ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32095496A JP3429417B2 (ja) | 1996-11-15 | 1996-11-15 | フォワ−ド型ｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150769A true JPH10150769A (ja) | 1998-06-02 |
| JP3429417B2 JP3429417B2 (ja) | 2003-07-22 |
Family
ID=18127154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32095496A Expired - Fee Related JP3429417B2 (ja) | 1996-11-15 | 1996-11-15 | フォワ−ド型ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3429417B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010002831A (ko) * | 1999-06-18 | 2001-01-15 | 이형도 | 전원공급장치의 정전력 제어회로 |
| WO2001043265A1 (en) * | 1999-12-09 | 2001-06-14 | Sanken Electric Co., Ltd. | Dc-dc converter |
| KR100424642B1 (ko) * | 2001-07-13 | 2004-03-24 | 삼성에스디아이 주식회사 | 주기적인 펄스 부하에 적합한 전원 제어 방법 및 시스템 |
| WO2006051621A1 (ja) * | 2004-11-12 | 2006-05-18 | Murata Manufacturing Co., Ltd. | スイッチング電源装置 |
| CN1312833C (zh) * | 2002-03-01 | 2007-04-25 | 株式会社小糸制作所 | 直流电压变换电路 |
| JP2010183668A (ja) * | 2009-02-03 | 2010-08-19 | Sony Corp | 電源回路、および情報処理装置 |
| JP2011167061A (ja) * | 2010-02-09 | 2011-08-25 | Power Integrations Inc | コントローラ、電力コンバータ、および電力コンバータを制御するための方法 |
| WO2013167540A1 (en) * | 2012-05-10 | 2013-11-14 | Sma Solar Technology Ag | Circuit arrangement and method for actuating at least one switching element of a voltage converter |
| JP2016116284A (ja) * | 2014-12-12 | 2016-06-23 | 新電元工業株式会社 | スイッチング電源 |
| CN106655739A (zh) * | 2017-01-17 | 2017-05-10 | 上海施能电器设备有限公司 | 一种用于恒压限流充电的控制电路 |
| JP2017529050A (ja) * | 2014-09-19 | 2017-09-28 | アルファ アンド オメガ セミコンダクター （ケイマン） リミテッドＡｌｐｈａ Ａｎｄ Ｏｍｅｇａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｃａｙｍａｎ） Ｌｔｄ． | 絶縁型コンバータにおけるコンスタント・オン・タイム（ｃｏｔ）制御 |
| CN110854985A (zh) * | 2019-11-11 | 2020-02-28 | 国网山东省电力公司电力科学研究院 | 一种基于dsp的最大功率独立供电系统 |
-
1996
- 1996-11-15 JP JP32095496A patent/JP3429417B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010002831A (ko) * | 1999-06-18 | 2001-01-15 | 이형도 | 전원공급장치의 정전력 제어회로 |
| WO2001043265A1 (en) * | 1999-12-09 | 2001-06-14 | Sanken Electric Co., Ltd. | Dc-dc converter |
| US6445598B1 (en) | 1999-12-09 | 2002-09-03 | Sanken Electric Co., Ltd. | Dc-dc converter |
| KR100424642B1 (ko) * | 2001-07-13 | 2004-03-24 | 삼성에스디아이 주식회사 | 주기적인 펄스 부하에 적합한 전원 제어 방법 및 시스템 |
| CN1312833C (zh) * | 2002-03-01 | 2007-04-25 | 株式会社小糸制作所 | 直流电压变换电路 |
| WO2006051621A1 (ja) * | 2004-11-12 | 2006-05-18 | Murata Manufacturing Co., Ltd. | スイッチング電源装置 |
| JP2010183668A (ja) * | 2009-02-03 | 2010-08-19 | Sony Corp | 電源回路、および情報処理装置 |
| US8406016B2 (en) | 2009-02-03 | 2013-03-26 | Sony Corporation | Power supply circuit and information processing apparatus for power factor correction and stable power supply |
| JP2011167061A (ja) * | 2010-02-09 | 2011-08-25 | Power Integrations Inc | コントローラ、電力コンバータ、および電力コンバータを制御するための方法 |
| WO2013167540A1 (en) * | 2012-05-10 | 2013-11-14 | Sma Solar Technology Ag | Circuit arrangement and method for actuating at least one switching element of a voltage converter |
| JP2017529050A (ja) * | 2014-09-19 | 2017-09-28 | アルファ アンド オメガ セミコンダクター （ケイマン） リミテッドＡｌｐｈａ Ａｎｄ Ｏｍｅｇａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｃａｙｍａｎ） Ｌｔｄ． | 絶縁型コンバータにおけるコンスタント・オン・タイム（ｃｏｔ）制御 |
| JP2016116284A (ja) * | 2014-12-12 | 2016-06-23 | 新電元工業株式会社 | スイッチング電源 |
| CN106655739A (zh) * | 2017-01-17 | 2017-05-10 | 上海施能电器设备有限公司 | 一种用于恒压限流充电的控制电路 |
| CN110854985A (zh) * | 2019-11-11 | 2020-02-28 | 国网山东省电力公司电力科学研究院 | 一种基于dsp的最大功率独立供电系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3429417B2 (ja) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
| US6744222B2 (en) | Discharge lamp lighting apparatus and lamp apparatus | |
| JP3429417B2 (ja) | フォワ−ド型ｄｃ−ｄｃコンバ−タ | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| EP1102387A2 (en) | DC power supply apparatus | |
| JP3517849B2 (ja) | 直流電源装置 | |
| JP2818641B2 (ja) | スイッチング電源 | |
| JP3734583B2 (ja) | 電源装置 | |
| JPH09285137A (ja) | コンデンサ放電式抵抗溶接装置 | |
| JP3496069B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2000253663A (ja) | 直流電源装置 | |
| JP3425331B2 (ja) | 電源装置 | |
| JPH0833341A (ja) | 力率改善型スイッチング電源回路 | |
| JP3266389B2 (ja) | 直列共振コンバータ | |
| JP3478693B2 (ja) | スイッチング電源 | |
| KR102774650B1 (ko) | 공진형 인버터 및 그 제어 시스템 | |
| JPH0759342A (ja) | スイッチング電源装置 | |
| JP2628059B2 (ja) | 直流電源装置 | |
| JPH0727831Y2 (ja) | 昇降圧ｄｃ―ｄｃコンバータ | |
| JPH0678535A (ja) | 直流電源装置 | |
| JP6286399B2 (ja) | 電力変換装置 | |
| JPH04368471A (ja) | 電源装置 | |
| JP3161571B2 (ja) | 交流入力電源装置 | |
| JP2020150711A (ja) | 洗濯機 | |
| JP2975045B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |