JPH10150774A

JPH10150774A - 電源装置

Info

Publication number: JPH10150774A
Application number: JP8305094A
Authority: JP
Inventors: Atsushi Otsubo; 篤大坪; Kazufumi Nagasoe; 和史長添
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-11-15
Filing date: 1996-11-15
Publication date: 1998-06-02
Anticipated expiration: 2016-11-15
Also published as: JP3402966B2

Abstract

(57)【要約】【課題】安定した発振動作を行なえるチョッパ兼用の電
圧共振一石インバータ回路を備えた電源装置を提供す
る。【解決手段】全波整流回路ＤＢの出力端子間にチョッパ
用インダクタＬ₂とＦＥＴＱ₁からなるチョッパ回路が
接続される。インバータ回路は、ＦＥＴＱ₁とＦＥＴＱ
₁のオン・オフを制御する制御回路３から構成され、チ
ョッパ回路とインバータ回路とでＦＥＴＱ₁が共用され
る。制御回路３には、ＦＥＴＱ₁の両端電圧を抵抗
Ｒ₁，Ｒ₂で分圧した電圧が入力される。また、ダイオ
ードＤ₇，Ｄ ₈からなる半波整流回路は交流電源ＡＣを
半波整流し、その出力が制御回路３に入力される。制御
回路３は、ＦＥＴＱ₁の両端電圧と交流電源ＡＣとに基
づいて、ＦＥＴＱ₁の両端電圧が０Ｖとなり、ＦＥＴＱ
₁の寄生ダイオードに電流が流れる期間に、ＦＥＴＱ₁
をオンする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電源をインバ
ータ回路にて高周波電圧に変換し、負荷に供給する電源
装置に関するものである。

【０００２】

【従来の技術】従来より、図１１に示すような電圧共振
型一石インバータ回路を備えた電源装置があった。この
電源装置では、直流電源Ｖ_DCをトランジスタＱ₂でスイ
ッチングして、負荷に高周波電源を供給している。トラ
ンジスタＱ₂のスイッチング損失を低減するために、制
御回路３は、トランジスタＱ₂の両端電圧Ｖ_Q2が０Ｖに
なると、トランジスタＱ₂に逆並列接続されたフライホ
イルダイオードＤ₁₃に電流が流れている期間にトランジ
スタＱ₂をオンしていた（所謂、ゼロボルトスイッチン
グ）。

【０００３】ところで、両端電圧Ｖ_Q2が０Ｖになってか
ら、制御回路３がトランジスタＱ₂をオンさせるまでの
間に、回路上の遅れ時間dt₃が発生するので、実際に
は、図１２に示すように、トランジスタＱ₂の両端電圧
Ｖ_Q2が所定の閾値Ｖ₁（Ｖ₁＞０Ｖ）を下回ると、遅れ
時間dt₃の後に制御回路３がトランジスタＱ₂にオン信
号を出力し、フライホイルダイオードＤ₁₃に電流Ｉ_Dが
流れている間に、トランジスタＱ₂をオンさせる。ここ
で、両端電圧Ｖ_Q2が０Ｖとなった直後にトランジスタＱ
₂がオンされるように、遅れ時間dt₃は設定されてい
る。

【０００４】ところで、直流電源Ｖ_DCは略一定電圧とな
っているので、トランジスタＱ₂の両端電圧Ｖ_Q2のピー
ク値も略一定となる。したがって、両端電圧Ｖ_Q2が閾値
Ｖ₁を下回ってから０Ｖとなるまでの時間も略一定とな
るので、遅れ時間dt₃を上述のように設計すれば、安定
した発振動作を行なうことができる。一方、図１３に示
すように、直流電源Ｖ_DCのかわりに、全波整流器ＤＢ₁
の整流電圧をチョッパ回路で平滑化した直流電源を用い
たものもある。この電源装置では、チョッパ用インダク
タＬ₂とトランジスタＱ₃と充電可能な直流電源Ｖ_DCと
からチョッパ回路を構成し、トランジスタＱ₃とトラン
ジスタＱ₃のオン・オフを制御する制御回路３とからイ
ンバータ回路を構成しており、チョッパ回路とインバー
タ回路とでトランジスタＱ₃を共用している。そして、
上述した電源装置と同様に、トランジスタＱ₃の両端電
圧Ｖ_Q3が０Ｖになると、一定の遅れ時間の後に、制御回
路３がトランジスタＱ₃をオンする（特開平４−２７１
号公報参照）。

【０００５】

【発明が解決しようとする課題】上述した後者の電源装
置では、全波整流回路ＤＢが交流電源ＡＣを全波整流
し、チョッパ回路が全波整流回路ＤＢの整流電圧を平滑
化しているので、図１４（ａ）に示すように、交流電源
ＡＣの山部では、トランジスタＱ₃の両端電圧Ｖ_Q3のピ
ーク値が、交流電源ＡＣの谷部に比べて大きくなってい
る。したがって、両端電圧Ｖ_Q3のピーク値に応じて、チ
ョッパ用インダクタＬ₂に蓄積されるエネルギーが変化
し、共振回路系の共振条件も変化する。

【０００６】図１４（ｂ）（ｃ）に、交流電源ＡＣの山
部と谷部におけるトランジスタＱ₃の両端電圧Ｖ_Q3、ト
ランジスタＱ₃のオン信号、トランジスタＱ₃に流れる
電流Ｉ_Q3、フライホイルダイオードＤ₁₃に流れる電流Ｉ
_Dをそれぞれ示す。交流電源ＡＣの山部では、交流電源
ＡＣの谷部に比べて、トランジスタＱ₃の両端電圧Ｖ_Q3
のピーク値が大きくなるので、トランジスタＱ₃の両端
電圧Ｖ_Q3が所定の閾値Ｖ₁を下回ってから０Ｖになるま
での時間ｔ₁は、交流電源ＡＣの谷部における時間ｔ₂
よりも短くなる。

【０００７】したがって、トランジスタＱ₃の両端電圧
Ｖ_Q3が所定の閾値Ｖ₁を下回ってから、制御回路３がト
ランジスタＱ₃をオンするまでの遅れ時間dt₄を一定と
した場合、交流電源ＡＣの山部では、図１４（ｂ）に示
すように、トランジスタＱ₃の両端電圧Ｖ_Q3が０Ｖとな
ってから、フライホイルダイオードＤ₁₃に電流が流れる
期間に、制御回路３はトランジスタＱ₃をオンしている
が（ｔ₁＜dt₄）、交流電源ＡＣの谷部では、図１４
（ｃ）に示すように、トランジスタＱ₃の両端電圧Ｖ_Q3
が０Ｖとなるまえに、トランジスタＱ₃をオンするため
（ｔ₂＞dt₄）、トランジスタＱ₃にラッシュ電流が流
れ、トランジスタＱ₃にストレスがかかるという問題が
あった。

【０００８】本発明は上記問題点に鑑みて為されたもの
であり、請求項１乃至１０の発明の目的は、入力電圧の
電圧リップルの影響を受けず、安定な発振動作を行う電
源装置を提供することにある。

【０００９】

【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、交流電源を整流する整流回路
と、整流回路の出力端子間に接続されたチョッパ用イン
ダクタとスイッチング素子の直列回路からなるチョッパ
回路と、スイッチング素子に逆並列接続されるフライホ
イルダイオードと、スイッチング素子に並列接続される
負荷と、スイッチング素子を高周波でオン／オフさせる
制御回路とを備え、スイッチング素子と制御回路とでイ
ンバータ回路を構成し、スイッチング素子の両端電圧が
所定の閾値を下回ると、フライホイルダイオードに電流
が流れている間に、制御回路がスイッチング素子をオン
しているので、スイッチング素子のオン時にラッシュ電
流が発生するのを防ぐことができる。

【００１０】請求項２の発明では、請求項１の発明にお
いて、スイッチング素子の両端電圧が所定の閾値を下回
ってから、制御回路がスイッチング素子をオンするまで
の遅れ時間を、スイッチング素子の両端電圧のピーク値
に応じて変化させ、請求項３の発明では、閾値をスイッ
チング素子の両端電圧のピーク値に応じて変化させ、請
求項４の発明では、スイッチング素子の両端電圧のピー
ク値が所定の値よりも大きい時は、閾値を高くするとと
もに、スイッチング素子の両端電圧のピーク値が所定の
値よりも小さい時は、閾値を低くしているので、請求項
１の発明と同様に、スイッチング素子のオン時にラッシ
ュ電流が発生するのを防ぐことができる。

【００１１】請求項５の発明では、請求項１の発明にお
いて、スイッチング素子の両端電圧のピーク値に応じ
て、インバータ回路の電圧共振の強弱を変化させ、請求
項６の発明では、電圧共振の強弱の変化を周波数変調制
御により行っており、請求項７の発明では、スイッチン
グ素子の両端電圧のピーク値が所定の値よりも大きい場
合は、スイッチング周波数を高く制御し、スイッチング
素子の両端電圧のピーク値が所定の値よりも小さい時
は、スイッチング周波数を低く制御しているので、スイ
ッチング素子の両端電圧のリップルを低減することがで
きる。

【００１２】請求項８の発明では、商用電源と、商用電
源を全波整流する全波整流回路と、全波整流回路の出力
端子間に接続された第１のインダクタとダイオードとス
イッチング素子からなる直列回路と、ダイオードに並列
接続された第１の共振コンデンサと、第１の共振コンデ
ンサとスイッチング素子の直列回路と並列に接続された
第２の共振コンデンサと、スイッチング素子と並列接続
された第２のインダクタと平滑用コンデンサからなる直
列回路と、スイッチング素子に並列接続された負荷を含
む共振回路と、スイッチング素子をオン／オフ制御する
制御回路とを備えているので、第１及び第２の共振コン
デンサの設定により、スイッチング素子の両端電圧に発
生するリップルを低減することができる。

【００１３】請求項９の発明では、商用電源と、商用電
源を全波整流する全波整流回路と、全波整流回路の出力
端子間に接続された第１のインダクタとスイッチング素
子からなる直列回路と、スイッチング素子と並列に接続
された第２のインダクタと平滑用コンデンサとからなる
直列回路と、スイッチング素子あるいは第２のインダク
タのどちらか一方に並列接続された共振コンデンサと、
スイッチング素子及び第２のインダクタの接続点に一端
が接続された第３のインダクタと直流を導通する負荷と
からなる直列回路と、第３のインダクタと負荷とからな
る直列回路の他端と全波整流回路の低電位側出力端との
間に接続された直流カット用コンデンサと、第３のイン
ダクタと負荷とからなる直列回路の他端にアノードが接
続され、第２のインダクタ及び平滑用コンデンサの接続
点にカソードが接続されたダイオードと、スイッチング
素子をオン・オフ制御する制御回路とを備えているの
で、直流カット用コンデンサの両端電圧が平滑用コンデ
ンサの両端電圧にクランプされ、直流カット用コンデン
サの両端電圧を略一定とすることができる。

【００１４】請求項１０の発明では負荷が照明負荷から
構成されているので、照明負荷を安定的に点灯させるこ
とができる。

【００１５】

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。（実施形態１）本実施形態の電源装置を用いる放電灯点
灯装置の回路図を図１に示す。全波整流回路ＤＢはブリ
ッジ接続された４個のダイオードＤ₁〜Ｄ₄より構成さ
れ、その入力端子間には交流電源ＡＣが接続され、出力
端子間にはチョッパ用インダクタＬ₁と共振用インダク
タＬ₂と平滑用コンデンサＣ₁とからなる直列回路が接
続される。インダクタＬ₁，Ｌ₂の接続点と、平滑用コ
ンデンサＣ₁及び全波整流回路ＤＢの接続点との間に
は、共振用コンデンサＣ₂と、スイッチング素子として
のＭＯＳ型電界効果トランジスタ（以下、ＦＥＴと略
す）Ｑ₁とが夫々並列に接続される。また、ＦＥＴＱ₁
と並列に安定器用インダクタＬ₃と負荷２と直流カット
用コンデンサＣ₄からなる直列回路が接続されている。
そして、チョッパ用インダクタＬ₁とＦＥＴＱ₁と平滑
用コンデンサＣ₁とからチョッパ回路が構成される。ま
た、制御回路３はＦＥＴＱ₁のオン・オフを制御してお
り、ＦＥＴＱ₁と制御回路３とからインバータ回路が構
成され、チョッパ回路とインバータ回路とでＦＥＴＱ₁
を共用している。尚、ＦＥＴＱ₁の寄生ダイオード（図
示せず）がフライホイルダイオードとして機能する。

【００１６】負荷２は、フィラメントを有する蛍光灯の
ような放電灯Ｌａと、放電灯Ｌａの両フィラメントの非
電源側端間に接続された予熱用コンデンサＣ₃とから構
成される。放電灯Ｌａの両フィラメントの電源側の一端
は、安定器用インダクタＬ₃を介してインダクタＬ₁，
Ｌ₂の接続点に接続され、両フィラメントの電源側の他
端は直流カット用コンデンサＣ₄を介してＦＥＴＱ₁と
全波整流回路ＤＢとの接続点に接続される。

【００１７】この回路の動作について説明する。この回
路はＦＥＴＱ₁と共振用コンデンサＣ₂の動作によって
基本的には４つの動作モードで動作する。ＦＥＴＱ₁が
オンすると、共振用コンデンサＣ₂の両端間は短絡され
て機能せず、平滑用コンデンサＣ₁から共振用インダク
タＬ₂に電流が流れるとともに、コンデンサＣ₄から放
電灯Ｌａ（予熟用コンデンサＣ₃）と安定器用インダク
タＬ₃との直列回路に電流が流れ、共振用インダクタＬ
₂と安定器用インダクタＬ ₃とに磁気エネルギが蓄積さ
れる。また、全波整流回路ＤＢからチョッパ用インダク
タＬ₁に電流が流れ、チョッパ用インダクタＬ₁にも磁
気エネルギが蓄積される。全波整流器ＤＢの出力電圧は
交流電源ＡＣの電圧の絶対値に略等しいから、チョッパ
用インダクタＬ₁に流れる電流は交流電源ＡＣの電圧の
絶対値に比例した値になる。

【００１８】次に、ＦＥＴＱ₁がオフになった直後で
は、共振用インダクタＬ₂と安定器用インダクタＬ₃と
に蓄積された磁気エネルギが放出されるから、共振用イ
ンダクタＬ₂および安定器用インダクタＬ₃には、ＦＥ
ＴＱ₁のオン時と同じ方向に電流が流れ続け、共振用コ
ンデンサＣ₂が充電される。したがって、共振用コンデ
ンサＣ₂の両端電圧（ＦＥＴＱ₁のドレイン・ソース間
電圧）が上昇する。また、チョッパ用インダクタＬ₁の
磁気エネルギが放出されるから、チョッパ用インダクタ
Ｌ₁にもＦＥＴＱ₁のオン時と同じ方向に電流が流れ続
ける。ここで、チョッパ用インダクタＬ₁に流れる電流
の大きさはチョッパ用インダクタＬ₁に蓄積された磁気
エネルギ、すなわち交流電源ＡＣの電圧の絶対値に比例
する。

【００１９】その後、共振用インダクタＬ₂と安定器用
インダクタＬ₃との磁気エネルギが放出されてしまう
と、共振用コンデンサＣ₂が放電を開始する。このとき
の放電電流は共振用インダクタＬ₂を通して平滑用コン
デンサＣ₁への充電電流になる。このとき同時に、安定
器用インダクタＬ₃と放電灯Ｌａ（予熟用コンデンサＣ
₃）との直列回路を通してコンデンサＣ₄に充電電流が
流れる。また、チョッパ用インダクタＬ₁は磁気エネル
ギを放出し続けるから、チョッパ用インダクタＬ ₁を流
れる電流は共振用インダクタＬ₂を通して平滑用コンデ
ンサＣ₁への充電電流になる。

【００２０】共振用コンデンサＣ₂の放電が終了する
と、共振用インダクタＬ₂と安定器用インダクタＬ₃と
の磁気エネルギによって、ＦＥＴＱ₁のドレイン電圧が
ソース電圧よりも下がり、ＦＥＴＱ₁の寄生ダイオード
が導通する。その結果、共振用インダクタＬ₂は、共振
用コンデンサＣ₂の放電開始時と同じ方向に平滑用コン
デンサＣ₁への充電電流を流し続け、安定器用インダク
タＬ₃はコンデンサＣ₄への充電電流を流し続ける。ま
た、チョッパ用インダクタＬ₁を流れる電流も、共振用
コンデンサＣ₂の放電開始時と同様に平滑用コンデンサ
Ｃ₁およびコンデンサＣ₄を充電し続ける。ここで、チ
ョッパ用インダクタＬ₁のインダクタンスによっては、
チョッパ用インダクタＬ₁に流れる電流には休止期間が
生じることもある。

【００２１】ところで、制御回路３は、一対の抵抗
Ｒ₁，Ｒ₂の直列回路をＦＥＴＱ₁に並列接続すること
により、ＦＥＴＱ₁の両端電圧（ドレイン・ソース間電
圧）に比例する電圧を検出し、抵抗Ｒ₂に並列接続した
コンデンサＣ₅を用いてＦＥＴＱ ₁の両端電圧に比例す
る電圧を積分する。コンデンサＣ₅の両端電圧ｂは、反
転回路ＩＣ₁により波形整形された後に、コンデンサＣ
₆および抵抗Ｒ₇よりなる微分回路を通り、反転回路Ｉ
Ｃ₂で波形整形される。この反転回路ＩＣ₂の出力信号
は、汎用のタイマ用集積回路（例えば、ＮＥＣ社製のμ
ＰＣ１５５５）ＩＣ ₄を主構成要素とする単安定マルチ
バイブレータにトリガ信号として入力される。この単安
定マルチバイブレータは、抵抗Ｒ₄とコンデンサＣ₈と
で時定数が決定される。また、電源投入直後の誤動作防
止用にコンデンサＣ₇を備える。一方、電源投入直後に
ＦＥＴＱ₁を起動するために、図示しない別の制御電源
Ｖ_DD（交流電源ＡＣから得る）の両端に接続された抵抗
Ｒ₆とコンデンサＣ₉との直列回路と、抵抗Ｒ₆とコン
デンサＣ₉との接続点に接続された反転回路ＩＣ₃とを
備える。また、ダイオードＤ₇，Ｄ₈は半波整流回路４
を構成し、半波整流回路４の出力は抵抗Ｒ₈を介して抵
抗Ｒ₄とコンデンサＣ₅との接続点に接続される。上述
した単安定マルチバイブレータと反転回路ＩＣ₃との出
力は、それぞれワイヤードオアを構成するダイオードＤ
₅，Ｄ₆および抵抗Ｒ₃を通してＦＥＴＱ ₁のゲートに
接続される。また、ダイオードＤ₅，Ｄ₆のカソードに
はプルダウン抵抗Ｒ₅も接続される。

【００２２】次に、制御回路３の動作について図２
（ａ）（ｂ）を参照して説明する。図２（ａ）は交流電
源ＡＣの山部における各部の波形を示し、図２（ｂ）は
交流電源ＡＣの谷部における各部の波形を示している。
また、図２（ａ）（ｂ）中のａ〜ｅ，ｇ〜ｊは夫々図１
のａ〜ｅ，ｇ〜ｊの電圧波形を示し、Ｉ_Q1，Ｉ_Laは夫々
ＦＥＴＱ₁、放電灯Ｌａを流れる電流（図中、矢印の方
向を正とする）の電流波形を示す。この制御回路３は、
抵抗Ｒ₁，Ｒ₂によって分圧されたＦＥＴＱ₁の両端電
圧が略０Ｖになると、ＦＥＴＱ₁を一定期間オンにする
ように駆動信号を出力し、所謂ゼロボルトスイッチング
を行なう。

【００２３】まず、電源を投入した時点では、反転回路
ＩＣ₃の入力ｋはローレベルであり、その出力ｌはハイ
レベルであるから、ダイオードＤ₆と抵抗Ｒ₃とを介し
てＦＥＴＱ₁のゲートにハイレベルの信号ｊが入力され
て、ＦＥＴＱ₁がオンする。その後、制御電源Ｖ_DDから
抵抗Ｒ₆を介してコンデンサＣ₉が充電されると、一定
時間後に反転回路ＩＣ₃の入力ｋがしきい値に達して、
反転回路ＩＣ₃の出力ｌがハイレベルからローレベルに
変化し、ＦＥＴＱ₁がオフになるのである。

【００２４】上述のような起動時の制御により回路が動
作を開始する。すなわち、共振用インダクタＬ₂、共振
用コンデンサＣ₂及びＦＥＴＱ₁から構成される電圧共
振スイッチにより、ＦＥＴＱ₁のドレイン電圧ａが上昇
する〔図２（ａ）（ｂ）のａ〕。その後、共振用インダ
クタＬ₂と共振用コンデンサＣ₂とによる直列共振回路
の共振動作によってＦＥＴＱ₁のドレイン電圧ａが略０
Ｖになると、抵抗Ｒ₁，Ｒ₂によって分圧された電圧ｂ
も略０Ｖになる〔図２（ａ）（ｂ）のｂ〕。ここで、反
転回路ＩＣ₁の入力端にはコンデンサＣ₅を接続してい
るから、ＦＥＴＱ₁のドレイン電圧ａの変化は遅延さ
れ、チャタリングによる誤動作が防止される。反転回路
ＩＣ₁の入力ｂが所定の閾値Ｖth（例えば、反転回路Ｉ
Ｃ₁の電源電圧の略２分の１の電圧）以下になると、反
転回路ＩＣ₁の出力ｃはＨレベルになる〔図２（ａ）
（ｂ）のｃ〕。反転回路ＩＣ₁の出力ｃが立ち上がる
と、コンデンサＣ₆及び抵抗Ｒ₇から構成される微分回
路を通して反転回路ＩＣ₂の入力ｄが短時間だけＨレベ
ルになり〔図２（ａ）（ｂ）のｄ〕、反転回路ＩＣ₂か
らは短時間だけＬレベルになる出力ｅが発生する〔図２
（ａ）（ｂ）のｅ〕。

【００２５】このようにして得られた反転回路ＩＣ₂の
出力ｅにより単安定マルチバイブレータがトリガされ、
時定数を決める抵抗Ｒ₄とコンデンサＣ₈との接続点の
電位ｇが上昇する〔図２（ａ）（ｂ）のｇ〕。タイマ用
集積回路ＩＣ₄では、抵抗Ｒ ₄とコンデンサＣ₈との接
続点の電位ｇが、制御電圧Ｖ_DDの略３分の２に達すると
コンデンサＣ₈を急速に放電させる。ここで、コンデン
サＣ₈の充電中にはタイマ用集積回路ＩＣ₄の出力ｈは
ハイレベルであって〔図２（ａ）（ｂ）のｈ〕、ダイオ
ードＤ₅及び抵抗Ｒ₃を介してＦＥＴＱ₁のゲートにハ
イレベルの信号ｊが印加され〔図２（ａ）（ｂ）の
ｊ〕、ＦＥＴＱ₁がオンに制御される。つまり、ＦＥＴ
Ｑ₁のドレイン電圧ａが略０Ｖになり、電圧ｂが所定の
閾値Ｖthを下回ると、ＦＥＴＱ₁は一定時間（電位ｇが
制御電圧Ｖ_DDの略３分の２に達するまでの間）だけオン
になる。

【００２６】一方、タイマ用集積回路ＩＣ₄のうちコン
デンサＣ₇が接続されている端子の電位ｆは、タイマ用
集積回路ＩＣ₄の内部の抵抗とコンデンサＣ₇とにより
決定される時定数で、電源投入後から除々に上昇し、こ
の電位ｆが所定値以下の期間にはタイマ用集積回路ＩＣ
₄の出力ｈはローレベルに保たれる。したがって、ＦＥ
ＴＱ₁のオン時間は抵抗Ｒ₄とコンデンサＣ₈とによっ
て設定され、オフ時間はＦＥＴＱ₁のドレイン電圧ａが
０Ｖに戻るまでの時間で決定される。すなわち、ＦＥＴ
Ｑ₁を含む回路の状態によってオフ時間が調節されるこ
とになる。

【００２７】共振インダクタＬ₂及び共振コンデンサＣ
₂のＬＣ共振動作により、ＦＥＴＱ ₁のドレイン電圧ａ
が略０Ｖ近くまで低下すると、抵抗Ｒ₁，Ｒ₂によって
分圧された電圧ｂも、電圧ａに同期して略０Ｖまで低下
する。そして、電圧ｂが所定の閾値Ｖthを下回ると、上
述のように制御回路３はＦＥＴＱ₁をオンさせる。とこ
ろで、タイマ用集積回路ＩＣ₄、抵抗Ｒ₃及びＦＥＴＱ
₁の入力容量などの要因により、電圧ｂが閾値Ｖthを下
回るのを検出してから、ＦＥＴＱ₁がオンされるまでの
間に、遅れ時間（図２（ａ）（ｂ）中のdt₁，dt₂）が
発生するので、ＦＥＴＱ₁の寄生ダイオードに電流が流
れる期間に、ＦＥＴＱ₁をオンして、ゼロボルトスイッ
チングを行なえるように、遅れ時間dt₁，dt₂を考慮し
て、閾値Ｖthを制御電圧Ｖ_DDの略２分の１に設定してい
る。

【００２８】ここで、ダイオードＤ₇，Ｄ₈から構成さ
れる半波整流回路４は交流電源ＡＣを半波整流してお
り、その出力は抵抗Ｒ₈を介して抵抗Ｒ₄とコンデンサ
Ｃ₈との接続点に接続される。そして、半波整流回路４
の出力がコンデンサＣ₈を充電することによって、抵抗
Ｒ₄及びコンデンサＣ₈から構成される時定数回路の時
定数、すなわち、ＦＥＴＱ₁のオン時間Ｔ₁，Ｔ₂を、
交流電源ＡＣの山部と谷部とに応じて変化させている。

【００２９】交流電源ＡＣの山部では、交流電源ＡＣの
谷部に比べて、半波整流回路４から抵抗Ｒ₈を介してコ
ンデンサＣ₈を充電する充電電流が増加するため、コン
デンサＣ₈の電位ｇが制御電圧Ｖ_DDの略３分の２まで上
昇する時間Ｔ₁が短くなる。この時間Ｔ₁によって、タ
イマ用集積回路ＩＣ₄の出力ｈがハイレベルとなる期
間、即ち、ＦＥＴＱ₁のオン時間が決まるので、ＦＥＴ
Ｑ₁のオン時間が短くなり、スイッチング周波数が高く
なる。

【００３０】一方、交流電源ＡＣの谷部では、半波整流
回路４から抵抗Ｒ₈を介してコンデンサＣ₈を充電する
充電電流はほとんどなく、コンデンサＣ₈及び抵抗Ｒ₄
からなる時定数回路の時定数によって電位ｇが制御電圧
Ｖ_DDの略３分の２まで上昇する時間Ｔ₂が決まり、時間
Ｔ₂は交流電源ＡＣの山部における時間Ｔ₁よりも長く
なる。したがって、ＦＥＴＱ₁のオン時間が長くなり、
スイッチング周波数が低くなる。

【００３１】このように、ＦＥＴＱ₁のオン時間を、抵
抗Ｒ₄及びコンデンサＣ₈からなる時定数回路で設定す
るとともに、半波整流回路４の出力が抵抗Ｒ₈を介して
コンデンサＣ₈を充電しているので、コンデンサＣ₈の
充電電流が交流電源ＡＣの電圧によって変化し、ＦＥＴ
Ｑ₁のオン時間が交流電源ＡＣの電圧に応じて変化す
る。

【００３２】したがって、ＦＥＴＱ₁のオン時に蓄積さ
れるチョッパ回路のエネルギーの変化からＦＥＴＱ₁の
オフ時間も調整でき、交流電源ＡＣの山部、谷部におけ
るドレイン電圧ａのピーク値のリップルが低減すること
から、フライホイルダイオードに電流が流れている期間
にＦＥＴＱ₁を確実にオンして、安定な発振動作を行な
える。また、ドレイン電圧ａのピーク値のリップルが低
減するので、交流電源ＡＣの山部におけるドレイン電圧
ａのピーク値が下がり、ＦＥＴＱ₁の耐圧を抑えること
ができ、ＦＥＴＱ₁の信頼性を向上させることができ
る。また、定格容量の小さいＦＥＴＱ₁を用いてコスト
ダウンを図ることもできる。

【００３３】尚、反転回路ＩＣ₃とタイマ用集積回路Ｉ
Ｃ₄がＦＥＴＱ₁を駆動するために必要な電流を供給で
きない場合は、ＦＥＴＱ₁を駆動するための駆動回路を
追加してもよい。また、タイマ用集積回路ＩＣ₄のコン
トロール端子の電圧ｆは、内部抵抗とコンデンサＣ₇か
ら構成される積分回路により所定の時定数に設定されて
おり、所定の時間が経過すると、ローレベルからハイレ
ベルに論理が反転するが、電圧ｆがローレベルの期間、
タイマ用集積回路ＩＣ₄の出力はローレベルに固定され
る。

【００３４】本実施形態では、ダイオードＤ₇，Ｄ₈か
らなる半端整流回路４を、全波整流回路ＤＢの入力側に
接続しているが、全波整流回路ＤＢの出力側に接続して
も良い。（実施形態２）本実施形態の電源装置を用いる放電灯点
灯装置の回路図を図３に示す。

【００３５】本実施形態では、実施形態１の放電灯点灯
装置において、ダイオードで構成した全波整流回路の代
わりに全波整流器ＤＢ₁を用い、チョッパ用インダクタ
Ｌ₁と共振用コンデンサＣ₂との間に、インダクタＬ₁
からコンデンサＣ₂に電流が流れる向きに逆流素子用の
ダイオードＤ₉を接続し、全波整流器ＤＢ₁の出力端子
間にコンデンサＣ₁₁を接続し、インダクタＬ₁とダイオ
ードＤ₉の接続点とＦＥＴＱ₁と全波整流器ＤＢ₁との
間にダイオードＤ₁₀を逆並列に接続している。ここで、
コンデンサＣ₁₁とダイオードＤ₁₀は、チョッパ用インダ
クタＬ₁に発生する振動電圧を除去している。

【００３６】また、制御回路３は、抵抗Ｒ₉〜Ｒ₁₁とコ
ンデンサＣ₁₀と制御用集積回路ＩＣ ₅とから構成され
る。抵抗Ｒ₉の一端は全波整流器ＤＢ₁の高電位側の出
力端に接続され、抵抗Ｒ₉の他端は抵抗Ｒ₁₀の一端に接
続され、抵抗Ｒ₁₀の他端はグランドに接続される。抵抗
Ｒ₁₁の一端は、共振用インダクタＬ₂と平滑用コンデン
サＣ₁との接続点に接続され、抵抗Ｒ₁₁の他端は、コン
デンサＣ₁₀の一端に接続され、コンデンサＣ₁₀の他端は
グランドに接続される。そして、抵抗Ｒ₉，Ｒ₁₀の接続
点と、抵抗Ｒ₁₁及びコンデンサＣ₁₀の接続点は制御用集
積回路ＩＣ₅の入力端子に夫々接続される。

【００３７】図４に各部の電圧波形を示す。図中Ａ〜Ｃ
は、図３中の点Ａ〜Ｃの電圧波形を示す。点Ａの電圧は
平滑コンデンサＣ₁の両端電圧を分圧した電圧となり、
点Ｂの電圧は全波整流器ＤＢ₁の電圧を抵抗Ｒ₉，Ｒ₁₀
で分圧した電圧となる。そして、制御用集積回路ＩＣ₅
には電圧Ａと電圧Ｂが重畳された電圧Ｃが入力されてお
り、この電圧ＣからＦＥＴＱ₁の両端電圧（ドレイン・
ソース間電圧）が０Ｖとなるのを検出している。

【００３８】制御回路３は、電圧Ｃが所定の閾値を下回
ると、所定の遅れ時間の後にＦＥＴＱ₁をオンしてい
る。交流電源ＡＣの山部では電圧Ｂが大きくなるので、
電圧Ｃも大きくなり、交流電源ＡＣの谷部では電圧Ｂが
小さくなるので、電圧Ｃも小さくなる。したがって、交
流電源ＡＣの山部と谷部に応じて、電圧Ｃが閾値を下回
る時点が変化するので、ＦＥＴＱ₁の両端電圧が交流電
源ＡＣの山部、谷部によるリップルを有していても、Ｆ
ＥＴＱ₁の両端電圧が０Ｖとなり、ＦＥＴＱ₁の寄生ダ
イオードに電流が流れる期間に、ＦＥＴＱ₁を確実にオ
ンすることができる。

【００３９】本実施形態では、電圧Ｃを交流電源ＡＣの
山部と谷部に応じて変化させているが、閾値を交流電源
ＡＣの山部と谷部に応じて変化させてもよい。すなわ
ち、交流電源ＡＣの山部では閾値を高くして、ＦＥＴＱ
₁が０Ｖとなるのを検出する時点を早め、交流電源ＡＣ
の電源電圧の谷部では閾値を低くして、ＦＥＴＱ₁が０
Ｖとなるのを検出する時点を遅くしてもよい。また、Ｆ
ＥＴＱ₁の両端電圧が所定の閾値を下回ってから、制御
回路３がＦＥＴＱ₁をオンするまでの遅れ時間を、交流
電源ＡＣの山部では短く、交流電源ＡＣの谷部では長く
してもよく、同様に、ＦＥＴＱ₁の両端電圧が０Ｖとな
り、ＦＥＴＱ₁の寄生ダイオードからなるフライホイル
ダイオードに電流が流れる期間に、ＦＥＴＱ₁を確実に
オンさせることができる。（実施形態３）本実施形態では、実施形態１又は２の制
御回路３を、昇降圧チョッパ回路を構成したチョッパ兼
用の電圧共振型一石インバータ回路に適用している。

【００４０】本実施形態の電源装置を用いる放電灯点灯
装置は、図５に示すように、交流電源ＡＣと、交流電源
ＡＣを全波整流する全波整流器ＤＢ₁と、全波整流器Ｄ
Ｂ₁の出力端子間に接続されたＦＥＴＱ₁とチョッパ用
インダクタＬ₁からなる直列回路と、チョッパ用インダ
クタＬ₁と並列に接続されたダイオードＤ₁₁と平滑コン
デンサＣ₁と、ＦＥＴＱ₁に並列接続された安定器用イ
ンダクタＬ₃と直流カット用コンデンサＣ₄と負荷２の
直列回路と、ＦＥＴＱ₁に並列接続された共振用コンデ
ンサＣ₂と、一端がＦＥＴＱ₁と全波整流器ＤＢ₁の接
続点に接続され、他端がダイオードＤ₁₁と平滑用コンデ
ンサＣ₁の接続点に接続された共振用インダクタＬ
₂と、交流電源ＡＣと平滑用コンデンサＣ₁の電圧に基
づいてＦＥＴＱ₁のオン・オフを制御する制御回路３と
から構成される。ここで、ダイオードＤ₁₁は、インダク
タＬ₁からダイオードＤ₁₁を介してコンデンサＣ₁に電
流が流れる向きに接続されている。

【００４１】ところで、チョッパ用インダクタＬ₁、ダ
イオードＤ₁₁、ＦＥＴＱ₁及びコンデンサＣ₁から昇降
圧チョッパ回路が構成されており、ＦＥＴＱ₁がオンす
ると、全波整流器ＤＢ₁からＦＥＴＱ₁を介してインダ
クタＬ₁に電流が流れ、インダクタＬ₁にエネルギーが
蓄積される。次に、ＦＥＴＱ₁がオフすると、インダク
タＬ₁に蓄積されたエネルギーが、インダクタＬ₁→ダ
イオードＤ₁₁→コンデンサＣ₁→インダクタＬ₁の経路
で放出して、平滑用コンデンサＣ₁を充電する。

【００４２】制御回路３は、実施形態１又は２と同様
に、平滑用コンデンサＣ₁と交流電源ＡＣの電圧に基づ
いて、ＦＥＴＱ₁の両端電圧Ｖ_Q1が０Ｖになるのを検出
すると、ＦＥＴＱ₁の寄生ダイオードに電流が流れてい
る期間に、ＦＥＴＱ₁をオンさせることができ、ラッシ
ュ電流が発生することなく、安定した発振動作を行なう
ことができる。

【００４３】上述のように、チョッパ兼用の電圧共振一
石式インバータであれば、実施形態１又は２の制御回路
を設けることにより、安定した発振動作を行なうことが
できる。尚、負荷２及び制御回路３は、実施形態１又は
２と同様の構成となっているので、その説明は省略す
る。（実施形態４）本実施形態の電源装置を用いる放電灯点
灯装置は、図６に示すように、交流電源ＡＣを全波整流
する全波整流器ＤＢ₁と、全波整流器ＤＢ₁の出力端子
間に接続されたチョッパ用インダクタＬ₁及びＦＥＴＱ
₁の直列回路と、ＦＥＴＱ₁のドレイン・ソース間に接
続されたコンデンサＣ₂と、ＦＥＴＱ₁のドレイン・ソ
ース間に接続された安定器用インダクタＬ₃と負荷２と
平滑用コンデンサＣ₁の直列回路と、平滑用コンデンサ
Ｃ₁と交流電源ＡＣの電圧に基づいてＦＥＴＱ₁のオン
・オフを制御する制御回路３とから構成される。また、
負荷２は、フィラメントを有する蛍光灯のような放電灯
Ｌａと、放電灯Ｌａのフィラメントの非電源側端間に接
続された予熱用コンデンサＣ₃及び抵抗Ｒ₁₂の並列回路
とから構成される。放電灯Ｌａの両フィラメントの電源
側の一端は共振用インダクタＬ₂に接続され、その他端
は平滑用コンデンサＣ₁に接続される。

【００４４】全波整流器ＤＢ₁の出力電圧の山部におい
て、ＦＥＴＱ₁がオンすると、全波整流器ＤＢ₁→イン
ダクタＬ₁→ＦＥＴＱ₁→全波整流器ＤＢ₁の経路で、
インダクタＬ₁に電流が流れて、インダクタＬ₁にエネ
ルギーが蓄積される。また、平滑用コンデンサＣ₁から
放電灯Ｌａ→インダクタＬ₃→ＦＥＴＱ₁→平滑用コン
デンサＣ₁の経路で放電灯Ｌａにランプ電流が流れる。
ＦＥＴＱ₁がオフすると、ＦＥＴＱ₁のオン時にインダ
クタＬ₁，Ｌ₃に蓄積されたエネルギーが放出して、コ
ンデンサＣ₂が充電される。インダクタＬ₁，Ｌ₃のエ
ネルギーの放出が終了すると、コンデンサＣ₂が、コン
デンサＣ₂→インダクタＬ₃→放電灯Ｌａ→コンデンサ
Ｃ₁→コンデンサＣ₂の経路で放電して、コンデンサＣ
₁が充電される。コンデンサＣ₁の静電容量は、コンデ
ンサＣ₂に比べて十分大きいので、コンデンサＣ₁の電
圧は平滑化される。

【００４５】一方、全波整流器ＤＢ₁の出力電圧の谷部
では、平滑用コンデンサＣ₁がコンデンサＣ₁→放電灯
Ｌａ→インダクタＬ₃→コンデンサＣ₂→コンデンサＣ
₁の経路で放電して、放電灯Ｌａにランプ電流が流れ
る。したがって、全波整流器ＤＢ₁の出力電圧の谷部に
おいても、放電灯Ｌａにランプ電流が流れるので、ラン
プ電流の休止期間がなく、放電灯Ｌａの発光効率が高く
なっている。

【００４６】ところで、本実施形態の放電灯点灯装置で
は、交流電源ＡＣの電源電圧によって、ＦＥＴＱ₁の両
端電圧だけでなく、放電灯Ｌａのランプ電流もリップル
を有しているが、制御回路３は、実施形態１又は２と同
様に、平滑用コンデンサＣ₁と交流電源ＡＣの電圧に基
づいて、ＦＥＴＱ₁のオン・オフを制御しているので、
安定な発振動作を行なうことができ、放電灯Ｌａのラン
プ電流の電流リップルを低減することができる。

【００４７】また、本実施形態では、平滑用コンデンサ
Ｃ₁と全波整流器ＤＢ₁とを直接接続していないので、
電源投入時にラッシュ電流が平滑用コンデンサＣ₁に流
れ込むことがない。尚、制御回路３の構成は実施形態１
又は２と同様であるので、その説明は省略する。（実施形態５）本実施形態の電源装置を用いる放電灯点
灯装置は、図７に示すように、交流電源ＡＣを全波整流
する全波整流器ＤＢ₁と、全波整流器ＤＢ₁の出力端子
間に接続されたチョッパ用インダクタＬ₁とＦＥＴＱ₁
の直列回路とを備え、インダクタＬ₂及び平滑用コンデ
ンサＣ₁の直列回路と、安定器用インダクタＬ₃と直流
カット用コンデンサＣ₄と負荷２の直列回路と、コンデ
ンサＣ₂とがＦＥＴＱ₁のドレイン・ソース間に並列に
接続されている。また、負荷２は両フィラメントを有す
る蛍光灯のような放電灯Ｌａと、放電灯Ｌａの両フィラ
メントの非電源側端間に接続された予熱用コンデンサＣ
₃とから構成され、放電灯Ｌａの両フィラメントの電源
側の一端は直流カット用コンデンサＣ₄に接続され、そ
の他端は平滑用コンデンサＣ₁に接続される。

【００４８】本実施形態では、共振に影響を与えるチョ
ッパ用インダクタＬ₁と共振用インダクタＬ₂の定数を
略等しくしているので（Ｌ₁≒Ｌ₂）、共振条件によっ
て決まるＦＥＴＱ₁の共振電圧の入力電圧による変動を
低減することができる。したがって、ＦＥＴＱ₁の両端
電圧の電圧リップルを低減することができるので、実施
形態１と同様に、ＦＥＴＱ₁の両端電圧が０Ｖとなって
から、ＦＥＴＱ₁の寄生ダイオードに電流が流れる期間
に、制御回路３がＦＥＴＱ₁をオンするように、両端電
圧の閾値やＦＥＴＱ₁をオンするまでの遅れ時間を設定
することができ、安定した発振動作を行なうことができ
る。

【００４９】なお、制御回路３の構成は実施形態１又は
２と同様であるのでその説明は省略する。（実施形態６）本実施形態の電源装置を用いる放電灯点
灯装置は、図８に示すように、商用交流電源ＡＣを全波
整流する全波整流器ＤＢ₁と、全波整流器ＤＢ₁の出力
端子間に接続されたインダクタＬ₁とダイオードＤ₁₂と
ＦＥＴＱ₁の直列回路と、ダイオードＤ₁₂と並列に接続
された第１の共振コンデンサＣ₁₂と、インダクタＬ₁及
びコンデンサＣ₁₂の接続点とＦＥＴＱ₁及び全波整流器
ＤＢ₁の接続点との間に接続された第２の共振コンデン
サＣ₁₃と、ＦＥＴＱ₁のドレイン・ソース間に接続され
たインダクタＬ₂と平滑用コンデンサＣ₁の直列回路
と、同じくＦＥＴＱ ₁のドレイン・ソース間に接続され
た安定器用インダクタＬ₃と直流カット用コンデンサＣ
₄と放電灯Ｌａの直列回路と、放電灯Ｌａの両フィラメ
ントの非電源側端間に接続された予熱用コンデンサＣ₃
と、ＦＥＴＱ₁をオン・オフする制御回路３とから構成
される。

【００５０】この放電灯点灯装置の動作は、実施形態１
の放電灯点灯装置の動作と略同じであるが、ＦＥＴＱ₁
のオフ時の第１及び第２の共振コンデンサの充放電動作
が異なっている。全波整流器ＤＢ₁の出力電圧の山部で
は、ダイオードＤ₁₂がオンするので、主として第２の共
振コンデンサＣ₁₃が充放電動作を行う。図９（ａ）に示
すように、コンデンサＣ₁₃の充電時は、インダクタ
Ｌ₁，Ｌ₃からコンデンサＣ₁₃に電流が流れ（図中、矢
印イ）、コンデンサＣ₁₃を充電する。また、コンデンサ
Ｃ₁₃の放電時は、コンデンサＣ₁₃からダイオードＤ₁₂を
介してインダクタＬ₂，Ｌ₃に電流が流れる（図中、矢
印ロ）。

【００５１】一方、全波整流器ＤＢ₁の出力電圧の谷部
では、第１及び第２の共振コンデンサＣ₁₂，Ｃ₁₃の中点
の電圧が略０Ｖであるので第１の共振コンデンサＣ₁₂が
主として充放電動作を行なう。図９（ｂ）に示すよう
に、第１の共振コンデンサＣ₁₂の充電時は、インダクタ
Ｌ₂，Ｌ₃がエネルギを放出して、インダクタＬ₂，Ｌ
₃から第１の共振コンデンサＣ₁₂に電流が流れ（図中、
矢印ハ）、第１の共振コンデンサＣ₁₂を充電する。ま
た、第１の共振コンデンサＣ₁₂の放電時は、第１の共振
コンデンサＣ₁₂がインダクタＬ₃を介して放電する（図
中、矢印ニ）。

【００５２】したがって、第１及び第２の共振コンデン
サＣ₁₂，Ｃ₁₃の静電容量値を最適に設計することによ
り、全波整流器ＤＢ₁の出力電圧の山部と谷部とで、Ｆ
ＥＴＱ ₁の両端電圧に発生するリップルを低減すること
ができる。よって、全波整流器ＤＢ₁の出力電圧の山部
において、ＦＥＴＱ₁に印加される電圧を低減すること
ができ、ＦＥＴＱ₁の信頼性を向上させることができ
る。（実施形態７）本実施形態では、図１０に示すように、
実施形態１の電源装置において、放電灯Ｌａとコンデン
サＣ₄の接続点とインダクタＬ₂とコンデンサＣ₁の接
続点との間に、コンデンサＣ₄側からコンデンサＣ₁側
に電流が流れる方向に、ダイオードＤ₁₃を挿入してい
る。

【００５３】この電源装置では、コンデンサＣ₄の両端
電圧が、略一定電圧である平滑用コンデンサＣ₁の両端
電圧にクランプされて略一定となる。したがって、コン
デンサＣ₄が電源となって、図中Ｂ点からＡ点に流れる
左向きのランプ電流も略一定となる。図中Ａ点からＢ点
に流れる右向きのランプ電流は実施形態１と同様である
が、全体として放電灯Ｌａに流れるランプ電流のクレス
トファクターを改善することができる。

【００５４】また従来の放電灯点灯装置では、放電灯の
寿命末期時に、片側のフィラメントのエミッタが減少し
てダイオード特性を示すことがあり、特に、図１０のＢ
側のフィラメントのエミッタが減少して、Ｂ点からＡ点
に流れるランプ電流が減少すると、コンデンサＣ₄のＣ
側に充電される電荷が増加する。ここで、放電灯Ｌａが
完全なダイオード特性を示すのであれば問題ないが、不
完全なダイオード特性を示す場合、時々、Ｂ点からＡ点
にランプ電流が流れて、コンデンサＣ₄に充電された電
荷が、インダクタＬ₃を介して一度に放出され、コンデ
ンサＣ₁を充電する。したがって、コンデンサＣ₁の両
端電圧、すなわち、ＦＥＴＱ₁の両端電圧が昇圧すると
いう問題があった。

【００５５】本実施形態では、コンデンサＣ₄はダイオ
ードＤ₁₃を介してコンデンサＣ₁に接続されており、コ
ンデンサＣ₄の両端電圧はコンデンサＣ₁の両端電圧に
クランプされる。コンデンサＣ₁の静電容量は、コンデ
ンサＣ₄の静電容量に対して十分大きい値に設定されて
いるので、コンデンサＣ₄からダイオードＤ₁₃を介して
コンデンサＣ₁に電荷が流れても、コンデンサＣ₄の電
圧が一定電圧よりも昇圧することはない。したがって、
放電灯Ｌａの寿命末期時においても、ＦＥＴＱ ₁の両端
電圧は、放電灯Ｌａの正常時の電圧と略同じである。

【００５６】尚、ダイオードＤ₁₃以外の構成は、実施形
態１と同様であるので、その説明は省略する。また、本
実施形態では、共振用コンデンサＣ₂をＦＥＴＱ₁と並
列に接続しているが、共振用コンデンサＣ₂を共振用イ
ンダクタＬ₂と並列に接続して共振回路を構成してもよ
い。なお、実施形態１乃至７では、負荷として放電灯Ｌ
ａを用いているが、高周波電流を通電する負荷であれ
ば、放電灯以外の負荷を用いてもよく、高周波電圧を直
流電圧に再変換する電源装置にも適用することができ
る。また、負荷は複数でも良く、負荷を並列あるいは直
列に接続した構成でも良い。

【００５７】

【発明の効果】請求項１の発明は、上述のように、交流
電源を整流する整流回路と、整流回路の出力端子間に接
続されたチョッパ用インダクタとスイッチング素子の直
列回路からなるチョッパ回路と、スイッチング素子に逆
並列接続されるフライホイルダイオードと、スイッチン
グ素子に並列接続される負荷と、スイッチング素子を高
周波でオン／オフさせる制御回路とを備え、スイッチン
グ素子と制御回路とでインバータ回路を構成し、スイッ
チング素子の両端電圧が所定の閾値を下回ると、フライ
ホイルダイオードに電流が流れている間に、制御回路が
スイッチング素子をオンしているので、スイッチング素
子のオン時にラッシュ電流が発生するのを防ぐことがで
き、安定した発振動作を行なえるという効果がある。

【００５８】請求項２の発明は、請求項１の発明におい
て、スイッチング素子の両端電圧が所定の閾値を下回っ
てから、制御回路がスイッチング素子をオンするまでの
遅れ時間を、スイッチング素子の両端電圧のピーク値に
応じて変化させ、請求項３の発明は、閾値をスイッチン
グ素子の両端電圧のピーク値に応じて変化させ、請求項
４の発明は、スイッチング素子の両端電圧のピーク値が
所定の値よりも大きい時は、閾値を高くするとともに、
スイッチング素子の両端電圧のピーク値が所定の値より
も小さい時は、閾値を低くしているので、請求項１の発
明と同様に、スイッチング素子のオン時にラッシュ電流
が発生するのを防ぐことができ、安定した発振動作を行
なえるという効果がある。

【００５９】請求項５の発明は、請求項１の発明におい
て、スイッチング素子の両端電圧のピーク値に応じて、
インバータ回路の電圧共振の強弱を変化させ、請求項６
の発明は、電圧共振の強弱の変化を周波数変調制御によ
り行っており、請求項７の発明は、スイッチング素子の
両端電圧のピーク値が所定の値よりも大きい場合は、ス
イッチング周波数を高く制御し、スイッチング素子の両
端電圧のピーク値が所定の値よりも小さい時は、スイッ
チング周波数を低く制御しているので、スイッチング素
子の両端電圧のリップルを低減することができ、安定し
た発振動作を行なえるという効果がある。また、スイッ
チング素子にかかる電圧のピーク値が低減されるので、
スイッチング素子の耐圧を抑えることができ、スイッチ
ング素子の信頼性を向上できるという効果がある。ま
た、スイッチング素子に定格の低い素子を使用すること
により、コストダウンが図れるという効果もある。

【００６０】請求項８の発明は、商用電源と、商用電源
を全波整流する全波整流回路と、全波整流回路の出力端
子間に接続された第１のインダクタとダイオードとスイ
ッチング素子からなる直列回路と、ダイオードに並列接
続された第１の共振コンデンサと、第１の共振コンデン
サとスイッチング素子の直列回路と並列に接続された第
２の共振コンデンサと、スイッチング素子と並列接続さ
れた第２のインダクタと平滑用コンデンサからなる直列
回路と、スイッチング素子に並列接続された負荷を含む
共振回路と、スイッチング素子をオン／オフ制御する制
御回路とを備えているので、第１及び第２の共振コンデ
ンサを最適に設定することにより、ランプ電流のクレス
トファクターを改善できるという効果がある。また、ス
イッチング素子の両端電圧に発生するリップルを低減す
ることができ、安定した発振動作を行なえるという効果
もある。

【００６１】請求項９の発明は、商用電源と、商用電源
を全波整流する全波整流回路と、全波整流回路の出力端
子間に接続された第１のインダクタとスイッチング素子
からなる直列回路と、スイッチング素子と並列に接続さ
れた第２のインダクタと平滑用コンデンサとからなる直
列回路と、スイッチング素子あるいは第２のインダクタ
のどちらか一方に並列接続された共振コンデンサと、ス
イッチング素子及び第２のインダクタの接続点に一端が
接続された第３のインダクタと直流を導通する負荷とか
らなる直列回路と、第３のインダクタと負荷とからなる
直列回路の他端と全波整流回路の低電位側出力端との間
に接続された直流カット用コンデンサと、第３のインダ
クタと負荷とからなる直列回路の他端にアノードが接続
され、第２のインダクタ及び平滑用コンデンサの接続点
にカソードが接続されたダイオードと、スイッチング素
子をオン・オフ制御する制御回路とを備えているので、
直流カット用コンデンサの両端電圧が平滑用コンデンサ
の両端電圧にクランプされ、直流カット用コンデンサの
両端電圧を略一定とすることができる。したがって、負
荷が放電灯からなる場合、放電灯に流れる電流を略一定
として、ランプ電流のクレストファクターを改善できる
という効果がある。また、放電灯の寿命末期時に、エミ
レスが発生しても直流カット用コンデンサの両端電圧が
略一定であるので、スイッチング素子の両端電圧が昇圧
することがなく、スイッチング素子の信頼性を向上でき
るという効果がある。また、スイッチング素子に定格の
低い素子を使用することができ、コストダウンを図れる
という効果もある。

【００６２】請求項１０の発明は負荷が照明負荷から構
成されているので、照明負荷を安定的に点灯させること
ができるという効果がある。

【図面の簡単な説明】

【図１】実施形態１の電源装置を示す回路図である。

【図２】（ａ）同上の入力電圧の山部における各部の波
形を示す波形図である。（ｂ）同上の入力電圧の谷部における各部の波形を示す
波形図である。

【図３】実施形態２の電源装置を示す回路図である。

【図４】同上の各部の電圧を示す波形図である。

【図５】実施形態３の電源装置を示す回路図である。

【図６】実施形態４の電源装置を示す回路図である。

【図７】実施形態５の電源装置を示す回路図である。

【図８】実施形態６の電源装置を示す回路図である。

【図９】（ａ）同上の入力電圧の山部における電流の流
れを示す回路図である。（ｂ）同上の入力電圧の谷部における電流の流れを示す
回路図である。

【図１０】実施形態７の電源装置を示す回路図である。

【図１１】従来の電源装置を示す回路図である。

【図１２】同上の各部の波形を示す波形図である。

【図１３】従来の別の電源装置を示す回路図である。

【図１４】（ａ）〜（ｃ）は同上の各部の波形を示す波
形図である。

【符号の説明】

３制御回路ＡＣ交流電源ＤＢ全波整流回路Ｌ₂ チョッパ用インダクタＱ₁ ＦＥＴＲ₁，Ｒ₂抵抗Ｄ₇，Ｄ₈ダイオード

Claims

【特許請求の範囲】

【請求項１】交流電源を整流する整流回路と、前記整流
回路の出力端子間に接続されたチョッパ用インダクタと
スイッチング素子の直列回路からなるチョッパ回路と、
前記スイッチング素子に逆並列接続されるフライホイル
ダイオードと、前記スイッチング素子に並列接続される
負荷と、前記スイッチング素子を高周波でオン／オフさ
せる制御回路とを備え、前記スイッチング素子と前記制
御回路とでインバータ回路を構成し、前記スイッチング
素子の両端電圧が所定の閾値を下回ると、前記フライホ
イルダイオードに電流が流れている間に、前記制御回路
が前記スイッチング素子をオンすることを特徴とする電
源装置。
【請求項２】前記スイッチング素子の両端電圧が所定の
閾値を下回ってから、前記制御回路が前記スイッチング
素子をオンするまでの遅れ時間を、前記スイッチング素
子の両端電圧のピーク値に応じて変化させることを特徴
とする請求項１記載の電源装置。
【請求項３】前記閾値を前記スイッチング素子の両端電
圧のピーク値に応じて変化させることを特徴とする請求
項１記載の電源装置。
【請求項４】前記スイッチング素子の両端電圧のピーク
値が所定の値よりも大きい時は、前記閾値を高くすると
ともに、前記スイッチング素子の両端電圧のピーク値が
所定の値よりも小さい時は、前記閾値を低くすることを
特徴とする請求項３記載の電源装置。
【請求項５】前記スイッチング素子の両端電圧のピーク
値に応じて、インバータ回路の電圧共振の強弱を変化さ
せることを特徴とする請求項１記載の電源装置。
【請求項６】電圧共振の強弱の変化を周波数変調制御に
より行うことを特徴とする請求項５記載の電源装置。
【請求項７】前記スイッチング素子の両端電圧のピーク
値が所定の値よりも大きい場合は、スイッチング周波数
を高く制御し、前記スイッチング素子の両端電圧のピー
ク値が所定の値よりも小さい時は、スイッチング周波数
を低く制御することを特徴とする請求項６記載の電源装
置。
【請求項８】商用電源と、前記商用電源を全波整流する
全波整流回路と、前記全波整流回路の出力端子間に接続
された第１のインダクタとダイオードとスイッチング素
子からなる直列回路と、前記ダイオードに並列接続され
た第１の共振コンデンサと、前記第１の共振コンデンサ
と前記スイッチング素子の直列回路と並列に接続された
第２の共振コンデンサと、前記スイッチング素子と並列
接続された第２のインダクタと平滑用コンデンサからな
る直列回路と、前記スイッチング素子に並列接続された
負荷を含む共振回路と、前記スイッチング素子をオン／
オフ制御する制御回路とを備えて成ることを特徴とする
電源装置。
【請求項９】商用電源と、前記商用電源を全波整流する
全波整流回路と、前記全波整流回路の出力端子間に接続
された第１のインダクタとスイッチング素子からなる直
列回路と、前記スイッチング素子と並列に接続された第
２のインダクタと平滑用コンデンサとからなる直列回路
と、前記スイッチング素子あるいは前記第２のインダク
タのどちらか一方に並列接続された共振コンデンサと、
前記スイッチング素子及び前記第２のインダクタの接続
点に一端が接続された第３のインダクタと直流を導通す
る負荷とからなる直列回路と、前記第３のインダクタと
前記負荷とからなる直列回路の他端と前記全波整流回路
の低電位側出力端との間に接続された直流カット用コン
デンサと、前記第３のインダクタと前記負荷とからなる
直列回路の他端にアノードが接続され、前記第２のイン
ダクタ及び前記平滑用コンデンサの接続点にカソードが
接続されたダイオードと、前記スイッチング素子をオン
・オフ制御する制御回路とを備えて成ることを特徴とす
る電源装置。
【請求項１０】前記負荷が照明負荷から構成されること
を特徴とする請求項１乃至９記載の電源装置。