JPH10154475A - 電子源内蔵真空容器および電子源内蔵真空容器の製造方法 - Google Patents
電子源内蔵真空容器および電子源内蔵真空容器の製造方法Info
- Publication number
- JPH10154475A JPH10154475A JP8325879A JP32587996A JPH10154475A JP H10154475 A JPH10154475 A JP H10154475A JP 8325879 A JP8325879 A JP 8325879A JP 32587996 A JP32587996 A JP 32587996A JP H10154475 A JPH10154475 A JP H10154475A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electron source
- electrode
- built
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
- H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Abstract
(57)【要約】
【課題】 電極剥離等を防止し長期的信頼性を向上させ
るとともに、製造コストの低減ができる電子源内蔵真空
容器を提供する。 【解決手段】 ゲート電極３の電極材として、酸化Ｎｂ
または窒化Ｎｂを用いたもので、ゲート電極３のＮｂ
を、あらかじめ酸化または窒化させて、貼り合わせの加
熱溶着時にシール材４に含まれるチタン酸鉛などからの
酸素分離による電極材の酸化が進行しないため、酸化に
よる膨張をなくすことができる。カソード基板１上に絶
縁層２が形成され、絶縁層２の上に上述したゲート電極
３が形成され、ゲート電極３のある部分を含めた絶縁層
２の上にシール材４が設けられ、シール材４により図
６，図７に示したアノード基板５４が重ね合わせられ、
封着されている。
るとともに、製造コストの低減ができる電子源内蔵真空
容器を提供する。 【解決手段】 ゲート電極３の電極材として、酸化Ｎｂ
または窒化Ｎｂを用いたもので、ゲート電極３のＮｂ
を、あらかじめ酸化または窒化させて、貼り合わせの加
熱溶着時にシール材４に含まれるチタン酸鉛などからの
酸素分離による電極材の酸化が進行しないため、酸化に
よる膨張をなくすことができる。カソード基板１上に絶
縁層２が形成され、絶縁層２の上に上述したゲート電極
３が形成され、ゲート電極３のある部分を含めた絶縁層
２の上にシール材４が設けられ、シール材４により図
６，図７に示したアノード基板５４が重ね合わせられ、
封着されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子源内蔵真空容
器に関するものである。特に、電界放出型表示装置（Ｆ
ｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅ、以下、Ｆ
ＥＤという）に適用して好適なものである。
器に関するものである。特に、電界放出型表示装置（Ｆ
ｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅ、以下、Ｆ
ＥＤという）に適用して好適なものである。
【０００２】
【従来の技術】近年、半導体微細加工技術を駆使して、
ガラス等の真空容器に冷陰極を内蔵しミクロンサイズの
真空微細構造を集積した真空マイクロエレクトロニクス
が注目を集めている。この真空マイクロエレクトロニク
スの応用として、能動素子、磁気等を検出する各種セン
サ、撮像管やリソグラフィー用電子ビーム装置、薄型フ
ラットパネル表示装置などの電子源内蔵真空容器が研究
開発されている。
ガラス等の真空容器に冷陰極を内蔵しミクロンサイズの
真空微細構造を集積した真空マイクロエレクトロニクス
が注目を集めている。この真空マイクロエレクトロニク
スの応用として、能動素子、磁気等を検出する各種セン
サ、撮像管やリソグラフィー用電子ビーム装置、薄型フ
ラットパネル表示装置などの電子源内蔵真空容器が研究
開発されている。
【０００３】薄型フラットパネル表示装置は、１つの画
素に複数の微小冷陰極を対応させたものである。この微
小冷陰極としては、電界放出素子、ＭＩＭ型電子放出素
子、表面伝導型電子放出素子、ＰＮ接合型電子放出素子
などを用いた各種のものが提案されている。これらのう
ち、最も代表的なものは、日経エレクトロニクス，Ｎ
ｏ．６５４（１９９６．１．２９）ｐ．８９−９８等に
記載されているような、電界放出素子を用いたＦＥＤで
ある。電界放出現象は、金属または半導体表面の印加電
界を１０9 ［Ｖ／ｍ］程度にしたとき、トンネル効果に
より電子が障壁を通過し、常温でも真空中に電子放出が
行なわれる現象をいう。その一例として、スピント（Ｓ
ｐｉｎｄｔ）型と呼ばれる電界放出素子が知られてい
る。
素に複数の微小冷陰極を対応させたものである。この微
小冷陰極としては、電界放出素子、ＭＩＭ型電子放出素
子、表面伝導型電子放出素子、ＰＮ接合型電子放出素子
などを用いた各種のものが提案されている。これらのう
ち、最も代表的なものは、日経エレクトロニクス，Ｎ
ｏ．６５４（１９９６．１．２９）ｐ．８９−９８等に
記載されているような、電界放出素子を用いたＦＥＤで
ある。電界放出現象は、金属または半導体表面の印加電
界を１０9 ［Ｖ／ｍ］程度にしたとき、トンネル効果に
より電子が障壁を通過し、常温でも真空中に電子放出が
行なわれる現象をいう。その一例として、スピント（Ｓ
ｐｉｎｄｔ）型と呼ばれる電界放出素子が知られてい
る。
【０００４】なお、他の素子についても簡単に説明して
おくと、ＭＩＭ型電子放出素子は、金属層、薄い絶縁層
および薄い金属層を積層した構造であり、両金属層間に
電圧を印加して、薄い金属層側から電子を放出させるも
のである。表面伝導型電子放出素子は、絶縁基板上に２
つの電極と高抵抗薄膜層が形成されたもので、電極間に
電圧を印加して両電極間に形成された高抵抗薄膜層から
電子を放出させるものである。ＰＮ接合型電子放出素子
には、ＰＮ接合のなだれ降伏を利用するものや、ＰＮ接
合に順方向電圧を印加することによりＰ層に注入された
電子がＰ層表面から放出されるようにするものがある。
おくと、ＭＩＭ型電子放出素子は、金属層、薄い絶縁層
および薄い金属層を積層した構造であり、両金属層間に
電圧を印加して、薄い金属層側から電子を放出させるも
のである。表面伝導型電子放出素子は、絶縁基板上に２
つの電極と高抵抗薄膜層が形成されたもので、電極間に
電圧を印加して両電極間に形成された高抵抗薄膜層から
電子を放出させるものである。ＰＮ接合型電子放出素子
には、ＰＮ接合のなだれ降伏を利用するものや、ＰＮ接
合に順方向電圧を印加することによりＰ層に注入された
電子がＰ層表面から放出されるようにするものがある。
【０００５】図６は、スピント型ＦＥＤの基本構成を説
明するための模式的斜視図である。図中、１はカソード
基板、２は絶縁層、５１はカソード電極、５２はゲート
電極、５３は開口部、５４はアノード基板、５５はアノ
ード電極、Ａはアノード引き出し配線、Ｃ１〜Ｃｎはカ
ソード引き出し配線、Ｇ１〜Ｇｍはゲート引き出し配線
である。
明するための模式的斜視図である。図中、１はカソード
基板、２は絶縁層、５１はカソード電極、５２はゲート
電極、５３は開口部、５４はアノード基板、５５はアノ
ード電極、Ａはアノード引き出し配線、Ｃ１〜Ｃｎはカ
ソード引き出し配線、Ｇ１〜Ｇｍはゲート引き出し配線
である。
【０００６】カソード基板１上にカソード電極５１がス
トライプ状に設けられ、その上に絶縁層２が一面に形成
されている。絶縁層２の上にゲート電極５２が、カソー
ド電極５１と直交する方向にストライプ状に形成されて
いる。各カソード電極５１と各ゲート電極５２とが交差
する部分において、ゲート電極５２およびその下の絶縁
層２を貫通する複数の開口部５３が設けられている。こ
の中には、図８を参照して後述するように、カソード電
極５１上にコーン状のエミッタ５７が形成されている。
カソード電極５１と絶縁層２の間に抵抗層を形成する場
合もある。
トライプ状に設けられ、その上に絶縁層２が一面に形成
されている。絶縁層２の上にゲート電極５２が、カソー
ド電極５１と直交する方向にストライプ状に形成されて
いる。各カソード電極５１と各ゲート電極５２とが交差
する部分において、ゲート電極５２およびその下の絶縁
層２を貫通する複数の開口部５３が設けられている。こ
の中には、図８を参照して後述するように、カソード電
極５１上にコーン状のエミッタ５７が形成されている。
カソード電極５１と絶縁層２の間に抵抗層を形成する場
合もある。
【０００７】一方、透明ガラス等のアノード基板５４の
下面に、アノード電極５５が形成され、アノード電極５
５の下面に、図示を省略したが、蛍光体層が形成されて
いる。図示しない駆動回路から、アノード引き出し配線
Ａを介してアノード電極５５にアノード電圧が、カソー
ド引き出し配線Ｃ１〜Ｃｎを介して各カソード電極５１
に画像信号が、ゲート引き出し配線Ｇ１〜Ｇｍを介して
各ゲート電極５２に駆動信号が供給される。
下面に、アノード電極５５が形成され、アノード電極５
５の下面に、図示を省略したが、蛍光体層が形成されて
いる。図示しない駆動回路から、アノード引き出し配線
Ａを介してアノード電極５５にアノード電圧が、カソー
ド引き出し配線Ｃ１〜Ｃｎを介して各カソード電極５１
に画像信号が、ゲート引き出し配線Ｇ１〜Ｇｍを介して
各ゲート電極５２に駆動信号が供給される。
【０００８】このような構成において、アノード電極５
５にアノード電圧を供給しておき、ゲート電極５２の各
ストライプを順次走査しつつ、カソード電極５１の各ス
トライプにそれぞれ画像信号を供給することにより、開
口部５３内に設置されたコーン状のエミッタから電子が
放出され、アノード電極５５に設けられた蛍光体が発光
することにより表示動作が行なわれる。
５にアノード電圧を供給しておき、ゲート電極５２の各
ストライプを順次走査しつつ、カソード電極５１の各ス
トライプにそれぞれ画像信号を供給することにより、開
口部５３内に設置されたコーン状のエミッタから電子が
放出され、アノード電極５５に設けられた蛍光体が発光
することにより表示動作が行なわれる。
【０００９】図７は、スピント型ＦＥＤの基本構成を説
明するための模式的平面図である。図中、図６と同様な
部分には同じ符号を付して説明を省略する。４はシール
材、５６は絶縁支柱である。図６に示した絶縁層２上に
複数本の絶縁支柱５６が立てられ、カソード基板１，ア
ノード基板５４の両基板間を大気圧に抗して所定間隔に
保持するとともに、低融点のシールガラス（フリットガ
ラス）などのシール材４が置かれて加熱溶着されて封着
され、内部が高真空に保たれている。
明するための模式的平面図である。図中、図６と同様な
部分には同じ符号を付して説明を省略する。４はシール
材、５６は絶縁支柱である。図６に示した絶縁層２上に
複数本の絶縁支柱５６が立てられ、カソード基板１，ア
ノード基板５４の両基板間を大気圧に抗して所定間隔に
保持するとともに、低融点のシールガラス（フリットガ
ラス）などのシール材４が置かれて加熱溶着されて封着
され、内部が高真空に保たれている。
【００１０】カソード基板１とアノード基板５４とは、
斜めにずらせて所定間隔を置いて重ね合わされ、周囲を
シール材４により封着されている。図では、重ね合わせ
部分の輪郭部から若干内側における所定幅にシール材４
を描いているが、実際には、輪郭部またはこの近傍まで
の領域にわたってシール材４が溶着されている。
斜めにずらせて所定間隔を置いて重ね合わされ、周囲を
シール材４により封着されている。図では、重ね合わせ
部分の輪郭部から若干内側における所定幅にシール材４
を描いているが、実際には、輪郭部またはこの近傍まで
の領域にわたってシール材４が溶着されている。
【００１１】シール材４により封着された内部であっ
て、アノード電極５５が形成されている領域が実際に画
像が表示される領域である。シール材４の外側であっ
て、カソード基板１の図示下側の領域には、各カソード
電極５１の端末部が引き出されてカソード引き出し配線
群Ｃが形成されている。同様に、カソード基板１の図示
左側の領域には、各ゲート電極５２の端末部が引き出さ
れてゲート引き出し配線群Ｇが形成されている。また、
シール材４の外側であって、アノード基板５４の図示上
側の領域には、アノード電極５５から延長されたアノー
ド引き出し配線Ａが形成されている。カソード基板１と
アノード基板５４とは、狭い間隔をもって対向配置され
ているので、駆動回路との接続を同一位置において行な
うことが物理的に困難である。そのため、上述した各引
き出し配線群は、それぞれ異なる方向に形成されてい
る。
て、アノード電極５５が形成されている領域が実際に画
像が表示される領域である。シール材４の外側であっ
て、カソード基板１の図示下側の領域には、各カソード
電極５１の端末部が引き出されてカソード引き出し配線
群Ｃが形成されている。同様に、カソード基板１の図示
左側の領域には、各ゲート電極５２の端末部が引き出さ
れてゲート引き出し配線群Ｇが形成されている。また、
シール材４の外側であって、アノード基板５４の図示上
側の領域には、アノード電極５５から延長されたアノー
ド引き出し配線Ａが形成されている。カソード基板１と
アノード基板５４とは、狭い間隔をもって対向配置され
ているので、駆動回路との接続を同一位置において行な
うことが物理的に困難である。そのため、上述した各引
き出し配線群は、それぞれ異なる方向に形成されてい
る。
【００１２】図示を省略するが、上述したモノクローム
ＦＥＤを拡張することにより３原色カラーＦＥＤも実現
できる。すなわち、蛍光体の発光色に対応して、アノー
ド電極５５もストライプ状に複数設け、異なるアノード
引き出し配線に接続すればよい。
ＦＥＤを拡張することにより３原色カラーＦＥＤも実現
できる。すなわち、蛍光体の発光色に対応して、アノー
ド電極５５もストライプ状に複数設け、異なるアノード
引き出し配線に接続すればよい。
【００１３】図８は、スピント型ＦＥＤの第１の従来例
を説明するための模式的断面図であり、図７における１
つのゲート電極に沿った部分断面図である。図中、図
６，図７と同様な部分には同じ符号を付して説明を省略
する。５７はエミッタである。ガラス等のカソード基板
１上に、アルミニウム等の金属であるカソード電極５１
が紙面垂直方向に設けられ、カソード電極５１のストラ
イプがない部分を含め、その上に、二酸化シリコン（Ｓ
ｉＯ2 ）膜等の絶縁層２が約１μｍ厚で形成されてい
る。
を説明するための模式的断面図であり、図７における１
つのゲート電極に沿った部分断面図である。図中、図
６，図７と同様な部分には同じ符号を付して説明を省略
する。５７はエミッタである。ガラス等のカソード基板
１上に、アルミニウム等の金属であるカソード電極５１
が紙面垂直方向に設けられ、カソード電極５１のストラ
イプがない部分を含め、その上に、二酸化シリコン（Ｓ
ｉＯ2 ）膜等の絶縁層２が約１μｍ厚で形成されてい
る。
【００１４】絶縁層２の上にゲート電極５２が、約０．
２μｍ厚で、カソード電極５１と直交する方向に形成さ
れている。ゲート電極５２および絶縁層２に設けられた
開口部５３の中に、コーン状のエミッタ５７が位置して
いる。このエミッタ５７は、カソード電極５１上に形成
されたモリブデン等の金属からなるもので、その先端部
分が開口部５３からアノード電極側を臨む構成とされて
いる。
２μｍ厚で、カソード電極５１と直交する方向に形成さ
れている。ゲート電極５２および絶縁層２に設けられた
開口部５３の中に、コーン状のエミッタ５７が位置して
いる。このエミッタ５７は、カソード電極５１上に形成
されたモリブデン等の金属からなるもので、その先端部
分が開口部５３からアノード電極側を臨む構成とされて
いる。
【００１５】このエミッタ５７間のピッチは、１０μｍ
以下とすることができ、数万から数十万個のエミッタを
１枚の基板上に設けることができる。さらに、ゲート電
極５２とエミッタ５７のコーン先端との距離をサブミク
ロンとすることができるため、ゲート電極５２とエミッ
タ５７との間にわずか数１０ボルトの電圧を印加するこ
とにより、電子をエミッタ５７から電界放出することが
でき、このようにして、カソード電極５１，エミッタ５
７，ゲート電極５２が電子源となる。図６に示したアノ
ード電極５５に正電圧を印加しておくと、エミッタ５７
から放出された電子をこのアノード電極５５に捕集する
ことができ、アノード電極５５に設けられた蛍光体を発
光させることができる。
以下とすることができ、数万から数十万個のエミッタを
１枚の基板上に設けることができる。さらに、ゲート電
極５２とエミッタ５７のコーン先端との距離をサブミク
ロンとすることができるため、ゲート電極５２とエミッ
タ５７との間にわずか数１０ボルトの電圧を印加するこ
とにより、電子をエミッタ５７から電界放出することが
でき、このようにして、カソード電極５１，エミッタ５
７，ゲート電極５２が電子源となる。図６に示したアノ
ード電極５５に正電圧を印加しておくと、エミッタ５７
から放出された電子をこのアノード電極５５に捕集する
ことができ、アノード電極５５に設けられた蛍光体を発
光させることができる。
【００１６】図６を参照して説明したように、カソード
基板１とアノード基板５４との間を所定間隔、例えば、
０．２ｍｍに保持するとともに内部を高真空に封着する
ために、絶縁支柱５６とシール材４とが設けられてい
る。ゲート電極５２は、シール材４による封着部分の内
と外とにまたがる必要があるため、シール材４は、ゲー
ト電極５２に接触している。
基板１とアノード基板５４との間を所定間隔、例えば、
０．２ｍｍに保持するとともに内部を高真空に封着する
ために、絶縁支柱５６とシール材４とが設けられてい
る。ゲート電極５２は、シール材４による封着部分の内
と外とにまたがる必要があるため、シール材４は、ゲー
ト電極５２に接触している。
【００１７】図９は、スピント型ＦＥＤの第１の従来例
の問題点を説明するための模式的断面図である。図８の
矢示Ａ−Ａに沿った部分断面図であり、図９（Ａ）はゲ
ート電極の理想状態、図９（Ｂ）は実際に加熱処理した
後のゲート電極の状態を表わすものである。図中、図
６，図７と同様な部分には同じ符号を付して説明を省略
する。５８は間隙部分である。
の問題点を説明するための模式的断面図である。図８の
矢示Ａ−Ａに沿った部分断面図であり、図９（Ａ）はゲ
ート電極の理想状態、図９（Ｂ）は実際に加熱処理した
後のゲート電極の状態を表わすものである。図中、図
６，図７と同様な部分には同じ符号を付して説明を省略
する。５８は間隙部分である。
【００１８】ゲート電極５２の電極材は、従来、ニオブ
（Ｎｂ、以下、単に、「Ｎｂ」と表記する）が用いられ
ている。Ｎｂは、タングステンなどと比べて、ガラスな
どとの密着性が強く、使いやすい材質であり、電極パタ
ーンはドライエッチングで形成できる。しかし、図９
（Ａ）に示すように、Ｎｂを用いたゲート電極５２は、
本来、加熱処理後も絶縁層２上に付着しているべきであ
るが、図９（Ｂ）に示すように、実際には、５００°Ｃ
程度に加熱すると、真空容器とするためのフリットガラ
スシール材により電極引き出し部のゲート電極５２が酸
化される。
（Ｎｂ、以下、単に、「Ｎｂ」と表記する）が用いられ
ている。Ｎｂは、タングステンなどと比べて、ガラスな
どとの密着性が強く、使いやすい材質であり、電極パタ
ーンはドライエッチングで形成できる。しかし、図９
（Ａ）に示すように、Ｎｂを用いたゲート電極５２は、
本来、加熱処理後も絶縁層２上に付着しているべきであ
るが、図９（Ｂ）に示すように、実際には、５００°Ｃ
程度に加熱すると、真空容器とするためのフリットガラ
スシール材により電極引き出し部のゲート電極５２が酸
化される。
【００１９】その結果、絶縁層２から剥がれ、ここにシ
ール材４がもぐり込んで間隙部分５８を生じる。この間
隙部分５８が原因となり、長時間で管内の真空度が低下
していくというスローリーク現象を生じるという問題が
あった。また、酸化されて高抵抗になる、または、断線
してゲート電極５２の導通不良を招くという問題があっ
た。
ール材４がもぐり込んで間隙部分５８を生じる。この間
隙部分５８が原因となり、長時間で管内の真空度が低下
していくというスローリーク現象を生じるという問題が
あった。また、酸化されて高抵抗になる、または、断線
してゲート電極５２の導通不良を招くという問題があっ
た。
【００２０】図１０は、スピント型ＦＥＤの第２の従来
例を説明するための模式的断面図である。図中、図６な
いし図８と同様な部分には同じ符号を付して説明を省略
する。６１は保護膜である。この従来例は、ゲート電極
５２上のシール材４と接触する部分に、ゲート電極５２
を保護する保護膜６１を形成したものである。具体的に
は、保護膜６１として、二酸化シリコン（ＳｉＯ2 ）を
用い、厚みは約１〜２μｍである。これにより、シール
材４による電極剥離を防止することができる。
例を説明するための模式的断面図である。図中、図６な
いし図８と同様な部分には同じ符号を付して説明を省略
する。６１は保護膜である。この従来例は、ゲート電極
５２上のシール材４と接触する部分に、ゲート電極５２
を保護する保護膜６１を形成したものである。具体的に
は、保護膜６１として、二酸化シリコン（ＳｉＯ2 ）を
用い、厚みは約１〜２μｍである。これにより、シール
材４による電極剥離を防止することができる。
【００２１】しかし、保護膜６１をシール材形成部にの
みパターン形成するのは、工程数増加，プロセスの複雑
化を招いている。すなわち、保護膜６１の成膜およびパ
ターン形成の工程が必要である。
みパターン形成するのは、工程数増加，プロセスの複雑
化を招いている。すなわち、保護膜６１の成膜およびパ
ターン形成の工程が必要である。
【００２２】
【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、電極剥離および電極の導通
不良，断線等を防止し長期的信頼性を向上させるととも
に、工程数の削減、製造プロセスの簡素化、製造コスト
の低減ができる電子源内蔵真空容器を提供することを目
的とするものである。
情に鑑みてなされたもので、電極剥離および電極の導通
不良，断線等を防止し長期的信頼性を向上させるととも
に、工程数の削減、製造プロセスの簡素化、製造コスト
の低減ができる電子源内蔵真空容器を提供することを目
的とするものである。
【００２３】
【課題を解決するための手段】請求項１に記載の発明に
おいては、電子源内蔵真空容器において、 電子源が形
成されたカソード基板が封着部材により他の基板と溶着
され、溶着された部分から前記電子源のゲート電極が引
き出され、内部が真空状態にされた電子源内蔵真空容器
であって、前記ゲート電極は、少なくとも前記溶着され
た部分を貫通する部分に酸化ニオブまたは窒化ニオブが
用いられるものである。
おいては、電子源内蔵真空容器において、 電子源が形
成されたカソード基板が封着部材により他の基板と溶着
され、溶着された部分から前記電子源のゲート電極が引
き出され、内部が真空状態にされた電子源内蔵真空容器
であって、前記ゲート電極は、少なくとも前記溶着され
た部分を貫通する部分に酸化ニオブまたは窒化ニオブが
用いられるものである。
【００２４】請求項２に記載の発明においては、電子源
内蔵真空容器において、電子源が形成されたカソード基
板が封着部材により他の基板と溶着され、溶着された部
分から前記電子源のゲート電極が引き出され、内部が真
空状態にされた電子源内蔵真空容器であって、前記ゲー
ト電極は、少なくとも前記封着部材と接触する表面部分
が酸化または窒化されたニオブが用いられるものであ
る。
内蔵真空容器において、電子源が形成されたカソード基
板が封着部材により他の基板と溶着され、溶着された部
分から前記電子源のゲート電極が引き出され、内部が真
空状態にされた電子源内蔵真空容器であって、前記ゲー
ト電極は、少なくとも前記封着部材と接触する表面部分
が酸化または窒化されたニオブが用いられるものであ
る。
【００２５】請求項３に記載の発明においては、電子源
内蔵真空容器の製造方法において、電子源が形成された
カソード基板が封着部材により他の基板と溶着され、溶
着された部分から前記電子源のゲート電極が引き出さ
れ、内部が真空状態にされた電子源内蔵真空容器の製造
方法であって、前記ゲート電極は、ニオブ膜を成膜しパ
ターニングした後に、少なくとも前記封着部材と接触す
る部分の少なくとも表面を酸化または窒化処理して形成
されるものである。
内蔵真空容器の製造方法において、電子源が形成された
カソード基板が封着部材により他の基板と溶着され、溶
着された部分から前記電子源のゲート電極が引き出さ
れ、内部が真空状態にされた電子源内蔵真空容器の製造
方法であって、前記ゲート電極は、ニオブ膜を成膜しパ
ターニングした後に、少なくとも前記封着部材と接触す
る部分の少なくとも表面を酸化または窒化処理して形成
されるものである。
【００２６】請求項４に記載の発明においては、電子源
内蔵真空容器の製造方法において、電子源が形成された
カソード基板が封着部材により他の基板と溶着され、溶
着された部分から前記電子源のゲート電極が引き出さ
れ、内部が真空状態にされた電子源内蔵真空容器の製造
方法であって、前記ゲート電極は、ニオブ膜を成膜し、
少なくとも前記封着部材と接触する部分の少なくとも表
面を酸化または窒化処理した後に、パターニングして形
成されることを特徴とするものである。
内蔵真空容器の製造方法において、電子源が形成された
カソード基板が封着部材により他の基板と溶着され、溶
着された部分から前記電子源のゲート電極が引き出さ
れ、内部が真空状態にされた電子源内蔵真空容器の製造
方法であって、前記ゲート電極は、ニオブ膜を成膜し、
少なくとも前記封着部材と接触する部分の少なくとも表
面を酸化または窒化処理した後に、パターニングして形
成されることを特徴とするものである。
【００２７】
【発明の実施の形態】図１は、本発明の電子源内蔵真空
容器の第１の実施の形態を説明するための模式的断面図
である。図９と同様にゲート電極を横断する方向の断面
図である。図中、図６，図７と同様な部分には同じ符号
を付して説明を省略する。３はゲート電極である。
容器の第１の実施の形態を説明するための模式的断面図
である。図９と同様にゲート電極を横断する方向の断面
図である。図中、図６，図７と同様な部分には同じ符号
を付して説明を省略する。３はゲート電極である。
【００２８】図９に示したような電極剥離は、剥離Ｎｂ
膜を分析することにより、Ｎｂを用いたゲート電極５２
とシール材４との熱膨張係数の差異ではなく、電極材で
あるＮｂの酸化による体積膨張が主原因であることがわ
かった。シール材４には、融点を下げるため、あるい
は、熱膨張係数の調整のために、２酸化シリコン（Ｓｉ
Ｏ2 ）だけでなくチタン酸鉛（ＰｂＴｉＯ3 ）が含まれ
ている。
膜を分析することにより、Ｎｂを用いたゲート電極５２
とシール材４との熱膨張係数の差異ではなく、電極材で
あるＮｂの酸化による体積膨張が主原因であることがわ
かった。シール材４には、融点を下げるため、あるい
は、熱膨張係数の調整のために、２酸化シリコン（Ｓｉ
Ｏ2 ）だけでなくチタン酸鉛（ＰｂＴｉＯ3 ）が含まれ
ている。
【００２９】図９（Ｂ）において、カソード基板側とア
ノード基板側とを貼り合わせるために加熱処理をする
と、接触界面で、チタン酸鉛の酸素が動き、酸素がゲー
ト電極５２の方に移動し、Ｎｂと結合して酸化ニオブ
（Ｎｂ−Ｏ）となり、体積膨張して間隙部分５８が生じ
ると考えられる。チタン酸鉛を含まないシール材もある
が融点が高くなってしまい、適切でない。また、チタン
酸鉛に限らず、加熱処理をすると酸素を分離する添加剤
が含まれている場合には、同様の現象が生じることにな
る。
ノード基板側とを貼り合わせるために加熱処理をする
と、接触界面で、チタン酸鉛の酸素が動き、酸素がゲー
ト電極５２の方に移動し、Ｎｂと結合して酸化ニオブ
（Ｎｂ−Ｏ）となり、体積膨張して間隙部分５８が生じ
ると考えられる。チタン酸鉛を含まないシール材もある
が融点が高くなってしまい、適切でない。また、チタン
酸鉛に限らず、加熱処理をすると酸素を分離する添加剤
が含まれている場合には、同様の現象が生じることにな
る。
【００３０】この実施の形態は、図８を参照して説明し
た第１の従来例に比較して、ゲート電極３の電極材とし
て、酸化Ｎｂ（Ｎｂ−Ｏ）または窒化Ｎｂ（ＮｂＮ）を
用いたものである。ゲート電極３のＮｂを、あらかじめ
酸化または窒化させて、貼り合わせの加熱溶着時に封着
部材に含まれるチタン酸鉛などからの酸素分離による電
極材の酸化が進行しないため、酸化による膨張がなく、
電極剥離および導通不良等を防止することができる。ゲ
ート電極３の膜厚は、０．２〜０．４μｍである。カソ
ード基板１上に絶縁層２が形成され、絶縁層２の上に上
述した電極材のゲート電極３が形成され、ゲート電極３
のある部分を含めた絶縁層２の上にシール材４が設けら
れ、シール材４により図６，図７に示したアノード基板
５４が重ね合わせられ、封着されている。
た第１の従来例に比較して、ゲート電極３の電極材とし
て、酸化Ｎｂ（Ｎｂ−Ｏ）または窒化Ｎｂ（ＮｂＮ）を
用いたものである。ゲート電極３のＮｂを、あらかじめ
酸化または窒化させて、貼り合わせの加熱溶着時に封着
部材に含まれるチタン酸鉛などからの酸素分離による電
極材の酸化が進行しないため、酸化による膨張がなく、
電極剥離および導通不良等を防止することができる。ゲ
ート電極３の膜厚は、０．２〜０．４μｍである。カソ
ード基板１上に絶縁層２が形成され、絶縁層２の上に上
述した電極材のゲート電極３が形成され、ゲート電極３
のある部分を含めた絶縁層２の上にシール材４が設けら
れ、シール材４により図６，図７に示したアノード基板
５４が重ね合わせられ、封着されている。
【００３１】窒化Ｎｂは、酸化Ｎｂに比べて、薬品に対
する耐性が強く、この耐性は、元のＮｂと比べても同等
またはより上である。また、酸化Ｎｂ，窒化Ｎｂは、抵
抗率がＮｂよりも大きい。しかし、ゲート電極３として
用いる場合には、ゲート電極３にはあまり電流が流れな
いため、抵抗率の大きさは実用上問題とはならない。
する耐性が強く、この耐性は、元のＮｂと比べても同等
またはより上である。また、酸化Ｎｂ，窒化Ｎｂは、抵
抗率がＮｂよりも大きい。しかし、ゲート電極３として
用いる場合には、ゲート電極３にはあまり電流が流れな
いため、抵抗率の大きさは実用上問題とはならない。
【００３２】電子源内蔵真空容器の全体構成としては、
図６，図７を参照して説明したスピント型ＦＥＤの基本
構成と同様であり、１つのゲート電極に沿った部分断面
図も、図８を参照して説明した第１の従来例と同様であ
る。すなわち、コーン状のエミッタが形成されたカソー
ド電極とゲート電極３等からなる電子源が形成されたカ
ソード基板１が、シール材４により、アノード電極と蛍
光体を有するアノード基板と所定間隔を保持して溶着さ
れ、溶着された部分からゲート電極３が引き出され、内
部が真空状態にされた電子源内蔵真空容器である。
図６，図７を参照して説明したスピント型ＦＥＤの基本
構成と同様であり、１つのゲート電極に沿った部分断面
図も、図８を参照して説明した第１の従来例と同様であ
る。すなわち、コーン状のエミッタが形成されたカソー
ド電極とゲート電極３等からなる電子源が形成されたカ
ソード基板１が、シール材４により、アノード電極と蛍
光体を有するアノード基板と所定間隔を保持して溶着さ
れ、溶着された部分からゲート電極３が引き出され、内
部が真空状態にされた電子源内蔵真空容器である。
【００３３】なお、ゲート電極の全体が、酸化Ｎｂ、窒
化Ｎｂ等の酸化されない電極材である必要はなく、少な
くとも溶着された部分を貫通する部分が酸化されないも
のであればよい。
化Ｎｂ等の酸化されない電極材である必要はなく、少な
くとも溶着された部分を貫通する部分が酸化されないも
のであればよい。
【００３４】図２は、本発明の電子源内蔵真空容器の第
１の実施の形態の第１の製造方法を説明するための断面
図である。図中、図６，図７と同様な部分には同じ符号
を付して説明を省略する。１１はＮｂ膜である。図１に
示したゲート電極３は、プラズマアッシングにより製造
することができる。絶縁層２上にＮｂ膜１１を成膜した
後にパターニングを行なう。次に、酸化Ｎｂ膜とする場
合には酸素をプラズマの中で活性化させ、強制的に酸化
させるＯ2 アッシングを、窒化Ｎｂ膜とする場合には同
様にＮ2 アッシングを行なう。
１の実施の形態の第１の製造方法を説明するための断面
図である。図中、図６，図７と同様な部分には同じ符号
を付して説明を省略する。１１はＮｂ膜である。図１に
示したゲート電極３は、プラズマアッシングにより製造
することができる。絶縁層２上にＮｂ膜１１を成膜した
後にパターニングを行なう。次に、酸化Ｎｂ膜とする場
合には酸素をプラズマの中で活性化させ、強制的に酸化
させるＯ2 アッシングを、窒化Ｎｂ膜とする場合には同
様にＮ2 アッシングを行なう。
【００３５】図３は、本発明の電子源内蔵真空容器の第
１の実施の形態の第２の製造方法を説明するための断面
図である。図中、図６，図７と同様な部分には同じ符号
を付して説明を省略する。２１は酸化Ｎｂ膜または窒化
Ｎｂ膜である。図１に示したゲート電極３は、反応性ス
パッタリングにより製造することができる。酸化Ｎｂ膜
とする場合には、Ｏ2 を用いた反応性スパッタリングを
用い、同様に、窒化Ｎｂ膜とする場合にはＮ2 を用いた
反応性スパッタリングを用いて、絶縁層２上に酸化Ｎｂ
膜または窒化Ｎｂ膜２１を形成する。その後、パターニ
ングを行ない、図１に示したゲート電極３を形成する。
１の実施の形態の第２の製造方法を説明するための断面
図である。図中、図６，図７と同様な部分には同じ符号
を付して説明を省略する。２１は酸化Ｎｂ膜または窒化
Ｎｂ膜である。図１に示したゲート電極３は、反応性ス
パッタリングにより製造することができる。酸化Ｎｂ膜
とする場合には、Ｏ2 を用いた反応性スパッタリングを
用い、同様に、窒化Ｎｂ膜とする場合にはＮ2 を用いた
反応性スパッタリングを用いて、絶縁層２上に酸化Ｎｂ
膜または窒化Ｎｂ膜２１を形成する。その後、パターニ
ングを行ない、図１に示したゲート電極３を形成する。
【００３６】酸化Ｎｂ膜，窒化Ｎｂ膜を形成するには、
上述した例に限らず、例えば、反応性蒸着より形成する
ことができる。また、リアクティブイオンエッチング
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩ
Ｅ）により酸化または窒化を行なうことができる。エッ
チングは本来削るものであるが、この装置の出力を弱く
して反応性で使用すれば、活性化された酸素原子または
窒素原子により表面をたたき、削られる前に酸化または
窒化させることができる。さらにまた、ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によ
る酸化または窒化を行なうこともできる。
上述した例に限らず、例えば、反応性蒸着より形成する
ことができる。また、リアクティブイオンエッチング
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ，ＲＩ
Ｅ）により酸化または窒化を行なうことができる。エッ
チングは本来削るものであるが、この装置の出力を弱く
して反応性で使用すれば、活性化された酸素原子または
窒素原子により表面をたたき、削られる前に酸化または
窒化させることができる。さらにまた、ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によ
る酸化または窒化を行なうこともできる。
【００３７】図４は、本発明の電子源内蔵真空容器の第
２の実施の形態を説明するための模式的断面図である。
図中、図６，図７と同様な部分には同じ符号を付して説
明を省略する。３１はゲート電極である。この実施の形
態は、酸化防止のために、シール材４と接触するゲート
電極の部分が酸化処理，窒化処理されたニオブが用いら
れるものである。酸化Ｎｂ，窒化Ｎｂは、抵抗率がＮｂ
よりも大きいが、これらを表面に薄く形成すれば抵抗率
の上昇を抑制することができる。なお、ゲート電極の全
表面に酸化防止の表面処理を施す必要はなく、少なくと
もシール材と接触する部分に施せばよい。
２の実施の形態を説明するための模式的断面図である。
図中、図６，図７と同様な部分には同じ符号を付して説
明を省略する。３１はゲート電極である。この実施の形
態は、酸化防止のために、シール材４と接触するゲート
電極の部分が酸化処理，窒化処理されたニオブが用いら
れるものである。酸化Ｎｂ，窒化Ｎｂは、抵抗率がＮｂ
よりも大きいが、これらを表面に薄く形成すれば抵抗率
の上昇を抑制することができる。なお、ゲート電極の全
表面に酸化防止の表面処理を施す必要はなく、少なくと
もシール材と接触する部分に施せばよい。
【００３８】図５は、本発明の電子源内蔵真空容器の第
２の実施の形態の製造方法を説明するための断面図であ
る。図中、図６，図７と同様な部分には同じ符号を付し
て説明を省略する。４１はＮｂ膜、４２は酸化Ｎｂ膜ま
たは窒化Ｎｂ膜である。まず、絶縁層２上にＮｂ膜４１
を成膜する。酸化Ｎｂ膜とする場合には、Ｏ2 を用いた
反応性スパッタリングを用い、窒化Ｎｂとする場合に
は、Ｎ2 を用いた反応性スパッタリングを用いて、酸化
Ｎｂ膜または窒化Ｎｂ膜４２を形成する。さらに、パタ
ーニングを行ない、図４に示したゲート電極３１を形成
する。
２の実施の形態の製造方法を説明するための断面図であ
る。図中、図６，図７と同様な部分には同じ符号を付し
て説明を省略する。４１はＮｂ膜、４２は酸化Ｎｂ膜ま
たは窒化Ｎｂ膜である。まず、絶縁層２上にＮｂ膜４１
を成膜する。酸化Ｎｂ膜とする場合には、Ｏ2 を用いた
反応性スパッタリングを用い、窒化Ｎｂとする場合に
は、Ｎ2 を用いた反応性スパッタリングを用いて、酸化
Ｎｂ膜または窒化Ｎｂ膜４２を形成する。さらに、パタ
ーニングを行ない、図４に示したゲート電極３１を形成
する。
【００３９】酸化Ｎｂ膜または窒化Ｎｂ膜４２を形成す
る前の膜厚は、０．２〜０．４μｍであるが、酸化Ｎｂ
膜２２の膜厚は、５０Å以上が必要である。自然酸化に
よっても酸化Ｎｂ膜２２が形成されるが、この場合、膜
厚が５０Å未満であり、上述したような電極剥離が発生
する。
る前の膜厚は、０．２〜０．４μｍであるが、酸化Ｎｂ
膜２２の膜厚は、５０Å以上が必要である。自然酸化に
よっても酸化Ｎｂ膜２２が形成されるが、この場合、膜
厚が５０Å未満であり、上述したような電極剥離が発生
する。
【００４０】図１，図４を参照して説明した本発明の電
子源内蔵真空容器の実施の形態では、図１０に示した保
護膜の成膜およびパターニングが必要ないため、工程数
が削減でき、製造コストを低減することができる。酸化
Ｎｂ膜または窒化Ｎｂ膜の成膜に時間がかかるが、全体
としての製造時間は若干短かくなる。また、保護膜のパ
ターニングのためのマスクが不要であることからも製造
コストが低減できる。
子源内蔵真空容器の実施の形態では、図１０に示した保
護膜の成膜およびパターニングが必要ないため、工程数
が削減でき、製造コストを低減することができる。酸化
Ｎｂ膜または窒化Ｎｂ膜の成膜に時間がかかるが、全体
としての製造時間は若干短かくなる。また、保護膜のパ
ターニングのためのマスクが不要であることからも製造
コストが低減できる。
【００４１】上述した説明では、図６，図７に示したア
ノード電極５５とシール材４との間の反応については説
明しなかった。アノード電極５５には、通常、インジウ
ムチタン酸（ＩＴＯ）が用いられる。しかし、この電極
材は酸化物であるため、ゲート電極５２のＮｂのような
問題が生じない。しかし、ＩＴＯはドライエッチングが
できないため、ゲート電極５２にＩＴＯを用いることは
実用的ではない。
ノード電極５５とシール材４との間の反応については説
明しなかった。アノード電極５５には、通常、インジウ
ムチタン酸（ＩＴＯ）が用いられる。しかし、この電極
材は酸化物であるため、ゲート電極５２のＮｂのような
問題が生じない。しかし、ＩＴＯはドライエッチングが
できないため、ゲート電極５２にＩＴＯを用いることは
実用的ではない。
【００４２】また、カソード電極５１とシール材４との
間には、絶縁層２があるため、カソード電極５１には問
題が生じない。ゲート電極５２にアルミニウムを用いれ
ば、問題が生じないが、アルミニウムは、コーン状のエ
ミッタを作製する際のリフトオフ層として用いられるの
でゲート電極材としては使用できない。このような点か
らも、ゲート電極５２の電極材として酸化Ｎｂまたは窒
化Ｎｂが好適である。
間には、絶縁層２があるため、カソード電極５１には問
題が生じない。ゲート電極５２にアルミニウムを用いれ
ば、問題が生じないが、アルミニウムは、コーン状のエ
ミッタを作製する際のリフトオフ層として用いられるの
でゲート電極材としては使用できない。このような点か
らも、ゲート電極５２の電極材として酸化Ｎｂまたは窒
化Ｎｂが好適である。
【００４３】上述した説明では、電界放出素子としてス
ピント型について説明したが、シール材による加熱融着
時の熱に耐えるものであれば、他の型の電界放出素子
や、従来技術の説明で述べた、他の微小冷陰極素子を用
いるものでもよい。また、表示装置に限らず、能動素
子, センサ, 電子ビーム装置等の電子源内蔵真空容器に
用いることもできる。なお、図６に示したゲート電極５
２に特にＮｂを用いたときの問題点を説明したが、ゲー
ト電極５２の電極材としてＮｂと同様に酸化により膨張
するものを用いる場合にも、同様にして電極剥離を防止
することができる。
ピント型について説明したが、シール材による加熱融着
時の熱に耐えるものであれば、他の型の電界放出素子
や、従来技術の説明で述べた、他の微小冷陰極素子を用
いるものでもよい。また、表示装置に限らず、能動素
子, センサ, 電子ビーム装置等の電子源内蔵真空容器に
用いることもできる。なお、図６に示したゲート電極５
２に特にＮｂを用いたときの問題点を説明したが、ゲー
ト電極５２の電極材としてＮｂと同様に酸化により膨張
するものを用いる場合にも、同様にして電極剥離を防止
することができる。
【００４４】
【発明の効果】上述した説明から明らかなように、本発
明によれば、電極剥離および電極の導通不良，断線等を
防止し電子源内蔵真空容器の長期的信頼性を向上させる
とともに、第２の従来例のような保護膜が不要となり、
これに起因する不要工程、プロセスマージンの劣化、歩
留まり劣化などが解決されるという効果がある。
明によれば、電極剥離および電極の導通不良，断線等を
防止し電子源内蔵真空容器の長期的信頼性を向上させる
とともに、第２の従来例のような保護膜が不要となり、
これに起因する不要工程、プロセスマージンの劣化、歩
留まり劣化などが解決されるという効果がある。
【図１】本発明の電子源内蔵真空容器の第１の実施の形
態を説明するための模式的断面図である。
態を説明するための模式的断面図である。
【図２】本発明の電子源内蔵真空容器の第１の実施の形
態の第１の製造方法を説明するための断面図である。
態の第１の製造方法を説明するための断面図である。
【図３】本発明の電子源内蔵真空容器の第１の実施の形
態の第２の製造方法を説明するための断面図である。
態の第２の製造方法を説明するための断面図である。
【図４】本発明の電子源内蔵真空容器の第２の実施の形
態を説明するための模式的断面図である。
態を説明するための模式的断面図である。
【図５】本発明の電子源内蔵真空容器の第２の実施の形
態の製造方法を説明するための断面図である。
態の製造方法を説明するための断面図である。
【図６】スピント型ＦＥＤの基本構成を説明するための
模式的斜視図である。
模式的斜視図である。
【図７】スピント型ＦＥＤの基本構成を説明するための
模式的平面図である。
模式的平面図である。
【図８】スピント型ＦＥＤの第１の従来例を説明するた
めの模式的断面図である。
めの模式的断面図である。
【図９】スピント型ＦＥＤの第１の従来例の問題点を説
明するための模式的断面図である。
明するための模式的断面図である。
【図１０】スピント型ＦＥＤの第２の従来例を説明する
ための模式的断面図である。
ための模式的断面図である。
１ カソード基板 ２ 絶縁層 ３ ゲート電極 ４ シール材 １１ Ｎｂ膜 ２１ 酸化Ｎｂ膜または窒化Ｎｂ膜 ３１ ゲート電極 ４１ Ｎｂ膜 ４２ 酸化Ｎｂ膜または窒化Ｎｂ膜 ５１ カソード電極 ５２ ゲート電極 ５３ 開口部 ５４ アノード基板 ５５ アノード電極 ５６ 絶縁支柱 ５７ エミッタ ５８ 間隙部分 ６１ 保護膜
フロントページの続き (72)発明者 犬飼 剛 千葉県茂原市大芝629 双葉電子工業株式 会社内
Claims (4)
- 【請求項１】 電子源が形成されたカソード基板が封
着部材により他の基板と溶着され、溶着された部分から
前記電子源のゲート電極が引き出され、内部が真空状態
にされた電子源内蔵真空容器であって、前記ゲート電極
は、少なくとも前記溶着された部分を貫通する部分に酸
化ニオブまたは窒化ニオブが用いられることを特徴とす
る電子源内蔵真空容器。 - 【請求項２】 電子源が形成されたカソード基板が封着
部材により他の基板と溶着され、溶着された部分から前
記電子源のゲート電極が引き出され、内部が真空状態に
された電子源内蔵真空容器であって、前記ゲート電極
は、少なくとも前記封着部材と接触する表面部分が酸化
または窒化されたニオブが用いられることを特徴とする
電子源内蔵真空容器。 - 【請求項３】 電子源が形成されたカソード基板が封着
部材により他の基板と溶着され、溶着された部分から前
記電子源のゲート電極が引き出され、内部が真空状態に
された電子源内蔵真空容器の製造方法であって、前記ゲ
ート電極は、ニオブ膜を成膜しパターニングした後に、
少なくとも前記封着部材と接触する部分の少なくとも表
面を酸化または窒化処理して形成されることを特徴とす
る電子源内蔵真空容器の製造方法。 - 【請求項４】 電子源が形成されたカソード基板が封着
部材により他の基板と溶着され、溶着された部分から前
記電子源のゲート電極が引き出され、内部が真空状態に
された電子源内蔵真空容器の製造方法であって、前記ゲ
ート電極は、ニオブ膜を成膜し、少なくとも前記封着部
材と接触する部分の少なくとも表面を酸化または窒化処
理した後に、パターニングして形成されることを特徴と
する電子源内蔵真空容器の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325879A JPH10154475A (ja) | 1996-11-22 | 1996-11-22 | 電子源内蔵真空容器および電子源内蔵真空容器の製造方法 |
| TW086116704A TW358214B (en) | 1996-11-22 | 1997-11-08 | Vacuum closure containing an electron source and method for manufacturing the same |
| US08/970,106 US5955832A (en) | 1996-11-22 | 1997-11-13 | Vacuum envelope having niobium oxide gate electrode structure |
| KR1019970060691A KR100309568B1 (ko) | 1996-11-22 | 1997-11-18 | 전자원내장진공용기및전자원내장진공용기의제조방법 |
| FR9714625A FR2756416B1 (fr) | 1996-11-22 | 1997-11-21 | Enveloppe sous vide ayant une source d'electrons integree, et son procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325879A JPH10154475A (ja) | 1996-11-22 | 1996-11-22 | 電子源内蔵真空容器および電子源内蔵真空容器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154475A true JPH10154475A (ja) | 1998-06-09 |
Family
ID=18181639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8325879A Pending JPH10154475A (ja) | 1996-11-22 | 1996-11-22 | 電子源内蔵真空容器および電子源内蔵真空容器の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5955832A (ja) |
| JP (1) | JPH10154475A (ja) |
| KR (1) | KR100309568B1 (ja) |
| FR (1) | FR2756416B1 (ja) |
| TW (1) | TW358214B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294406A (ja) * | 2006-04-26 | 2007-11-08 | Samsung Sdi Co Ltd | 電子放出表示素子 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918044B1 (ko) * | 2003-05-06 | 2009-09-22 | 삼성에스디아이 주식회사 | 전계 방출 표시장치 |
| US8310157B2 (en) * | 2008-09-10 | 2012-11-13 | General Electric Company | Lamp having metal conductor bonded to ceramic leg member |
| KR20100083555A (ko) * | 2009-01-14 | 2010-07-22 | 삼성에스디아이 주식회사 | 발광 장치 및 이를 구비한 표시 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613669B2 (ja) * | 1990-09-27 | 1997-05-28 | 工業技術院長 | 電界放出素子及びその製造方法 |
| JP3079352B2 (ja) * | 1995-02-10 | 2000-08-21 | 双葉電子工業株式会社 | ＮｂＮ電極を用いた真空気密素子 |
-
1996
- 1996-11-22 JP JP8325879A patent/JPH10154475A/ja active Pending
-
1997
- 1997-11-08 TW TW086116704A patent/TW358214B/zh not_active IP Right Cessation
- 1997-11-13 US US08/970,106 patent/US5955832A/en not_active Expired - Lifetime
- 1997-11-18 KR KR1019970060691A patent/KR100309568B1/ko not_active Expired - Fee Related
- 1997-11-21 FR FR9714625A patent/FR2756416B1/fr not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294406A (ja) * | 2006-04-26 | 2007-11-08 | Samsung Sdi Co Ltd | 電子放出表示素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW358214B (en) | 1999-05-11 |
| US5955832A (en) | 1999-09-21 |
| KR19980042521A (ko) | 1998-08-17 |
| FR2756416B1 (fr) | 1999-02-19 |
| FR2756416A1 (fr) | 1998-05-29 |
| KR100309568B1 (ko) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663608A (en) | Field emission display devices, and field emisssion electron beam source and isolation structure components therefor | |
| US7247227B2 (en) | Buffer layer in flat panel display | |
| JP3116398B2 (ja) | 平面型電子放出素子の製造方法及び平面型電子放出素子 | |
| JP2003520386A (ja) | 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法 | |
| JP2763248B2 (ja) | シリコン電子放出素子の製造方法 | |
| KR20040106244A (ko) | 전자방출소자, 전자원 및 다이폴층을 가진 화상표시장치 | |
| US6133678A (en) | Field emission element | |
| KR950008758B1 (ko) | 실리콘 전계방출 소자 및 그의 제조방법 | |
| US6154188A (en) | Integrated metallization for displays | |
| JPH10154475A (ja) | 電子源内蔵真空容器および電子源内蔵真空容器の製造方法 | |
| JP3186578B2 (ja) | 電界放出素子及びその製造方法 | |
| JPH11120898A (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| US5650689A (en) | Vacuum airtight device having NbN electrode structure incorporated therein | |
| JPH088498A (ja) | 配線構造、その製造方法および該配線構造を用いた画像形成装置 | |
| US6351059B1 (en) | Field-emission type cold cathode and application thereof | |
| JPH07282718A (ja) | フィールドエミッション素子を用いた表示装置 | |
| JP2007123155A (ja) | 画像表示装置 | |
| JP4831009B2 (ja) | 集束型電界放出カソードと電界放出型表示装置 | |
| JP2000268703A (ja) | 電界放出デバイス | |
| JP2008277072A (ja) | 画像表示装置とその製造方法 | |
| JP2009076206A (ja) | 画像表示装置及びその製造方法 | |
| KR19990043845A (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JP2008052917A (ja) | 画像表示装置 | |
| JP2003059435A (ja) | 表示装置用容器 | |
| JP2002100312A (ja) | 表示装置用容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000718 |