JPH10154813A - 薄膜トランジスタの製造方法および液晶表示装置 - Google Patents

薄膜トランジスタの製造方法および液晶表示装置

Info

Publication number
JPH10154813A
JPH10154813A JP8310609A JP31060996A JPH10154813A JP H10154813 A JPH10154813 A JP H10154813A JP 8310609 A JP8310609 A JP 8310609A JP 31060996 A JP31060996 A JP 31060996A JP H10154813 A JPH10154813 A JP H10154813A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
heat treatment
liquid crystal
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8310609A
Other languages
English (en)
Inventor
Ayako Yamaguchi
彩子 山口
Yukiharu Uraoka
行治 浦岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8310609A priority Critical patent/JPH10154813A/ja
Publication of JPH10154813A publication Critical patent/JPH10154813A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ２種類の異なる不純物を、シリコン薄膜に注
入し、熱処理工程において分子量の小さい不純物のみを
拡散させることにより、工程数を増加させることなく、
自己整合的にＬＤＤ構造を作製することができる薄膜ト
ランジスタの製造方法を提供する。 【解決手段】 非結晶シリコン薄膜１２をガラス基板１
０上に堆積する工程と、非結晶シリコン薄膜１２をレー
ザーにより結晶化させる工程と、結晶化されたシリコン
薄膜１３上にゲート絶縁膜１４を堆積する工程と、前記
ゲート絶縁膜１４上にゲート電極１５を堆積、パターニ
ングする工程と、ゲート絶縁膜１４と前記ゲート電極１
５を通して２種類の異なる不純物をシリコン薄膜１３に
注入する工程と、前記不純物の注入後シリコン薄膜１３
を熱処理する工程とからなり、前記熱処理工程において
ＬＤＤ領域１３ｂを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に用
いる低濃度不純物注入領域（Lightly Doped Drain、以
下「ＬＤＤ」という。）を有する薄膜トランジスタの製
造方法に関する。
【０００２】
【従来の技術】ＯＦＦ電流特性の良いトランジスタを製
造するために、従来からＬＤＤ構造が採用されている。
ＬＤＤ構造とは、拡散層の周辺に低濃度の領域を設け
て、濃度の勾配を緩くして、ソース、ドレインの電圧を
緩和させる構造である。
【０００３】以下、従来のＬＤＤ構造の一例について、
図面を用いて説明する。図５の（ａ）〜（ｆ）は、従来
のＬＤＤ構造を有する薄膜トランジスタの一例の断面図
を製造工程順に示している。
【０００４】まず図５（ａ）に示したように、ガラス基
板１０上にＳｉＯ2からなるコート層１１を介して非結
晶シリコン薄膜１２を形成する。非結晶シリコン薄膜１
２はプラズマＣＶＤ法により形成する。次に図５
（ａ）、（ｂ）に示したように、非結晶シリコン薄膜１
２にエキシマレーザー光を矢印２８方向に照射して、非
結晶シリコン薄膜１２を溶融、結晶化させることにより
多結晶シリコン薄膜１３を形成する。
【０００５】次に図５（ｃ）に示したように、前記多結
晶シリコン薄膜１３を島状に加工し、酸化シリコン薄膜
からなるゲート絶縁膜１４を形成する。さらに前記ゲー
ト絶縁膜１４上にゲート電極１５を形成する。
【０００６】ゲート電極１５の形成後は、図５（ｃ）〜
（ｄ）に示したように、ゲート電極１５をマスクとして
イオン注入法にて矢印２８方向に第一の不純物注入を行
い、ＬＤＤ領域１３ｂを形成する。第一の不純物注入は
燐(Ｐ)イオンを、加速電圧８０ｋＶ、ドーズ量１×１０
13ｃｍ-2にてて注入する。第一の不純物注入後、図５
（ｄ）に示したようにフォトレジスト１６にてＬＤＤ領
域のマスクを形成した後、第二の不純物注入を行い高濃
度不純物注入領域（以下「拡散層領域」という。）１３
ｃを形成する。第二の不純物注入は燐(Ｐ)イオンを、加
速電圧８０ｋＶ、ドーズ量１×１０15ｃｍ-2にて注入す
る。
【０００７】第二の不純物注入後、フォトレジスト１６
を除去し、注入した不純物の活性化処理を行う。次に図
５（ｅ）に示したように酸化シリコンからなる層間絶縁
膜１７を形成する。最後に、図５（ｆ）に示したよう
に、ソースおよびドレイン領域上にコンタクトホールを
開口し、ソース電極１８およびドレイン電極１９を形成
して薄膜トランジスタが完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、前記の
ような従来の薄膜トランジスタの製造方法では、ＬＤＤ
構造を作製するためには高濃度および低濃度の二度のド
ーピング工程が必要であった。さらにマスクを形成する
ために別途フォト工程が必要であった。このため、ＬＤ
Ｄ構造を用いない薄膜トランジスタと比較して、工程数
が増加し製造プロセスが複雑になるという問題があっ
た。
【０００９】また、このように工程数が増加し製造プロ
セス複雑になれば、ＬＤＤ構造を用いた薄膜トランジス
タを、液晶表示装置等に用いるアクティブマトリックス
アレイに応用するのが困難になるという問題もあった。
【００１０】本発明は、前記のような問題を解消し、工
程数を増加させることなく、自己整合的にＬＤＤ領域お
よび拡散層領域を形成できる薄膜トランジスタの製造方
法、並びにこの製造方法を用いた液晶表示装置用アクテ
ィブマトリックスアレイおよび液晶表示装置を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明の薄膜トランジスタの製造方法は、非結晶の
シリコン薄膜をガラス基板上に堆積するシリコン薄膜の
堆積工程と、前記非結晶のシリコン薄膜をレーザーによ
り結晶化させる結晶化工程と、前記シリコン薄膜上にゲ
ート絶縁膜を堆積するゲート絶縁膜の堆積工程と、前記
ゲート絶縁膜上にゲート電極を堆積、パターニングする
ゲート電極の堆積およびパターニング工程と、前記ゲー
ト絶縁膜と前記ゲート電極を通して２種類の異なる不純
物を前記シリコン薄膜に注入する不純物注入工程と、前
記不純物の注入後前記シリコン薄膜を熱処理する熱処理
工程とを備え、前記熱処理工程において前記シリコン薄
膜のソース領域とチャネル領域との間およびドレイン領
域とチャネル領域との間に、ＬＤＤ領域を形成すること
を特徴とする。
【００１２】前記薄膜トランジスタの製造方法において
は、前記結晶化を前記結晶化工程で行うことに代えて、
前記熱処理工程において、前記結晶化を熱処理と兼ねて
行うことが好ましい。
【００１３】また、前記薄膜トランジスタの製造方法に
おいては、前記不純物注入にイオンドーピング法を用い
ることが好ましい。
【００１４】また、前記薄膜トランジスタの製造方法に
おいては、前記２種類の異なる不純物として燐(Ｐ)およ
び砒素(Ａｓ)を用いることが好ましい。
【００１５】また、前記薄膜トランジスタの製造方法に
おいては、前記熱処理にアルゴンあるいはエキシマレー
ザーを用いてレーザーアニールにより行うことが好まし
い。
【００１６】また、前記薄膜トランジスタの製造方法に
おいては、前記熱処理をガラス基板の裏面よりレーザー
アニールを行うことが好ましい。
【００１７】前記のような薄膜トランジスタの製造方法
によれば、前記熱処理工程における外部からの熱処理に
よりシリコン薄膜中の異なる原子は、拡散速度が異なる
ことになる。すなわち、分子量の大きいものは分子量の
小さいものより拡散速度が遅い。このため、シリコン薄
膜中に濃度の異なる領域を形成することができ、工程数
を増加させることなく、自己整合的にＬＤＤ領域および
拡散層領域を形成することができる。
【００１８】次に、本発明の液晶表示装置用アクティブ
マトリックスアレイは、薄膜トランジスタを備えた液晶
表示装置用アクティブマトリックスアレイであって、前
記薄膜トランジスタのうち少なくとも画素電極を駆動す
る薄膜トランジスタが、非結晶のシリコン薄膜をガラス
基板上に堆積するシリコン薄膜の堆積工程と、前記非結
晶のシリコン薄膜をレーザーにより結晶化させる結晶化
工程と、前記シリコン薄膜上にゲート絶縁膜を堆積する
ゲート絶縁膜の堆積工程と、前記ゲート絶縁膜上にゲー
ト電極を堆積、パターニングするゲート電極の堆積およ
びパターニング工程と、前記ゲート絶縁膜と前記ゲート
電極を通して２種類の異なる不純物を前記シリコン薄膜
に注入する不純物注入工程と、前記不純物の注入後前記
シリコン薄膜を熱処理する熱処理工程とを備え、前記熱
処理工程において前記シリコン薄膜のソース領域とチャ
ネル領域との間およびドレイン領域とチャネル領域との
間に、ＬＤＤ領域を形成する薄膜トランジスタの製造方
法により形成されたＬＤＤ構造を有する薄膜トランジス
タであることを特徴とする。
【００１９】前記液晶表示装置用アクティブマトリック
スアレイにおいては、前記結晶化を前記結晶化工程で行
うことに代えて、前記熱処理工程において、前記結晶化
を熱処理と兼ねて行う薄膜トランジスタの製造方法によ
り、前記ＬＤＤ構造を有する薄膜トランジスタが形成さ
れていることが好ましい。
【００２０】また、前記液晶表示装置用アクティブマト
リックスアレイにおいては、前記不純物注入にイオンド
ーピング法を用いる薄膜トランジスタの製造方法によ
り、前記ＬＤＤ構造を有する薄膜トランジスタが形成さ
れていることが好ましい。
【００２１】また、前記液晶表示装置用アクティブマト
リックスアレイにおいては、前記２種類の異なる不純物
として燐(Ｐ)および砒素(Ａｓ)を用いた薄膜トランジス
タの製造方法により、前記ＬＤＤ構造を有する薄膜トラ
ンジスタが形成されていることが好ましい。
【００２２】また、前記液晶表示装置用アクティブマト
リックスアレイにおいては、前記熱処理にアルゴンまた
はエキシマレーザーを用いてレーザーアニールを行う薄
膜トランジスタの製造方法により、前記ＬＤＤ構造を有
する薄膜トランジスタが形成されていることが好まし
い。
【００２３】また、前記液晶表示装置用アクティブマト
リックスアレイにおいては、前記熱処理をガラス基板の
裏面よりレーザーアニールにより行う薄膜トランジスタ
の製造方法により、前記ＬＤＤ構造を有する薄膜トラン
ジスタが形成されていることが好ましい。
【００２４】次に、本発明の液晶表示装置は、薄膜トラ
ンジスタを備えたアクティブマトリックスアレイ基板
と、前記アクティブマトリックスアレイ基板に対向する
対向基板とを備えた液晶表示装置であって、前記薄膜ト
ランジスタのうち少なくとも画素電極を駆動する薄膜ト
ランジスタが、非結晶のシリコン薄膜をガラス基板上に
堆積するシリコン薄膜の堆積工程と、前記非結晶のシリ
コン薄膜をレーザーにより結晶化させる結晶化工程と、
前記シリコン薄膜上にゲート絶縁膜を堆積するゲート絶
縁膜の堆積工程と、前記ゲート絶縁膜上にゲート電極を
堆積、パターニングするゲート電極の堆積およびパター
ニング工程と、前記ゲート絶縁膜と前記ゲート電極を通
して２種類の異なる不純物を前記シリコン薄膜に注入す
る不純物注入工程と、前記不純物の注入後前記シリコン
薄膜を熱処理する熱処理工程とを備え、前記熱処理工程
において前記シリコン薄膜のソース領域とチャネル領域
との間およびドレイン領域とチャネル領域との間に、Ｌ
ＤＤ領域を形成する薄膜トランジスタの製造方法により
形成されたＬＤＤ領域を有する薄膜トランジスタである
ことを特徴とする。
【００２５】前記液晶表示装置においては、前記対向基
板上に、カラーフィルター層と、ブラックマトリックス
と、前記カラーフィルター層および前記ブラックマトリ
ックス上に形成されたＩＴＯ薄膜からなる透明導電層と
を備えたことが好ましい。
【００２６】また前記液晶表示装置においては、前記結
晶化を前記結晶化工程で行うことに代えて、前記熱処理
工程において、前記結晶化を熱処理と兼ねて行う薄膜ト
ランジスタの製造方法により、前記ＬＤＤ領域を有する
薄膜トランジスタが形成されていることが好ましい。
【００２７】また前記液晶表示装置においては、前記不
純物注入にイオンドーピング法を用いる薄膜トランジス
タの製造方法により、前記ＬＤＤ領域を有する薄膜トラ
ンジスタが形成されていることが好ましい。
【００２８】また前記液晶表示装置においては、前記２
種類の異なる不純物として燐(Ｐ)および砒素(Ａｓ)を用
いた薄膜トランジスタの製造方法により、前記ＬＤＤ領
域を有する薄膜トランジスタが形成されていることが好
ましい。
【００２９】また前記液晶表示装置においては、前記熱
処理にアルゴンまたはエキシマレーザーを用いてレーザ
ーアニールを行う薄膜トランジスタの製造方法により、
前記ＬＤＤ領域を有する薄膜トランジスタが形成されて
いることが好ましい。
【００３０】また前記液晶表示装置においては、前記熱
処理をガラス基板の裏面よりレーザーアニールにより行
う薄膜トランジスタの製造方法により、前記ＬＤＤ領域
を有する薄膜トランジスタが形成されていることが好ま
しい。
【００３１】前記のような液晶表示装置用アクティブマ
トリックスアレイまたは液晶表示装置によれば、ＬＤＤ
領域の全範囲がゲート電極下に形成されているので、動
作中に発生するホットキャリアの注入に対し、ゲートの
制御が可能となるため、信頼性が向上する。すなわち、
ホットキャリアが注入されても、ＬＤＤ領域はゲート電
極の下側にすべて含まれているため、ゲートに加わる電
圧によるクーロン力によってホットキャリアを再び放出
（デトラップ）させることができる。
【００３２】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図１から図４を用いて説明する。
【００３３】（実施の形態１）図１の（ａ）〜（ｆ）
は、実施形態１に係る薄膜トランジスタの断面図を製造
工程順に示したものである。
【００３４】図１（ａ）は、非結晶シリコン薄膜の堆積
工程を示したものである。図１（ａ）に示すように、ガ
ラス基板１０上にＳｉＯ2からなるコート層１１を介し
て非結晶シリコン薄膜１２を形成する。非結晶シリコン
薄膜１２は膜厚８５ｎｍで、プラズマＣＶＤ法で形成す
る。
【００３５】図１（ｂ）は、非結晶シリコン薄膜１２の
結晶化工程を示したものである。この結晶化工程におい
て、多結晶シリコン薄膜１３を形成する。多結晶シリコ
ン薄膜１３の形成は、まず非結晶シリコン薄膜１２を窒
素中にて４５０℃、９０分の熱処理を行い膜中の水素濃
度を低減させる。その後、エキシマレーザー光を矢印２
８方向に照射して非結晶シリコン薄膜１２を溶融、結晶
化させて形成した。エキシマレーザーの光源としては波
長３０８ｎｍのＸｅＣｌエキシマレーザーを用い、エネ
ルギー密度は３５０ｍＪ／ｃｍ2とした。次に、形成さ
れた多結晶シリコン薄膜１３を薄膜トランジスタの形状
に加工する。
【００３６】図１（ｃ）は、ゲート絶縁膜の堆積工程、
ゲート電極の堆積およびパターニング工程を経た状態を
示している。ゲート絶縁膜１４は酸化シリコン薄膜から
成り、プラズマＣＶＤ法を用いて形成する。本実施形態
１のものは、膜厚は１００ｎｍとした。ゲート絶縁膜１
４を形成後、ゲート電極の堆積およびパターニング工程
においてゲート電極１５を形成する。
【００３７】図１（ｃ）に示した状態から、不純物注入
工程へと移る。図１（ｄ）は、不純物注入工程と熱処理
工程を経た状態を示している。不純物注入工程におい
て、燐(Ｐ)イオン、砒素(Ａｓ)イオンを図１（ｃ）に示
した矢印２８方向に連続注入する。このときソースおよ
びドレイン領域の多結晶シリコン薄膜１３中の燐濃度、
砒素濃度が最大となるような加速電圧にて注入する。本
実施形態１では、Ｐイオン、Ａｓイオンの加速電圧を９
０ｋＶ、注入量を１×１０15ｃｍ-2とした。不純物注入
工程後に熱処理工程へ移る。熱処理工程では、エキシマ
レーザー光を図３（ｄ）の矢印２８方向に照射して熱処
理を行う。エキシマレーザーのエネルギー密度は４００
ｍＪ／ｃｍ2とした。
【００３８】この熱処理工程では、注入した不純物は活
性化し、さらに分子量の小さいＰイオンの分子の拡散速
度が分子量の大きいＡｓイオンの拡散速度よりも速いた
め、Ｐイオンの分子のみチャネル内部に拡散していく。
このことにより、ＰイオンによるＬＤＤ領域１３ｂとＡ
ｓイオンによる拡散層領域１３ｃとが形成される。
【００３９】次に、図１（ｅ）に示した酸化シリコンか
らなる層間絶縁膜１７を形成する。さらに、図１（ｆ）
に示したようにコンタクトホールを開口し、Ａｌからな
るソース電極１８およびドレイン電極１９を形成して薄
膜トランジスタが完成する。
【００４０】本薄膜トランジスタは、図１（ｆ）に示す
ように、拡散層領域１３ｃのソース領域とチャネル領域
１３ａの間、および拡散層領域１３ｃのドレイン領域と
チャネル領域１３ａの間に、ＬＤＤ領域１３ｂが形成さ
れていることになる。
【００４１】なお、本実施例ではＰイオン、Ａｓイオン
を連続注入したが、あらかじめ２種類の不純物をシリコ
ン薄膜中に混合した後、注入する方法としてもよい。
【００４２】また、本実施形態１では熱処理工程におい
ては、エキシマレーザーによる熱処理を基板表面より行
ったが、基板裏面より行ってもよい。
【００４３】（実施の形態２）図２の（ａ）〜（ｅ）
は、実施形態２に係る薄膜トランジスタの断面図を製造
工程順に示したものである。
【００４４】図２（ａ）は、非結晶シリコン薄膜の堆積
工程を示したものである。本図に示すように、ガラス基
板１０上にＳｉＯ2からなるコート層１１を介して非結
晶シリコン薄膜１２を形成する。非結晶シリコン薄膜１
２は膜厚８５ｎｍで、プラズマＣＶＤ法で形成する。非
結晶シリコン薄膜１２は、窒素中にて４５０℃、９０分
の熱処理を行い膜中の水素濃度を低減させた後、薄膜ト
ランジスタの形状に加工する。本実施形態２の非結晶シ
リコン薄膜の堆積工程は、実施形態１と同じである。
【００４５】図２（ｂ）は、ゲート絶縁膜の堆積工程、
ゲート電極の堆積およびパターニング工程を経た状態を
示している。ゲート絶縁膜１４は酸化シリコン薄膜から
成り、プラズマＣＶＤ法を用いて形成する。本実施形態
２のものは、膜厚は１００ｎｍとした。ゲート絶縁膜１
４を形成後、ゲート電極の堆積およびパターニング工程
においてゲート電極１５を形成する。本実施形態２のゲ
ート絶縁膜の堆積工程、ゲート電極の堆積およびパター
ニング工程は実施形態１と同じである。
【００４６】実施形態１では、非結晶シリコン薄膜の結
晶化工程を経て、ゲート絶縁膜の堆積工程、ゲート電極
の堆積およびパターニング工程へ移っている。本実施形
態２では、結晶化工程を省き非結晶シリコン薄膜の堆積
工程から直接ゲート絶縁膜の堆積工程、ゲート電極の堆
積およびパターニング工程へ移るところが実施形態１と
異なる。
【００４７】次に、図２（ｂ）の状態から不純物注入工
程へと移る。図２（ｃ）は、不純物注入工程と熱処理工
程を経た状態を示している。不純物注入工程において、
Ｐイオン、Ａｓイオンを図２（ｂ）に示した矢印２８方
向に連続注入する。このときソースおよびドレイン領域
の多結晶シリコン薄膜１３中の燐濃度、砒素濃度が最大
となるような加速電圧にて注入する。本実施形態２で
は、燐イオン、砒素イオンの加速電圧を９０ｋＶ、注入
量を１×１０15ｃｍ-2とした。不純物注入工程後に熱処
理工程へ移る。熱処理工程では、図２（ｃ）の矢印２９
方向に基板裏面よりエキシマレーザーによる熱処理を行
う。エネルギー密度は４００ｍＪ／ｃｍ2とした。
【００４８】この熱処理工程で、注入した不純物の活性
化を行い、あわせてチャネル領域１３ａの非結晶シリコ
ン薄膜部分を溶融、結晶化させる。実施形態１と同様
に、Ｐイオンの分子の拡散速度がＡｓイオンの拡散速度
よりも速いためＰイオンの分子のみチャネル内部に拡散
していく。このことにより、ＰイオンによるＬＤＤ領域
１３ｂとＡｓイオンによる拡散層領域１３ｃが形成され
る。
【００４９】本実施形態２では、不純物注入工程と熱処
理工程によるＬＤＤ領域および拡散層領域の形成方法は
実施形態１と同じであるが、実施形態２では、熱処理工
程において非結晶シリコン薄膜部分を溶融、結晶化を兼
ねて行うところが、実施形態１と異なっている。
【００５０】図２（ｄ）、（ｅ）で示した工程は、実施
形態１と同じである。すなわち、図２（ｄ）に示したよ
うに酸化シリコンからなる層間絶縁膜１７を形成し、図
２（ｅ）に示したようにコンタクトホールを開口し、Ａ
ｌからなるソース電極１８およびドレイン電極１９を形
成して薄膜トランジスタが完成する。
【００５１】なお、実施形態２ではＰイオン、Ａｓイオ
ンを連続注入したが、あらかじめ２種類の不純物をシリ
コン薄膜に混合した後、注入する方法としてもよい。
【００５２】（実施の形態３）実施形態３は、ＬＤＤ構
造を用いた薄膜トランジスタを、液晶表示装置用アクテ
ィブマトリックスアレイに応用したものである。
【００５３】図３の（ａ）〜（ｄ）は、実施形態３に係
る液晶表示装置用アクティブマトリックスアレイの断面
図を製造工程順に示したものである。
【００５４】図３（ａ）は、非結晶シリコン薄膜の堆積
工程、結晶化工程、ゲート絶縁膜の堆積工程を経た状態
を示している。また、後に説明するｐチャネル薄膜トラ
ンジスタ部３０については、さらにゲート電極の堆積お
よびパターニング工程を経た後の不純物注入工程を示し
ている。以下、工程順に説明する。
【００５５】まず、非結晶シリコン薄膜の堆積工程にお
いて、ガラス基板１０上にＳｉＯ2からなるコート層１
１を介して非結晶シリコン薄膜（図示せず）を形成す
る。非結晶シリコン薄膜は膜厚５０ｎｍで、プラズマＣ
ＶＤ法で形成する。次に結晶化工程において前記非結晶
シリコン薄膜を結晶化させて、多結晶シリコン薄膜１３
を形成する。本実施形態３では、多結晶シリコン薄膜１
３の形成には、まず窒素中にて４５０℃、９０分の熱処
理を行い、膜中の水素濃度を低減させた。その後、エネ
ルギー密度３５０ｍＪ／ｃｍ2のエキシマレーザー光を
照射して前記非結晶シリコン薄膜を溶融、結晶化させる
ことにより多結晶シリコン薄膜１３を形成した。
【００５６】次に多結晶シリコン薄膜１３を、薄膜トラ
ンジスタの形状に加工した後、ゲート絶縁膜の堆積工程
において、プラズマＣＶＤ法を用いてゲート絶縁膜１４
を形成する。ゲート絶縁膜１４は、酸化シリコン薄膜を
用い、膜厚は１００ｎｍとした。
【００５７】ゲート絶縁膜１４を形成後、ゲート電極の
堆積およびパターニング工程において、第一の導電型で
あるｐチャネル薄膜トランジスタ部３０上にゲート電極
１５を形成する。このとき第二の導電型であるｎチャネ
ル薄膜トランジスタ部３１と画素トランジスタ３２上は
ゲート電極材料の被覆部１４ａにより被覆しておく。
【００５８】次に、不純物注入工程において、ｐチャネ
ル薄膜トランジスタ部３０上のゲート電極１５をマスク
として第一の導電型であるＢイオンを図３（ａ）の矢印
２８方向に注入する。Ｂイオンは水素希釈率９５％のＢ
2Ｈ6ガスをプラズマ分解してイオンを生成し、生成した
イオンの質量分離工程を行うことなく加速させて基板に
注入した。注入は加速電圧を８０ｋＶ、注入量を２×１
０15ｃｍ-2とした。この工程により、ｐチャネル薄膜ト
ランジスタ部３０にのみＢイオンが注入され、ソースお
よびドレイン領域が形成される。
【００５９】図３（ｂ）は、ｎチャネル薄膜トランジス
タ部３１と画素駆動用トランジスタ部３２における不純
物注入工程を示している。第二の導電型であるｎチャネ
ル薄膜トランジスタ部３１上にゲート電極１５を形成
し、第二の導電型を有するｎチャネル薄膜トランジスタ
部３１を形成するため、Ｐイオン、Ａｓイオンを矢印２
８方向に連続注入する。
【００６０】Ｐイオン、Ａｓイオンの注入は加速電圧９
０ｋＶ、注入量２×１０15ｃｍ-2とした。不純物注入
後、エネルギー密度４００ｍＪ／ｃｍ2にてエキシマレ
ーザーによる熱処理を行った。この熱処理で注入した不
純物の活性化が行なわれ、Ｐイオンの分子の拡散速度が
Ａｓイオンの分子の拡散速度よりも速いため、Ｐイオン
の分子のみがチャネル内部に拡散していく。これによ
り、ＰイオンによるＬＤＤ領域１３ｂとＡｓイオンによ
る拡散層領域１３ｃが形成された。
【００６１】したがって、画素駆動用トランジスタ部３
２には、拡散層領域１３ｃのソース領域とチャネル領域
１３ａの間、および拡散層領域１３ｃのドレイン領域と
チャネル領域１３ａの間に、ＬＤＤ領域１３ｂが形成さ
れていることになる。
【００６２】次に、図３（ｄ）に示したように酸化シリ
コンからなる膜厚４００ｎｍの層間絶縁膜１７を形成す
る。層間絶縁膜１７形成後、第一および第二の導電型の
薄膜トランジスタのソースおよびドレイン領域上にコン
タクトホールを開口する。コンタクトホール開口後、画
素駆動用の薄膜トランジスタ３２に透明導電膜（ＩＴ
Ｏ）にて画素電極２０を形成する。画素電極２０を形成
後、Ａｌからなるソース電極１８およびドレイン電極１
９を形成して窒化シリコン薄膜からなる保護絶縁膜２２
を形成する。保護絶縁膜２２形成後、画素電極上の保護
絶縁膜２２を選択的に除去すれば薄膜トランジスタアレ
イが完成する。
【００６３】なお、本実施形態３ではＰイオン、Ａｓイ
オンを連続注入したが、あらかじめ２種類の不純物をシ
リコン薄膜に混合した後、注入する方法としてもよい。
【００６４】また、本実施形態３では画素駆動用薄膜ト
ランジスタにＬＤＤ構造を有する場合について説明した
が、駆動回路部のｎチャネル薄膜トランジスタの一部に
ＬＤＤ構造を用いてもよい。この場合は、特に信頼性の
向上に効果がある。
【００６５】（実施の形態４）実施形態４は、本発明の
アクティブマトリックスアレイを用いて液晶表示装置を
製造したものである。この表示装置は、ガラス基板１０
上に薄膜トランジスタを形成したアクティブマトリック
スアレイ基板とこのアクティブマトリックスアレイ基板
に対向する対向基板を備えている。この対向基板には、
カラーフィルター層２３と、ブラックマトリックス２４
と、前記カラーフィルター層２３およびブラックマトリ
ックス２４上に形成されたＩＴＯ薄膜からなる透明導電
膜２１とが形成されている。アクティブマトリックスア
レイ基板と対向基板との間には、液晶２６が注入されて
いる。液晶２６の注入は、配向膜２５を塗布し、ラビン
グ処理を行ない、双方の基板を張り合わせた後行った。
また、偏光板２７がガラス基板１０上に設けられてい
る。本液晶表示装置は、薄膜トランジスタをスイッチン
グ素子として画素電極２０を駆動して液晶を充電し画像
表示を行なう。
【００６６】なお、本実施形態４では画素駆動用薄膜ト
ランジスタにＬＤＤ構造を有する場合に関して説明した
が、駆動回路部のｎチャネル薄膜トランジスタの一部に
ＬＤＤ構造を用いてもよい。この場合は、特に信頼性の
向上に効果がある。
【００６７】
【発明の効果】以上のように本発明の薄膜トランジスタ
の製造方法によれば、前記熱処理工程においては外部か
らの熱処理によりシリコン薄膜の中の異なる原子は、拡
散速度が異なることになる。すなわち、分子量の大きい
ものは分子量の小さいものより拡散速度が遅い。このた
め、シリコン薄膜中に濃度の異なる領域を形成すること
ができ、工程数を増加させることなく、自己整合的にＬ
ＤＤ領域および拡散層領域を形成することができる。
【００６８】また本発明の液晶表示装置用アクティブマ
トリックスアレイまたは液晶表示装置によれば、ＬＤＤ
領域の全範囲がゲート電極下に形成されているので、動
作中に発生するホットキャリアの注入に対し、ゲートの
制御が可能となるため、信頼性が向上する。すなわち、
ホットキャリアが注入されても、ＬＤＤ領域はゲート電
極の下側にすべて含まれているため、ゲートに加わる電
圧によるクーロン力によって再びホットキャリアを放出
（デトラップ）させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る薄膜トランジスタの
製造工程を示す断面図
【図２】本発明の実施形態２に係る薄膜トランジスタの
製造工程を示す断面図
【図３】本発明の実施形態３に係る液晶表示用アクティ
ブマトリックスアレイの製造工程を示す断面図
【図４】本発明の液晶表示装置の一実施形態を示す断面
図
【図５】従来のＬＤＤ構造を有する薄膜トランジスタの
製造工程の一例を示す断面図
【符号の説明】
１０ ガラス基板 １１ コート層 １２ 非結晶シリコン薄膜 １３ 多結晶シリコン薄膜 １３ａ チャネル領域 １３ｂ ＬＤＤ領域 １３ｃ 拡散層領域 １４ ゲート絶縁膜 １４ａ 被覆部 １５ ゲート電極 １６ フォトレジストマスク １７ 層間絶縁膜 １８ ソース電極 １９ ドレイン電極 ２０ 画素電極 ２１ 透明導電膜 ２２ 保護絶縁膜 ２３ カラーフィルター ２４ ブラックマトリクス ２５ 配向膜 ２６ 液晶 ２７ 偏光板 ２８ レーザー照射方向またはイオン注入方向 ２９ レーザー照射方向 ３０ ｐチャネル薄膜トランジスタ部 ３１ ｎチャネル薄膜トランジスタ部 ３２ 画素駆動用薄膜トランジスタ部

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 非結晶のシリコン薄膜をガラス基板上に
    堆積するシリコン薄膜の堆積工程と、前記非結晶のシリ
    コン薄膜をレーザーにより結晶化させる結晶化工程と、
    前記シリコン薄膜上にゲート絶縁膜を堆積するゲート絶
    縁膜の堆積工程と、前記ゲート絶縁膜上にゲート電極を
    堆積、パターニングするゲート電極の堆積およびパター
    ニング工程と、前記ゲート絶縁膜と前記ゲート電極を通
    して２種類の異なる不純物を前記シリコン薄膜に注入す
    る不純物注入工程と、前記不純物の注入後前記シリコン
    薄膜を熱処理する熱処理工程とを備え、前記熱処理工程
    において前記シリコン薄膜のソース領域とチャネル領域
    との間およびドレイン領域とチャネル領域との間に、低
    濃度不純物注入領域（ＬＤＤ領域）を形成することを特
    徴とする薄膜トランジスタの製造方法。
  2. 【請求項２】 前記結晶化を前記結晶化工程で行うこと
    に代えて、前記熱処理工程において、前記結晶化を熱処
    理と兼ねて行う請求項１記載の薄膜トランジスタの製造
    方法。
  3. 【請求項３】 前記不純物注入にイオンドーピング法を
    用いる請求項１または２記載の薄膜トランジスタの製造
    方法。
  4. 【請求項４】 前記２種類の異なる不純物として燐(Ｐ)
    および砒素(Ａｓ)を用いる請求項１または２記載の薄膜
    トランジスタの製造方法。
  5. 【請求項５】 前記熱処理にアルゴンまたはエキシマレ
    ーザーを用いてレーザーアニールを行う請求項１または
    ２記載の薄膜トランジスタの製造方法。
  6. 【請求項６】 前記熱処理をガラス基板の裏面よりレー
    ザーアニールにより行う請求項１または２記載の薄膜ト
    ランジスタの製造方法。
  7. 【請求項７】 薄膜トランジスタを備えた液晶表示装置
    用アクティブマトリックスアレイであって、前記薄膜ト
    ランジスタのうち少なくとも画素電極を駆動する薄膜ト
    ランジスタが、非結晶のシリコン薄膜をガラス基板上に
    堆積するシリコン薄膜の堆積工程と、前記非結晶のシリ
    コン薄膜をレーザーにより結晶化させる結晶化工程と、
    前記シリコン薄膜上にゲート絶縁膜を堆積するゲート絶
    縁膜の堆積工程と、前記ゲート絶縁膜上にゲート電極を
    堆積、パターニングするゲート電極の堆積およびパター
    ニング工程と、前記ゲート絶縁膜と前記ゲート電極を通
    して２種類の異なる不純物を前記シリコン薄膜に注入す
    る不純物注入工程と、前記不純物の注入後前記シリコン
    薄膜を熱処理する熱処理工程とを備え、前記熱処理工程
    において前記シリコン薄膜のソース領域とチャネル領域
    との間およびドレイン領域とチャネル領域との間に、Ｌ
    ＤＤ領域を形成する薄膜トランジスタの製造方法により
    形成されたＬＤＤ領域を有する薄膜トランジスタである
    ことを特徴とする液晶表示装置用アクティブマトリック
    スアレイ。
  8. 【請求項８】 前記結晶化を前記結晶化工程で行うこと
    に代えて、前記熱処理工程において、前記結晶化を熱処
    理と兼ねて行う薄膜トランジスタの製造方法により、前
    記ＬＤＤ領域を有する薄膜トランジスタが形成されてい
    る請求項７記載の液晶表示装置用アクティブマトリック
    スアレイ。
  9. 【請求項９】 前記不純物注入にイオンドーピング法を
    用いる薄膜トランジスタの製造方法により、前記ＬＤＤ
    領域を有する薄膜トランジスタが形成されている請求項
    ７または８記載の液晶表示装置用アクティブマトリック
    スアレイ。
  10. 【請求項１０】 前記２種類の異なる不純物として燐
    (Ｐ)および砒素(Ａｓ)を用いる薄膜トランジスタの製造
    方法により、前記ＬＤＤ領域を有する薄膜トランジスタ
    が形成されている請求項７または８記載の液晶表示装置
    用アクティブマトリックスアレイ。
  11. 【請求項１１】 前記熱処理にアルゴンまたはエキシマ
    レーザーを用いてレーザーアニールを行う薄膜トランジ
    スタの製造方法により、前記ＬＤＤ領域を有する薄膜ト
    ランジスタが形成されている請求項７または８記載の液
    晶表示装置用アクティブマトリックスアレイ。
  12. 【請求項１２】 前記熱処理をガラス基板の裏面よりレ
    ーザーアニールにより行う薄膜トランジスタの製造方法
    により、前記ＬＤＤ領域を有する薄膜トランジスタが形
    成されている請求項７または８記載の液晶表示装置用ア
    クティブマトリックスアレイ。
  13. 【請求項１３】 薄膜トランジスタを備えたアクティブ
    マトリックスアレイ基板と、前記アクティブマトリック
    スアレイ基板に対向する対向基板とを備えた液晶表示装
    置であって、前記薄膜トランジスタのうち少なくとも画
    素電極を駆動する薄膜トランジスタが、非結晶のシリコ
    ン薄膜をガラス基板上に堆積するシリコン薄膜の堆積工
    程と、前記非結晶のシリコン薄膜をレーザーにより結晶
    化させる結晶化工程と、前記シリコン薄膜上にゲート絶
    縁膜を堆積するゲート絶縁膜の堆積工程と、前記ゲート
    絶縁膜上にゲート電極を堆積、パターニングするゲート
    電極の堆積およびパターニング工程と、前記ゲート絶縁
    膜と前記ゲート電極を通して２種類の異なる不純物を前
    記シリコン薄膜に注入する不純物注入工程と、前記不純
    物の注入後前記シリコン薄膜を熱処理する熱処理工程と
    を備え、前記熱処理工程において前記シリコン薄膜のソ
    ース領域とチャネル領域との間およびドレイン領域とチ
    ャネル領域との間に、ＬＤＤ領域を形成する薄膜トラン
    ジスタの製造方法により形成されたＬＤＤ領域を有する
    薄膜トランジスタであることを特徴とする液晶表示装
    置。
  14. 【請求項１４】 前記対向基板上に、カラーフィルター
    層と、ブラックマトリックスと、前記カラーフィルター
    層および前記ブラックマトリックス上に形成されたＩＴ
    Ｏ薄膜からなる透明導電層とを備えた請求項１３記載の
    液晶表示装置。
  15. 【請求項１５】 前記結晶化を前記結晶化工程で行うこ
    とに代えて、前記熱処理工程において、前記結晶化を熱
    処理と兼ねて行う薄膜トランジスタの製造方法により、
    前記ＬＤＤ領域を有する薄膜トランジスタが形成されて
    いる請求項１３または１４記載の液晶表示装置。
  16. 【請求項１６】 前記不純物注入にイオンドーピング法
    を用いる薄膜トランジスタの製造方法により、前記ＬＤ
    Ｄ領域を有する薄膜トランジスタが形成されている請求
    項１３、１４または１５記載の液晶表示装置。
  17. 【請求項１７】 前記２種類の異なる不純物として燐
    (Ｐ)および砒素(Ａｓ)を用いる薄膜トランジスタの製造
    方法により、前記ＬＤＤ領域を有する薄膜トランジスタ
    が形成されている請求項１３、１４または１５記載の液
    晶表示装置用。
  18. 【請求項１８】 前記熱処理にアルゴンまたはエキシマ
    レーザーを用いてレーザーアニールを行う薄膜トランジ
    スタの製造方法により、前記ＬＤＤ領域を有する薄膜ト
    ランジスタが形成されている請求項１３、１４または１
    ５記載の液晶表示装置。
  19. 【請求項１９】 前記熱処理をガラス基板の裏面よりレ
    ーザーアニールにより行う薄膜トランジスタの製造方法
    により、前記ＬＤＤ領域を有する薄膜トランジスタが形
    成されている請求項１３、１４または１５記載の液晶表
    示装置用。
JP8310609A 1996-11-21 1996-11-21 薄膜トランジスタの製造方法および液晶表示装置 Pending JPH10154813A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8310609A JPH10154813A (ja) 1996-11-21 1996-11-21 薄膜トランジスタの製造方法および液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8310609A JPH10154813A (ja) 1996-11-21 1996-11-21 薄膜トランジスタの製造方法および液晶表示装置

Publications (1)

Publication Number Publication Date
JPH10154813A true JPH10154813A (ja) 1998-06-09

Family

ID=18007327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8310609A Pending JPH10154813A (ja) 1996-11-21 1996-11-21 薄膜トランジスタの製造方法および液晶表示装置

Country Status (1)

Country Link
JP (1) JPH10154813A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277202A (ja) * 2004-03-25 2005-10-06 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
JP2006049696A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 薄膜トランジスタの製造方法
JP2024095986A (ja) * 2022-12-29 2024-07-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板及びそれを含む表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277202A (ja) * 2004-03-25 2005-10-06 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
JP2006049696A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 薄膜トランジスタの製造方法
US7148091B2 (en) 2004-08-06 2006-12-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing thin film transistor
JP2024095986A (ja) * 2022-12-29 2024-07-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板及びそれを含む表示装置

Similar Documents

Publication Publication Date Title
US5595944A (en) Transistor and process for fabricating the same
JP3274081B2 (ja) 薄膜トランジスタの製造方法および液晶表示装置の製造方法
US6261875B1 (en) Transistor and process for fabricating the same
US20070161164A1 (en) Method of Manufacturing Semiconductor Device
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
KR100417539B1 (ko) 반도체장치
JPH0691032B2 (ja) 半導体装置の製造方法
JP2009048199A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
US6127210A (en) Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH10154813A (ja) 薄膜トランジスタの製造方法および液晶表示装置
JPH07202209A (ja) 薄膜トランジスタおよびその製造方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JPH11163366A (ja) 薄膜トランジスタの製造方法
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
JPH08316487A (ja) 薄膜半導体装置の製造方法
JPH11204800A (ja) 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JP3465772B2 (ja) 半導体装置の製造方法
JP3345756B2 (ja) 半導体装置の製造方法
JPH0684944A (ja) 薄膜トランジスタ
JP3953605B2 (ja) 薄膜トランジスタの製造方法
JP3357038B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置の製造方法
JP3467571B2 (ja) 薄膜トランジスタの製造方法