JPH10160806A - 半導体デバイス、及びそのプローブテスト方法 - Google Patents

Abstract

(57)【要約】 【課題】 少ないプローブ数のプローブカードで半導体
デバイスのプローブテストを行う。 【解決手段】 半導体デバイス６に形成された電極の数
よりも少ない数のプローブを備えたプローブカードを用
い、１つのチップのプローブテストを複数回のテストに
分けて行う。まず出力用プローブ３a₁〜３a₃₄を出力用
電極７₁〜７₆₈の奇数番目のものに接触させて１回目の
テストを実行する。２回目のテストは、プローブの接触
位置を出力用電極７₁〜７₆₈のピッチ分だけ右にずら
し、偶数番目のものに接触させて行う。入力用電極８₁
〜８₃₄は細長に形成されているので、１回目と２回目の
テストでは、入力用のプローブ３b₁〜３b₃₄は同じ入力
用電極８₁〜８₃₄に接触させられる。２回目のテストで
は１回目に測定できなかった項目をテストすると、合計
２回のテストによって半導体デバイス６の良否を判定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば液晶表示パ
ネルを駆動するドライバ用の半導体デバイス、及びその
プローブテスト方法にかかり、特に、多数の入出力用電
極を有する半導体デバイス及びそのプローブテスト方法
に関する。

【０００２】

【従来の技術】半導体デバイスは製造メーカー側で検査
され、不良品は除去されて、ユーザー側には良品だけが
渡されるのが普通であるが、そのような検査の際、パッ
ケージング工程を経た後で不良品が発見され、廃棄され
ると、プロセス工程で行った手間やチップが無駄になる
ばかりでなく、パッケージング工程の手間や、そのチッ
プが搭載されるパッケージも無駄になり、良品の製造コ
ストを上昇させる要因となってしまう。

【０００３】そこで一般には、パッケージング工程の前
に行われる個々のチップへの分割を行うダイシングイ工
程に先立って、ウェハプロセスが終了した後のウェハ状
態にて、プローブカードを用い、ウェハ上に形成された
全ての半導体デバイスの電極に順次プローブを当接さ
せ、ウェハ状態で半導体デバイスを動作させ、所定の電
気的試験を行って不良チップを除去し、不良チップにパ
ッケージング工程が行われることがないようにされてい
る。

【０００４】そのようなプローブカードを用いたテスト
は、プローブテストと呼ばれており、図６に、ウェハー
１１０に対するプローブテストを行っている状態を示し
た。このウェハー１１０内には多数のチップが形成さ
れ、マトリックス状に配置されているが、ここでは１つ
のチップ１０１上に設けられた電極１０２に、プローブ
カード１０４に植設されたプローブ１０２が当接されて
いる。

【０００５】一般に、プローブカード１０４にはプリン
ト基板が円盤状に成形されたものが用いられており、そ
の中央部には窓１０９が設けられて、窓１０９の周辺に
は、内側方向に向けて複数のプローブ１０３が植設され
ている。各プローブ１０３の根本の植設部分上には、樹
脂やセラミック材料がリング状に成形されて成る固定材
料１０５が配置され、各プローブ１０３はプリント基板
と固定材料１０５とで挟まれて固定されている。

【０００６】プローブカード１０４のプリント基板に
は、図示しない配線が形成されており、各プローブ１０
３がその配線の所定箇所に電気的に接続されて固定され
ている。さらに、そのプリント基板の配線の所定箇所に
はプローバ本体への接続に用いられる信号伝達用接続孔
が設けられている。かかるプローブカード１０４を、図
示せぬプローバ本体側に設けられているテストヘッドに
信号伝達用接続孔を用いてセットすると、図示せぬＬＳ
Ｉテスタの内部回路とプローブ１０３とが接続され、ウ
ェハ上の各プローブ１０３を対応する電極１０２に接触
させることにより、ウェハ状態の半導体デバイスとプロ
ーバ本体との間で信号を伝達できるように構成されてい
る。

【０００７】その際、各プローブ１０３をチップ１０１
の電極に正確に当接させ、実際に半導体デバイスが動作
できる電源電圧を供給するとともに、正常に動作し得る
状態にする必要があるため、プローブ１０３の本数は、
測定対象であるチップ１０１上に設けられた電極１０２
と同じ数だけ必要となる。

【０００８】そのようなプローブカード１０４を用い、
プローブテストを行う場合には、プローブカード１０４
をプローバに装着した状態にし、先ず、プローブ１０３
とウェハ１１０上の電極１０２との相対的な位置合わせ
をし、ウェハ１１０をプローブカード１０４側に移動さ
せ、チップ１０１上の各電極１０２を各プローブ１０３
にそれぞれ当接させる。

【０００９】確実に当接された状態で、ＬＳＩテスタか
ら電源電圧を供給すると共に所定の信号を入力し、出力
を測定してプローブテストを行う。プローブテストの結
果が良品を示していれば、プローブ１０３からウェハ１
１０を離し、次いで、チップ１０１のピッチ分だけ横方
向にウェハ１１０を移動させ、隣のチップの電極をプロ
ーブに接触させ、同様のプローブテストを行う。プロー
ブテスト結果が不良を示していれば、そのチップの表面
にはマーキングがされた後、隣のチップのプローブテス
トが行われる。不良品チップはダイシング工程を経た
後、マーキングにより除去される。

【００１０】ところで、一般に半導体デバイスでは、１
つのチップサイズを小さくするほど１ウエハ当りの取れ
数が多くなり、コスト的に有利となることから、チップ
面積はできるだで縮小することが望ましい。

【００１１】他方、近年では、液晶表示パネルを駆動す
るドライバ用半導体デバイスにあっては、１チップ内に
設けられる液晶ドライバの個数が増々増加しており、そ
のため、チップ上の電極数も多くなってきた。このよう
な状況の下、チップ面積の縮小化と相俟って、電極間ピ
ッチが狭くなり、１枚のプローブカードに植設されるプ
ローブの本数が増え、その間隔も狭くなってきた。

【００１２】プローブは、その先端と電極との当接圧力
を確保するため、先端部は細くて鋭利にされており、小
面積の電極と確実に接触し、電気的接続を確保できるよ
うに構成されているが、その反面、適当な弾力と繰返し
使用に対する耐久性を得るためには一定の太さが必要で
あり、そのため、プローブ形状は先端が細く、根元に近
づくにつれて太くなっている。

【００１３】そのようなプローブは、電極との当接圧力
を一定にするために、先端を同一平面上に位置させ、そ
の長さには一定の限界がある。一般に、プローブは、所
定半径の円形窓１０９周辺上に列設されているが、互い
の電気的絶縁性を保つため、根本の太さによって植設で
きるプローブの本数に制限が生じる。従って、プローブ
の高密度植設の限界が１枚のプローブカードに植設でき
るプローブの本数の限界となり、その本数が１チップ上
に設けることのできる電極個数の上限となってしまって
いる。このような状況が近年微細化が向上した半導体デ
バイスの、１チップ内に形成できるドライバ数を決める
要因となっていた。

【００１４】なお、プローブテストに用いられるＬＳＩ
テスタは、チップ内のドライバ数が増し、多チャンネル
化すると価格が急激に高騰するため、検査コストの上昇
を招いていることも問題視されている。

【００１５】

【発明が解決しようとする課題】本発明は上記不都合を
解決するために創作されたもので、プローブカードによ
るチップ上の電極個数の制限をなくすと共に、プローブ
テストコストを低減できる技術を提供することにある。

【００１６】

【課題を解決するための手段】液晶ドライバ等の同じド
ライバ回路が多数形成されている半導体デバイスにおい
ては、出力に用いられる電極の数は極めて多い反面、電
源や入力に用いられる電極の総数はそれほど多くない。
そして電源の電極により所定電圧を印加し、入力側の電
極に所定の信号を与えれば、半導体デバイスは動作し、
良品であれば、出力側の電極からは正常な信号が取り出
せる。この場合、測定対象とならない出力端子はオープ
ンのままでも動作に支障はない。従って、１回のテスト
では、所望の出力用電極にだけプローブを当接し、その
出力電圧(出力電流)を測定し、他の出力用電極は次回、
次次回のテストで測定すればよいことになる。

【００１７】本発明は上記知見にもとづいてなされたも
ので、従来はプローブテストを１回のテストで行うこと
を常識としていたものを覆すものであり、請求項１に記
載された発明方法は、複数のプローブを備えたプローブ
カードを用い、半導体デバイスに形成された電極上にプ
ローブを当接させて半導体デバイスのプローブテストを
行う半導体デバイスのプローブテスト方法であって、前
記プローブの本数は、一つの半導体デバイスに形成され
た電極の数よりも少なくし、前記一つの半導体デバイス
のプローブテストを複数回のテストに分け、前記複数回
のテストの各回ごとに前記プローブカードと前記半導体
デバイスとを相対移動させ、前記複数のプローブのうち
の少なくとも一部のプローブがテスト毎に異なる電極に
当接されるようにしたことを特徴とする。

【００１８】このようなプローブテスト方法によると、
相対移動によって１本のプローブを異なる電極に当接さ
せられるので、プローブテストを複数回のテストに分け
て行うことで、少ない本数のプローブで多数の電極を有
する半導体デバイスのプローブテストを行うことが可能
となる。

【００１９】その請求項１記載の半導体デバイスのプロ
ーブテスト方法については、請求項２記載の発明方法の
ように、前記プローブカードに備えられた複数のプロー
ブのうち、一部のプローブは、前記半導体デバイスに形
成された電極のうち、実質的に同一の接続線に接続され
た電極に、前記複数回のテストの各回とも当接されるよ
うにしておくと、各テスト毎に電圧を印加する必要があ
る電極には、必ずプローブが当接されるようになり、半
導体デバイスが正常に動作できる状態でプローブテスト
を行うことが可能となる。

【００２０】このようなプローブテスト方法に対応させ
るためには、半導体デバイス側では、請求項３記載の発
明装置のように少なくとも第１の電極群(例えば入力用
電極の群)と第２の電極群(例えば出力用電極の群)とを
有し、全体形状が略長方形にされ、長手方向に沿う一方
の縁に前記第１の電極群が列接され、その第１の電極群
の列と平行な方向に沿って前記第２の電極群が列接され
た半導体デバイスであって、前記第１の電極群の電極の
前記長手方向の長さは、前記第２の電極群の電極の長手
方向の長さの２倍以上にして半導体デバイスを構成し、
プローブと半導体デバイスとを第２の電極の群の電極の
ピッチで相対移動させると、第２の電極の群に対応する
プローブは、テスト毎に異なった電極に当接し、第１の
電極の群に対応するプローブは、テスト毎に同じ電極に
当接できるので、各テストごとに各電極の電気的測定を
行うことが可能となる。

【００２１】この場合、請求項４記載の発明装置のよう
に、前記第１の電極群の電極の前記長手方向の長さを、
前記第２の電極群の電極の長手方向の長さの２倍以上に
するのではなく、前記第１の電極群の電極または前記第
２の電極の群の電極のうち、互いに隣接して配置された
２個以上の電極が、前記半導体デバイス内の同じ接続線
に接続させておいても、一つのプローブは、テスト毎に
実質的に同じ電極に接続させることができる。

【００２２】ところで、プローブのうちには、全てのテ
ストで必要とされるものばかりでなく、テスト毎に必要
となったり不必要となったりする。

【００２３】その場合は、請求項５記載の発明装置のよ
うに、前記半導体デバイスの内部回路とは電気的に非接
続にされたダミー電極を設け、複数回行うテストのう
ち、今回行うテストには不必要なプローブはダミー電極
に当接させるようにすると、プローブが電極が設けられ
ていない半導体デバイス表面と当接しないようになり、
プローブ先端に絶縁性の異物が付着したり、半導体デバ
イス表面に傷がつかなくなるので好ましい。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明に係
る半導体デバイス及びそのプローブテスト方法の実施形
態を説明する。

【００２５】図２は、半導体デバイスの一例としてのＤ
ＳＴＮ液晶セグメントドライバを模式的に示す平面図で
ある。図１において符号６は、本発明の一例の半導体デ
バイスであり、チップの全体形状は略長方形に形成さ
れ、その表面には公知のプロセスを経て液晶ドライバ回
路の回路素子及び配線（図示せず）が設けられている。
なお、本発明方法はダイシング前のウェハ状態で行われ
るものであり、図１には、１枚のウェハ中の１つのチッ
プを示し、ウェハ全体は示さない。

【００２６】符号７₁〜７₆₈、８₁〜８₃₄は、半導体基板
表面に蒸着法やスパッタリング法によって全面成膜され
た金属薄膜がパターニングされたものであって、その上
部に形成された保護膜が部分的に除去されることによっ
て形成された電極であり、符号７(７₁〜７₆₈)で示した
ものは、いずれも液晶表示板に接続される出力用電極で
ある。また、符号８で示したものは、電源用及び入力用
電極である(符号８₁は電源の高電位側、符号８₂はグラ
ウンド側、符号８₃〜８₃₄はドライバの信号又は制御信
号が入力される入力用電極である)。

【００２７】各出力用電極７₁〜７₆₈は、略正方形に形
成されており、その寸法は、一辺が４０μｍで、電極間
間隔が１０μｍに配置されており、即ち、各出力用電極
７₁〜７₆₈は、５０μｍのピッチで等間隔で設けられて
いる。

【００２８】他方、電源用電極８₁、８₂と、各入力用電
極８₃〜８₃₄の形状は正方形ではなく、チップの長手方
向に伸びたやや細長の長方形形状にされており、電源及
び入力用電極８₁〜８₃₄の短辺の寸法は、出力用電極７₁
〜７₆₈の１辺と同じ４０μｍであるが、その幅Ｗは、出
力用電極７₁〜７₆₈の１辺の長さをＬ、出力用電極７₁〜
７₆₈の間の間隔をＳとし、入力用電極８₁〜８₃₄の長辺
を幅Ｗとすると、 Ｗ ＝ ２×Ｌ＋Ｓ …… (１) の大きさになるようにされている。従って、幅Ｗは、こ
こでは９０μｍになっている。

【００２９】この半導体デバイス６では、出力用電極７
₁〜７₆₈と、電源用及び入力用電極８₁〜８₃₄の合計個数
は９２個であるが、プローブの本数が６８本のプローブ
カードを用いて行うプローブテストを図２を用いて説明
する。

【００３０】そのプローブテストに用いられるプローブ
カードは、６８本のプローブのうち、３４本のプローブ
３a₁〜３a₃₄を出力用に、残りの３４本のプローブ３b₁
〜３b₃₄が電源、及び入力用とされており、全６８本の
プローブのうち、出力用のプローブ３a₁〜３a₃₄の先端
が同一直線上に位置し、電源用及び入力用のプローブ３
b₁〜３b₆₈の先端が、その直線と平行な直線上に位置す
るように構成されている。そのプロープカードをプロー
バーに装着し、ステージ上に載置したウェハーをローデ
ィングした後、相対位置合わせをし、ウェハーをプロー
ブカード側に移動させると、各プローブ３a₁〜３a₃₄、
３b₁〜３b₃₄は、ウェハー内の半導体デバイス６に形成
された電極と当接できるように構成されている。

【００３１】プローブ３a₁〜３a₃₄と、プローブ３b₁〜
３b₃₄の先端ピッチは１００μｍにされており、ウェハ
ーとそのプローブカードとの相対位置合わせによって、
出力用プローブ３a₁〜３a₃₄先端は、出力用電極７₁〜７
₆₈の１個おき、即ち、奇数番目の出力用電極７₁、７₃、
７₅……７₆₇上に位置される。

【００３２】このとき、入力用のプローブ３b₁〜３b₃₄
は、電源用及び入力用電極８₁〜８₃₄上に位置させられ
る。出力用のプローブ３a₁〜３a₃₄の先端が、出力用電
極７₁、７₃、７₅、……７₆₇の中心上に位置している場
合は、入力用のプローブ３b₁〜３b₃₄先端は、電源用及
び入力用電極８₁〜８₃₄の端部(図面では左に偏ったとこ
ろ)に位置される。

【００３３】このように、プローブカードとウェハとの
位置決めが行われ、ウェハを各プローブ３に当接させ、
１回目のテストを実行する。１回目のテストでは、ＬＣ
Ｄ用半導体デバイスの場合、出力用プローブ３a₁〜３a
₃₄が電極に当接された奇数番目の出力用電極７₁、７₃、
７₅……７₆₇に対応するＬＣＤドライバの出力の動作テ
ストを行う。また、電源用及び入力用電極８₁〜８₃₄に
おける入力側Ｉ／Ｏのテスト、電源リークの測定等の出
力用電極の全てを用いなくても行えるテストも、この１
回目のテストによって行う。これらのテストは後述する
２回目のテストにおいては、行う必要は無い。

【００３４】次に、同一チップの２回目のテストを行
う。その２回目のテストでは、プローブをウェハから離
し、ウェハを出力用電極７₁〜７₃₉の１ピッチ分の５０
μｍだけ右に移動させ、出力用のプローブ３a₁〜３a₃₄
を、偶数番目の出力用電極７₂、７₄、７₆……７₆₈上に
位置させた後、ウェハをプローブカード側に移動させ、
各プローブ３a₁〜３a₃₄をその偶数番目の出力用電極
７₂、７₄、７₆……７₆₈に当接させる。

【００３５】このとき、電源用及び入力用電極８₁〜８
₃₄が１００μｍの大きさであることから、入力側のプロ
ーブ３b₁〜３b₃₄については、１回目のテストと同一の
入力用電極８₁〜８₃₄に当接させられる。従って、２回
目のテストでは、１回目のテストと同様に全ての電源用
及び入力用電極８₁〜８₃₄に対して所望電圧を印加でき
る。その反面、１回目のテストでは測定できなかった偶
数番目の出力用電極７₂〜７₆₈に出力用のプローブ３a₁
〜３a₃₄が接続されたＬＣＤドライバの動作テストを行
うことができる。

【００３６】以上の２回のテストを行い、各出力電極７
₁〜７₆₈からの出力信号を測定し、その結果を判断す
る。いずれの出力電極７₁〜７₆₈からの信号にも異常が
検出されず、また、電源用及び入力用電極８₁〜８₃₄に
も異常が検出されなかった場合には、このテストの対象
チップである半導体デバイス６は良品であると判定す
る。他方、異常が検出された場合にはマーキングを行
い、後工程で不良品を除去できるようにする。いずれに
しろ、１つのチップのプローブテストが終了すると、ウ
ェハーを移動させ、未検査のチップのプローブテストを
開始する。このように、順次、ウェハ内のチップのプロ
ーブテストが行われ、全てのチップのプローブテストが
終了すると、そのウェハのプローブテストは完了する。

【００３７】なおテストの所要時間については、従来は
１チップ当たり約３．０秒程度であったところ、本発明
においては、その時間に、１回目のテストと２回目のテ
ストの間のウェハの移動時間（約０．１秒）と第２回目
のテストにおける偶数番目のＬＣＤドライバの動作テス
ト（約０．２秒）を加算した程度の増加で済む。プロー
ブテストが終了したウェハはダイシングによってチップ
に分割され、良品のチップみがキャリアテープに貼り付
けられてユーザに提供される。

【００３８】以上説明したように、本発明によれば、少
ない本数のプローブを用いて多数電極の半導体デバイス
６のプローブテストを行うことができる。

【００３９】なお、この半導体デバイス６に用いられる
キャリアテープは、図３の符号５０に示すようなもので
あり、銅箔パターン５１が設けられている。その銅箔パ
ターン５１によって、ＬＣＤ基板側の接続部５３と外部
回路側の接続部５４とが形成されており、中央の孔５２
内に上述のような半導体デバイス６を納め、銅箔パター
ン５１の孔５２上に位置する接続部分のうち、密ピッチ
の出力用電極側端子５１aと出力用電極端子７₁〜７₆₈を
接続し、疎ピッチの入力電圧側端子５１bと入力用電極
８₁〜８₃₄とを接続するとよい。

【００４０】上述の半導体チップ６は、チップの長辺に
だけ電極を配置しているものを説明したが、本発明の半
導体デバイスはそれに限定されるものではない。例え
ば、図４に示した半導体デバイス１６のように、一方の
長辺の縁に出力用電極１７₁〜１７_2nが等間隔で列設さ
れ、他方の長辺の縁に入力用電極１８₁〜１８_nが列設さ
れているものについて、短辺方向にも電極１１を設ける
ようにすると、電極個数をより一層増やすことが可能と
なる。この場合、短辺位置の電極１１は、入力用電極１
８₁〜１８_nと同じ方向(ウェハが電極の１ピッチ分移動
する方向)に延ばし、長方形にしておくと、プローブ先
端がチップ表面の電極以外の部分と当接しなくなり、プ
ローブ先端に絶縁性異物が付着せず、また、チップを傷
つけることがなくなって好ましい。

【００４１】なお、上記実施形態では電源用及び入力用
電極８₁〜８₃₄又は１８₁〜１８_nを細長い形状にするこ
とで各回のプローブテストの際、一つの入力用のプロー
ブは同じ入力用電極に当接されるように構成したが、こ
れに代え、図５の半導体デバイス２６のように、隣合う
入力用電極２８₁、２９₁(この半導体デバイスでは２８_k
と２９_kの組)同士を半導体デバイス２６内の配線３０
₁(２８_kと２９_kの組には配線３０_k)によって接続してお
くと、各回のテストで一つの入力用のプローブは、外見
上は別の入力用電極であるが、実質的に同じ入力用電極
に当接させることができる。すなわち電極の外見上は分
離されていても、内部的に同一の回路部分に接続されて
いれば、機能的に細長い電極と同等になる。短辺位置に
ついても、外見上分離しているが、半導体デバイス２６
内で接続される電極１１’を用いることができる。

【００４２】また上記実施形態ではテスト回数は２回と
したが、それに限定されるものではなく、３回以上の複
数回に分割することができる。例えば出力用電極の個数
が４００個ある半導体デバイスでは、１００本のプロー
ブを出力用に用い、４電極毎にプローブを当接させ、１
つのチップのプローブテストを４回に分けることができ
る。この場合、一回のプローブテストを行った後、出力
用電極のピッチだけウェハを移動させればよい。ｆ回に
分けた場合の入力用電極の幅Ｗ'は、上記(１)式に替
え、 Ｗ' ＝ ｆ×Ｌ＋(ｆ−１)×Ｓ …… (２) にするとよい。また、実質は１つの電極であっても、外
見上を分割させてもよい。

【００４３】

【発明の効果】本発明の半導体デバイスは、デバイスの
設計ルールがプローブカード側のプローブ本数の制限を
受けなくなる。従って、従来はプロセス上は製造可能で
あるにもかかわらず動作試験が不可能なために生産する
ことができなかった高密度な電極配置が本発明により可
能となり、電極をファインピッチ化して多数設け、チッ
プ面積の縮小化と取れ数の増加により、デバイスの製造
コストを引下げることが可能となる。

【００４４】プローブカードについては、従来以上のフ
ァインピッチ化の必要がなくなる。そればかりでなく、
プローブの必要本数は、デバイスの電極数以下になるの
で、プローブカードの製作コストを低減することも可能
である。

【００４５】さらに、１チップ内の異なる電極の信号の
テスト、例えば多数のドライバの出力信号のテストを複
数回に分けて行うことができるので、ＬＳＩテスタに必
要なチャンネル数が少なくて済み、ＬＳＩテスタのコス
トを低減することができる。また旧式のチャンネル数の
少ないＬＳＩテスタを用いて多ピンデバイスをテストす
ることができる。

【００４６】以上のように、本発明の半導体デバイスと
プローブテスト方法によれば、従来不可能だった多電
極、ファインピッチのデバイスを得ることができる。ま
た、その試験のためのコストを従来の一般的な試験コス
トに比べても引下げることができる。

【図面の簡単な説明】

【図１】 本発明の実施形態による半導体デバイスを模
式的に示す平面図

【図２】 (ａ)、(ｂ)：その半導体デバイスのプローブ
テスト方法を説明する図

【図３】 本発明の半導体デバイスに用いられるキャリ
アテープの一例

【図４】 本発明の半導体デバイスの変形例を示す平面
図

【図５】 本発明による半導体デバイスの別の変形例を
示す平面図

【図６】 従来の技術による半導体デバイスのプローブ
テスト方法を説明するための図

【符号の説明】

１……チップ ３……プローブ ４……プロー
ブカード ６……半導体デバイス(１チップ)
７……出力用電極 ８……入力用電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数のプローブを備えたプローブカード
   を用い、 半導体デバイスに形成された電極上にプローブを当接さ
   せて半導体デバイスのプローブテストを行う半導体デバ
   イスのプローブテスト方法であって、 前記プローブの本数は、一つの半導体デバイスに形成さ
   れた電極の数よりも少なくし、 前記一つの半導体デバイスのプローブテストを複数回の
   テストに分け、 前記複数回のテストの各回ごとに前記プローブカードと
   前記半導体デバイスとを相対移動させ、前記複数のプロ
   ーブのうち少なくとも一部のプローブがテスト毎に異な
   る電極に当接されるようにしたことを特徴とする半導体
   デバイスのプローブテスト方法。
2. 【請求項２】 前記プローブカードに備えられた複数の
   プローブのうち、一部のプローブは、前記複数回のテス
   トの各回とも、前記半導体デバイスに形成された電極の
   うちの実質的に同一の電極に当接されるようにしたこと
   を特徴とする請求項１記載の半導体デバイスのプローブ
   テスト方法。
3. 【請求項３】 少なくとも第１の電極群と第２の電極群
   とを有し、 全体形状が略長方形にされ、長手方向に沿う一方の縁に
   沿って前記第１の電極群が列設され、その第１の電極群
   の列と平行な方向に沿って前記第２の電極群が列設され
   た半導体デバイスであって、 前記第１の電極群の電極の前記長手方向の長さは、前記
   第２の電極群の電極の長手方向の長さの２倍以上にされ
   ていることを特徴とする半導体デバイス。
4. 【請求項４】 少なくとも第１の電極群と第２の電極群
   とを有し、 全体形状が略長方形にされ、長手方向に沿う一方の縁に
   沿って前記第１の電極群が列設され、その第１の電極群
   の列と平行な方向に沿って前記第２の電極群が列設され
   た半導体デバイスであって、 前記第１の電極群の電極または前記第２の電極群の電極
   のうち、互いに隣接して配置された２個以上の電極が、
   前記半導体デバイス内の同じ接続線に接続されているこ
   とを特徴とする半導体デバイス。
5. 【請求項５】 前記半導体デバイスの内部回路とは電気
   的に非接続にされたダミー電極が設けられていることを
   特徴とする請求項３又は請求項４のいずれか１項記載の
   半導体デバイス。