JPH10161155A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 静電気保護回路を構成する非線形素子に静電
気によるダッメジを受けるのを防止。 【解決手段】 いわゆるＴＯＰＩＴＯの液晶表示装置の
静電気保護回路の双方向ダイオードにおいて、走査信号
線と同時に形成されるゲート電極は該走査信号線と物理
的に分離されて形成されているとともに、走査信号配
線、ゲート電極、および前記他方の電極との接続は、Ｉ
ＴＯ膜によって保護膜に形成されたスルーホールを介し
てなされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、アクティブマトリクス型の液晶表示装置に関
する。

【０００２】

【従来の技術】アクティブマトリクス型の液晶表示装置
は、液晶を介して互いに対向配置される一対の透明基板
のうち一方の透明基板の液晶側の面に、ｘ方向に延在し
ｙ方向に並設される走査信号配線と、これら各走査信号
配線と絶縁されてｙ方向に延在しｘ方向に並設される映
像信号配線とが形成され、これら各信号配線によって囲
まれる矩形状の各領域が画素領域として構成されてい
る。

【０００３】そして、これら各画素領域には、走査信号
配線からの走査信号（電圧）によってオンされる薄膜ト
ランジスタと、このオンされた薄膜トランジスタを介し
て映像信号線からの映像信号（電圧）が印加される画素
電極とが備えられている。

【０００４】一方、このような液晶表示装置において、
各薄膜トランジスタは走査信号配線あるいは映像信号線
を通して何らかの原因によって印加される静電気によっ
て容易に特性が変化してしまうことから、いわゆる静電
気保護回路が備えられたものが知られるに到っている。

【０００５】すなわち、画素領域の集まりで構成される
表示部の周辺部であって、液晶が充填されている部分
に、該表示部を囲むようにして無終端の共通配線が形成
され、この共通線と各走査信号配線および各映像信号配
線とを、それぞれの交差部において双方向ダイオードを
介して互いに接続させることによって前記静電気保護回
路を形成している。このような静電気保護回路は、走査
信号配線あるいは映像信号配線から静電気が飛び込んで
きても、たとえば双方向ダイオード等からなる非線形素
子を介して前記共通配線に分散されてしまうことにな
り、薄膜トランジスタを保護できるようになる。

【０００６】この場合、前記双方向ダイオード等は、そ
の製造によって工程数を増大させないため、薄膜トラン
ジスタとほぼ同じ構成からなり、該薄膜トランジスタの
製造と並行して形成するとともに、そのゲート電極とソ
ース電極（あるいはドレイン電極）を導電層を介して互
いに接続させることによって構成している。

【０００７】一方、このような液晶表示装置は、明るい
画面表示を実現させるため、その画素領域において画素
電極をできるだけ大きくしていわゆる開口率を向上させ
る工夫がなされている。

【０００８】このことから、画素電極は、前記走査信号
配線、映像信号配線および薄膜トランジスタを覆って形
成される絶縁膜（保護膜）の上面に形成させ、かつ該絶
縁膜に形成されたコンタクトホールを介して前記薄膜ト
ランジスタの一方の電極（ソース電極）に接続させた構
成のものが知られるに到った。

【０００９】このような構成の液晶表示装置は、たとえ
ば映像信号配線等との接触を憂うことなく画素電極を大
きく形成できるようになることから開口率を向上させる
ことができる。

【００１０】この場合、前記静電保護回路を、上述した
ように薄膜トランジスタと並行して製造し、その製造工
程を増大させないようにして形成する場合、図５および
図６に示すような構成のものが知られている。ここで、
図５は、走査信号配線側の静電気保護回路の構成を示
し、図６は、映像信号配線側の静電気保護回路の構成を
示している。

【００１１】なお、図５、図６に示した構成は、本発明
の実施例の構成を把握することによって明瞭となること
から、ここでは、その詳細な説明は省略する。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うに構成された液晶表示装置は、その製造の過程におい
て上記双方向ダイオードの電気特性の一つであるスレシ
ュホルド電圧が通常の適正値からシフトしまう結果、該
双方向ダイオードのリーク電流が増大し、これにより、
各信号配線に供給される信号電圧が変動して、表示画質
に悪影響を与えるという弊害が指摘されるに到った。

【００１３】本発明者等は、この原因を追及した結果、
前記双方向ダイオードが最終的に形成されていない段階
で、既に形成されている走査信号配線あるいは共通配線
に静電気が飛び込んで来た場合に該双方向ダイオードの
スレシュホルド電圧がシフトしてしまうということを判
明するに到った。

【００１４】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、静電気保護回路を構成す
る非線形素子に静電気によるダッメジを受けることのな
い液晶表示装置を提供することにある。

【００１５】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には次のような手段からな
るものである。

【００１６】手段１．液晶を介して互いに対向配置され
る一対の透明基板のうちその一方の透明基板の液晶側の
面に、ｘ方向に延在しｙ方向に並設される走査信号配線
と、この走査信号配線に絶縁されｙ方向に延在しｘ方向
に並設される映像信号配線とが形成され、これら各信号
配線によって囲まれた各画素領域に、走査信号配線から
の走査信号の供給によってオンされる薄膜トランジスタ
と、このオンされた薄膜トランジスタを介して映像信号
配線からの映像信号が印加される画素電極とを備え、こ
の画素電極は前記各信号配線および薄膜トランジスタを
覆って形成される保護膜上に形成されているものであっ
て、前記各画素領域の集まりで構成される表示部を囲ん
で形成される共通配線と、この共通配線と前記各走査信
号配線との間にそれぞれ形成された非線形素子とで構成
される静電気保護回路を備え、かつ、この非線形素子
は、走査信号配線線と同時に形成されるゲート電極と、
このゲート電極の一部に積層されるゲート絶縁膜と半導
体層との積層体と、共通配線と同時に形成される一方の
電極と、ゲート電極に接続される他方の電極とを備える
双方向ダイオードによって形成されている液晶表示装置
において、走査信号線と同時に形成される前記ゲート電
極は該走査信号線と物理的に分離されて形成されている
とともに、走査信号配線、ゲート電極、および前記他方
の電極との接続は、ＩＴＯ膜によって保護膜に形成され
たスルーホールを介してなされていることを特徴とする
ものである。

【００１７】手段２．液晶を介して互いに対向配置され
る一対の透明基板のうちその一方の透明基板の液晶側の
面に、ｘ方向に延在しｙ方向に並設される走査信号配線
と、この走査信号配線に絶縁されｙ方向に延在しｘ方向
に並設される映像信号配線とが形成され、これら各信号
配線によって囲まれた各画素領域に、走査信号配線から
の走査信号の供給によってオンされる薄膜トランジスタ
と、このオンされた薄膜トランジスタを介して映像信号
配線からの映像信号が印加される画素電極とを備え、こ
の画素電極は、前記各信号配線および薄膜トランジスタ
を覆って形成される保護膜上に形成されているものであ
って、前記各画素領域の集まりで構成される表示部を囲
んで形成される共通配線と、この共通配線と前記映像信
号配線との間にそれぞれ形成された非線形素子とで構成
される静電気保護回路を備え、かつ、前記非線形素子
は、共通配線と同時に形成されるゲート電極と、このゲ
ート電極の一部に積層されるゲート絶縁膜と半導体層と
の積層体と、映像信号配線と同時に形成される一方の電
極と、ゲート電極に接続される他方の電極とを備える双
方向ダイオードによって形成されている液晶表示装置に
おいて、共通配線と同時に形成される前記ゲート電極は
該共通配線と物理的に分離されて形成されているととも
に、共通配線、ゲート電極、および前記他方の電極との
接続は、ＩＴＯ膜によって保護膜に形成されたスルーホ
ールを介してなされていることを特徴とするものであ
る。

【００１８】手段１のように構成した液晶表示装置は、
走査信号配線に静電気が飛び込んできた場合に、その静
電気は双方向ダイオードのゲート電極に印加されること
はなくなる。該ゲート電極に静電気が印加されるのは、
ＩＴＯ膜によって該走査信号配線とゲート電極との接続
がなされた時点、すなわち双方向ダイオードが完成され
た時点であることから、この時点では、該双方向ダイオ
ードのスレシュホルド電圧をシフトさせることはないと
いう効果を奏する。

【００１９】このため、静電気保護回路を構成する非線
形素子に静電気によるダッメジを受けることのない液晶
表示装置を得ることができるようになる。

【００２０】手段２のように構成した液晶表示装置は、
共通配線に静電気が飛び込んできた場合に、その静電気
は双方向ダイオードのゲート電極に印加されることはな
くなる。該ゲート電極に静電気が印加されるのは、ＩＴ
Ｏ膜によって該共通配線とゲート電極との接続がなされ
た時点、すなわち双方向ダイオードが完成された時点で
あることから、この時点では、該双方向ダイオードのス
レシュホルド電圧をシフトさせることはないという効果
を奏する。

【００２１】このため、静電気保護回路を構成する非線
形素子に静電気によるダッメジを受けることのない液晶
表示装置を得ることができるようになる。

【００２２】

【発明の実施の形態】以下、本発明による液晶表示装置
の一実施例について図１ないし図４を用いて説明をす
る。

【００２３】ＴＦＴ基板の全体構成 まず、図２は、液晶を介して互いに対向配置される一対
の透明基板のうち一方の透明基板、いわゆるＴＦＴ基板
ＴＦＴＳＵＢと称される透明基板の液晶側の面の構成を
示す平面図である。なお、ＴＦＴ基板ＴＦＴＳＵＢと対
向配置される他の透明基板は図示していないが、図中一
点鎖線の個所を外輪郭として対向配置され、その液晶側
の面には各画素に共通な共通電極（透明電極）が形成さ
れているとともに、カラー表示の場合には対応する画素
毎にカラーフィルタが形成されている。

【００２４】図２において、このＴＦＴ基板ＴＦＴＳＵ
Ｂは、その製造工程において、規定よりも若干大きめの
ものが用意され、加工がなされた時点で図中ＣＵＴＬＮ
の部分でカッテングされてその周辺部が排除されるよう
になっている。このような部分を予め設けているのは、
後に詳述するように、この部分に第１静電気保護回路を
形成するためである。

【００２５】このようなＴＦＴ基板ＦＴＦＳＵＢの面に
は、まず、図中ｘ方向に延在しｙ方向に並設された走査
信号配線Ｇ０〜Ｇｉ〜Ｇｎが形成されている。これら各
走査信号配線Ｇ０〜Ｇｉ〜Ｇｎのそれぞれの一端（図中
左側）には、図中ＣＵＴＬＮの内側に近接されてその端
子部ＧＰＡＤが備えられている。これら各端子部ＧＰＡ
Ｄは、走査信号を供給するためのたとえば外付けの駆動
回路に接続される端子部となるものである。また、各走
査信号配線Ｇ０〜Ｇｉ〜Ｇｎのそれぞれの他端（図中右
側）には、図中ＣＵＴＬＮの外側に延在されかつ非線形
素子ＩＮＴを介して透明基板ＴＦＴの周辺に形成された
いわゆるガードリングＧＲと称される無終端の配線に接
続されている。このガードリングＧＲと非線形素子ＩＮ
Ｔは前記第１静電気保護回路を構成するようになってい
る。すなわち、ＴＦＴ基板ＴＦＴＳＵＢの製造の過程に
おいて、各走査信号配線Ｇ０〜Ｇｉ〜Ｇｎのいずれかに
何らかの原因によって静電気が飛び込んできた場合、非
線形素子ＩＴＮを介して該静電気をガードリングＧＲに
分散させるようになっている。

【００２６】また、これら各走査信号配線Ｇ０〜Ｇｉ〜
Ｇｎと層間絶縁膜を介して図中ｙ方向に延在しｘ方向に
並設された映像信号配線Ｄ１〜Ｄｉ〜Ｄｍが形成されて
いる。

【００２７】これら各映像信号配線Ｄ１〜Ｄｉ〜Ｄｍの
それぞれの一端（図中上側）には、図中ＣＵＴＬＮの内
側に近接されてその端子部ＤＰＡＤが備えられている。
これら各端子部ＤＰＡＤは、映像信号を供給するための
たとえば外付けの駆動回路に接続される端子部となるも
のである。また、各映像信号配線Ｄ０〜Ｄｉ〜Ｄｍのそ
れぞれの他端（図中下側）には、図中ＣＵＴＬＮの外側
にまで延在され非線形素子ＩＮＴを介して透明基板ＴＦ
Ｔの周辺に形成された前記ガードリングＧＲに接続され
ている。このガードリングＧＲと非線形素子ＩＮＴは前
記第１静電気保護回路を構成するようになっている。す
なわち、ＴＦＴ基板ＴＦＴＳＵＢの製造の過程におい
て、各映像信号配線Ｄ１〜Ｄｉ〜Ｄｍのいずれかに何ら
かの原因によって静電気が飛び込んできた場合、非線形
素子ＩＴＮを介して該静電気をガードリングＧＲに分散
させるようになっている。

【００２８】各走査信号配線Ｇ０〜Ｇｉ〜Ｇｎと各映像
信号配線Ｄ０〜Ｄｉ〜Ｄｍによって囲まれた領域のそれ
ぞれは画素領域を構成し、これら各画素領域（１，
１）、（１，２）、…、（２，１）、（２，２）、…、
（ｍ，ｎ）の集合によって表示部（図中点線で囲まれる
部分）を構成するようになっている。この表示部におけ
る各画素領域の詳細な構成は後に詳述する。

【００２９】さらに、この表示部の周辺部であって、対
向する他の透明基板ＯＰＳＵＢとの間に液晶が充填され
ている部分（その輪郭を構成する部分は液晶を封止する
シール剤が形成され図中一点鎖線で示している。）に、
第２静電気保護回路が形成されている。

【００３０】この第２静電気保護回路は、表示部を囲む
ようにして無終端の共通配線ＮＲＧＮＤが形成され、こ
の共通配線ＮＲＧＮＤは、これと交差する走査信号線Ｇ
０〜Ｇｎおよび映像信号線Ｄ１〜Ｄｍのそれぞれと非線
形素子ＮＲを介して接続されて構成されている。

【００３１】この、第２静電気保護回路は、ＴＦＴ基板
ＴＦＴＳＵＢの完成によってその周辺部が切断され、前
記第１静電気保護回路が除去された以後において、何ら
かの原因で走査信号配線Ｇｉあるいは映像信号配線Ｄｊ
に静電気が飛込んだ場合に、非線形素子ＮＲを介して共
通配線ＮＲＧＮＤに分散させる機能を有するようになっ
ている。

【００３２】なお、このような第２静電気保護回路にお
いて、走査信号配線Ｇ０〜Ｇｉ〜Ｇｎの非線形素子ＩＮ
Ｔを介した共通配線ＮＲＧＮＤとの接続部を走査信号配
線側の静電気保護回路と称し、映像信号配線Ｄ０〜Ｄｉ
〜Ｄｍの非線形素子ＩＮＴを介した共通配線ＮＲＧＮＤ
との接続部を映像信号配線側の静電気保護回路と称す
る。

【００３３】以下、各画素領域の構成、および前記第２
静電気保護回路を走査信号配線側の静電気保護回路と映
像信号配線側の静電気保護回路に分けて順次説明する。

【００３４】各画素領域の構成 これら各画素領域（１，１）、…、（ｍ，ｎ）のそれぞ
れは図３（ａ）に示すように構成されている。なお、同
図（ａ）のｂ−ｂ’線における断面図を同図（ｂ）に示
している。以下、製造工程順に各構成部材を説明する。

【００３５】同図において、まず、ＴＦＴ基板ＴＦＴＳ
ＵＢ上に走査信号配線Ｇｉ、Ｇｉ−１が図中ｘ方向に延
在されかつ互いに離間されて形成されている。この走査
信号配線Ｇｉ、Ｇｉ−１の材料としては特に限定される
ことはないが、この実施例では、たとえばＣｒとＭｏと
の合金層を用いている。

【００３６】また、この走査信号配線Ｇｉ（図中下側の
走査信号配線）の近傍は、薄膜トランジスタＴＦＴＴが
形成される領域となっており、前記走査信号配線Ｇｉの
形成時においてその一部が前記領域にまで延在されて薄
膜トランジスタＴＦＴのゲート電極２６Ｇが形成されて
いるようになっている。

【００３７】そして、このゲート電極２６Ｇを覆うよう
にして、順次ゲート絶縁膜２６Ｉとなる窒化シリコン膜
と、たとえばアモルファスＳｉからなる半導体層２６Ｓ
との積層体が形成されている。

【００３８】この半導体層２６Ｓの上面にドレイン電極
Ｅｄおよびソース電極Ｅｓをそれぞれ離間させて形成す
ることによって前記薄膜トランスジタ２６が形成される
ことになるが、これら各電極Ｅｄ、Ｅｓは映像信号配線
Ｄｊの形成時に同時に形成されるようになっている。

【００３９】すなわち、映像信号配線ＤｊはたとえばＣ
ｒとＭｏとの合金層から構成され、その一部が延在され
て形成されることによってドレイン電極Ｅｄが形成さ
れ、また、同時に後述する画素電極ＩＴＯとの導通を図
るべくソース電極Ｅｓが形成されている。

【００４０】なお、この映像信号配線Ｄｊは、前記走査
信号配線Ｇｉ等との絶縁を図るため、その交差部におい
て前述した窒化シリコン膜と半導体層との積層体の形成
時に同時に形成される層間絶縁膜３６上に形成されるよ
うになっている。

【００４１】そして、このように加工されたＴＦＴ基板
ＴＦＴＳＵＢの上面には、その全域に及んでたとえば窒
化シリコン膜からなる保護膜３８が形成されている。薄
膜トランジスタＴＦＴと液晶との直接の接触を回避して
該薄膜トランジスタＴＦＴの特性劣化を防止するためで
ある。

【００４２】さらに、この保護膜３８の上面には、画素
電極ＩＴＯがたとえばＩＴＯ（Indium-Tin-Oxide）から
なる透明導電材によって形成され、その一部は、下層の
保護膜３８に形成したコンタクトホールＴＨ０を通して
前記ソース電極Ｅｓに接続されている。

【００４３】このような画素電極ＩＴＯは、それを保護
膜２８上に形成することによって映像信号配線Ｄｊ、Ｄ
ｊ＋１との電気的接触を憂えることがないので、その面
積を大きくできいわゆる開口率を向上させることができ
るようになることは上述したとおりである。

【００４４】なお、画素電極ＩＴＯはその一部が延在さ
れて、図中の薄膜トランジスタＴＦＴをオンさせるため
の走査信号配線Ｇｉと隣接する他の走査信号配線Ｇｉ−
１に重畳されることにより、付加容量Ｃａｄｄが構成さ
れるようになっている。この付加容量Ｃａｄｄは、薄膜
トランジスタＴＦＴがオフした際に、画素電極ＩＴＯに
映像信号が長く蓄積させるため等に設けられたものであ
る。

【００４５】走査信号配線側の静電気保護回路の構成 図１（ａ）は、走査信号配線側の静電気保護回路の等価
回路を示し、同図（ｂ）は該等価回路と幾何学的配置が
同一となっている静電気保護回路の平面図を示し、さら
に、同図（ｃ）は同図（ｂ）のｃ−ｃ’線における断面
図を示している。

【００４６】図１から明らかになるように、共通配線Ｎ
ＲＧＮＤと走査信号配線Ｇｉとの接続を図る一対の非線
形素子は、それぞれ薄膜トランジスタＴＦＴとほぼ同様
の層構造を採用する双方向ダイオードとなっており、そ
のカソードと同一機能を有する電極（以下において、ド
レイン電極と称す）がゲート電極に接続されて構成され
ている。

【００４７】同図（ｂ）、（ｃ）において、まず、ＴＦ
Ｔ基板ＴＦＴＳＵＢの上面に図中ｘ方向に沿って走査信
号配線Ｇｉが形成されている。

【００４８】そして、この走査信号配線Ｇｉの両側のそ
れぞれには各双方向ダイオードのゲート電極を構成する
電極が前記走査信号配線Ｇｉと物理的に分離されて、該
走査信号配線Ｇｉの材料（ＧＭｌｙ）と同一の材料で該
走査信号配線Ｇｉの形成と同時に形成されている。

【００４９】この場合、従来技術の対応して示された図
５と比較して判るように、走査信号配線Ｇｉとゲート電
極とが電気的に接続して形成（このため、走査信号配線
Ｇｉと一体に形成されている）されているのに対して、
本実施例では、該ゲート電極が物理的に分離されて形成
されており、この製造段階ではそれらの間に電気的な接
続がなされていないものとなっている。

【００５０】このように構成されたゲート電極は、後の
工程によって走査信号配線Ｇｉとの接続が図られるよう
になるが、この接続がなれた時点で双方向ダイオードが
完成されるようになっている。このため、該双方向ダイ
オードの完成時点までの間に該走査信号配線Ｇｉに何ら
かの原因で静電気が飛び込んできたとしても、この静電
気は該ゲート電極に印加されることはないという効果を
奏する。

【００５１】そして、薄膜トランジスタＴＦＴの製造と
並行して、前記ゲート電極の表面の一部にゲート絶縁
膜、半導体層（ａＳｉ／ＧＩＮＳＬ）を順次積層させた
積層体が形成されている。この積層体は、薄膜トランジ
スタＴＦＴの製造と同様に一括した選択エッチングによ
って形成されるものとなっている。

【００５２】さらに、映像信号配線Ｄ１、…、Ｄｍと同
時に形成される共通配線ＮＲＧＮＤが図中ｙ方向に沿っ
て形成されている。

【００５３】この際、同時に、映像信号配線Ｄ１、…、
Ｄｍと同一の材料（ＤＭｌｙ）によって、一方の双方向
ダイオードＤＩＯ１においては、そのドレイン電極はそ
れ自体で、またソース電極はそれ自体で、それぞれ独立
に形成されるようになっている。

【００５４】また、他方の双方向ダイオードＤＩＯ２に
おいては、ドレイン電極はそれ自体で、またソース電極
は共通配線ＮＲＧＮＤと一体すなわち電気的に接続され
て形成されたものとなっている。

【００５５】そして、このように加工された表面には保
護膜ＰＡＳ（表示領域で説明した保護膜３８と同時に形
成される）が形成され、この保護膜ＰＡＳに形成された
コンタクトホールを介して、走査信号配線Ｇｉおよび共
通配線ＮＲＧＮＤとが各双方向ダイオードＤＩＯ１、Ｄ
ＩＯ２の対応する電極に接続されるようになっている。

【００５６】すなわち、ダイオードＤＩＯ１において
は、保護膜の上面に形成されるＩＴＯ（ＩＴＯｌｙ）に
よってドレイン電極（スルホールＴＨ２を介して）、ゲ
ート電極（スルホールＴＨ３を介して）、および共通配
線ＮＲＧＮＤ（スルホールＴＨ１を介して）とが互いに
接続され、また、ソース電極（スルホールＴＨ２を介し
て）および走査信号配線Ｇｉ（スルホールＴＨ１を介し
て）とが互いに接続されている。

【００５７】また、ダイオードＤＩＯ２においては、や
はり保護膜ＰＡＳの上面に形成されるＩＴＯによってド
レイン電極（スルホールＴＨ２を介して）、ゲート電極
（スルホールＴＨ１を介して）、および走査信号配線Ｇ
ｉ（スルホールＴＨ３を介して）とが互いに接続されて
いる。

【００５８】ここで、ダイオードＤＩＯ１、ＤＩＯ２の
各電極と走査信号配線Ｇｉおよび共通配線ＮＲＧＮＤと
の接続に要するＩＴＯは表示領域において形成する透明
電極ＩＴＯの形成時と同時に形成されるようになってい
る。

【００５９】映像信号配線側の静電気保護回路の構成 図４（ａ）は、映像信号配線側の静電気保護回路の等価
回路を示し、同図（ｂ）は該等価回路と幾何学的配置が
同一となっている静電気保護回路の平面図を示し、さら
に同図（ｃ）は同図（ｂ）のｃ−ｃ’線における断面図
を示している。

【００６０】この場合においても図１と同様に、共通配
線ＮＲＧＮＤと映像信号配線Ｄｉとの接続を図る一対の
非線形素子は、それぞれ薄膜トランジスタＴＦＴとほぼ
同様の層構造を採用する双方向ダイオードとなってお
り、そのカソードと同一機能を有する電極（以下におい
て、ドレイン電極と称す）がゲート電極に接続されて構
成されている。

【００６１】同図（ｂ）、（ｃ）において、まず、ＴＦ
Ｔ基板ＴＦＴＳＵＢの上面に図中ｘ方向に沿って共通配
線ＮＲＧＮＤが形成されている。この共通配線ＮＲＧＮ
Ｄは走査信号配線Ｇｉと同時に形成され、したがって走
査信号配線Ｇｉの材料と同一の材料（ＧＭｌｙ）で構成
されている。

【００６２】そして、この共通配線ＮＲＧＮＤの一方の
側には２つの双方向ダイオードＤＩＯ１、ＤＩＯ２のそ
れぞれのゲート電極を構成する電極が互いに物理的に分
離され、かつ、前記共通配線ＮＲＧＮＤとも物理的に分
離されて形成されている。この場合における各電極も走
査信号配線Ｇｉの形成と同時に形成され、該走査信号配
線Ｇｉと同一の材料（ＧＭＬｙ）で構成されている。

【００６３】この場合、従来技術の対応して示された図
６と比較して判るように、双方向ダイオードＤＩＯ２の
ゲート電極が共通配線ＮＲＧＮＤと電気的に接続されて
形成（このため、共通配線ＮＲＧＮＤと一体に形成され
ている）されているのに対して、本実施例では該共通配
線ＮＲＧＮＤと物理的に分離されて形成され、この製造
段階ではそれらの間に電気的な接続がなされていないも
のとなっている。

【００６４】このように構成されたゲート電極は、後の
工程によって共通配線ＮＲＧＮＤとの接続が図られるよ
うになるが、この接続がなれた時点で双方向ダイオード
が完成されるようになっている。このため、該双方向ダ
イオードの完成時点までの間に該走査信号配線Ｇｉに何
らかの原因で静電気が飛び込んできたとしても、この静
電気は該ゲート電極に印加されることはないという効果
を奏する。

【００６５】そして、薄膜トランジスタＴＦＴの製造と
並行して、前記ゲート電極の表面の一部にゲート絶縁
膜、半導体層を順次積層させた積層体（ａＳｉ／ＧＩＮ
ＳＬ）が形成されている。この積層体は、薄膜トランジ
スタＴＦＴの製造と同様に一括した選択エッチングによ
って形成されるものとなっている。

【００６６】さらに、映像信号配線Ｄｉが図中ｙ方向に
沿って形成されている。

【００６７】この場合、双方向ダイオードＤＩＯ２にお
いて、そのソース電極は映像信号配線Ｄｉから延在され
た延在部によって形成されているが、ドレイン電極はそ
れ自体独立のものとして形成されている。

【００６８】一方、双方向ダイオードＤＩＯ１におい
て、そのドレイン電極は映像信号配線Ｄｉから延在され
た延在部によって形成されているが、ソース電極はそれ
自体独立のものとして形成されている。

【００６９】このように加工された表面には保護膜ＰＡ
Ｓ（表示領域で説明した保護膜３８と同時に形成され
る）が形成され、この保護膜ＰＡＳに形成されたコンタ
クトホールを介して、走査信号配線Ｇｉおよび共通配線
ＮＲＧＮＤとが各双方向ダイオードＤＩＯ１、ＤＩＯ２
の対応する電極に接続されている。

【００７０】すなわち、ダイオードＤＩＯ１において
は、保護膜ＰＡＳの上面に形成されるＩＴＯ（ＩＴＯｌ
ｙ）によってドレイン電極（スルホールＴＨ２を介し
て）、ゲート電極（スルホールＴＨ３を介して）、およ
び共通配線ＮＲＧＮＤ（スルホールＴＨ１を介して）と
が互いに接続され、また、ダイオードＤＩＯ２において
は、ソース電極（スルホールＴＨ２を介して）および走
査信号配線Ｇｉ（スルホールＴＨ１を介して）とが互い
に接続されている。

【００７１】以上、本実施例による液晶表示装置によれ
ば、走査信号配線あるいは共通配線に静電気が飛び込ん
できた場合に、その静電気は双方向ダイオードのゲート
電極に印加されることはなくなる。該ゲート電極に静電
気が印加されるのは、ＩＴＯ膜によって該走査信号配線
とゲート電極との接続がなされた時点、すなわち双方向
ダイオードが完成された時点であることから、この時点
では、該双方向ダイオードのスレシュホルド電圧をシフ
トさせることはないという効果を奏する。

【００７２】このため、静電気保護回路を構成する非線
形素子に静電気によるダッメジを受けることのない液晶
表示装置を得ることができるようになる。

【００７３】本実施例では、その画素領域の構成として
図３に示すような構成ものを掲げたが、保護膜上に画素
電極ＩＴＯが形成されている限りにおいて、必ずしもこ
のような構成に限定する必要がないことはいうまでもな
い。

【００７４】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、その静電気保護回
路を構成する非線形素子に静電気によるダッメジを受け
ることのないものを得ることができるようになる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の走査信号配線側の
第２静電気保護回路の一実施例を示す構成図で、（ａ）
は等価回路、（ｂ）は平面図、（ｃ）は（ｂ）のｃ−
ｃ’線における断面図である。

【図２】本発明による液晶表示装置のＴＦＴ基板の一実
施例を示す全体概略平面図である。

【図３】本発明による液晶表示装置のＴＦＴ基板面に形
成された画素領域の構成の一実施例を示す構成図で、
（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線における断
面図である。

【図４】本発明による液晶表示装置の映像信号配線側の
第２静電気保護回路の一実施例を示す構成図で、（ａ）
は等価回路、（ｂ）は平面図、（ｃ）は（ｂ）のｃ−
ｃ’線における断面図である。

【図５】従来の走査信号配線側の第２静電気保護回路の
一例を示す構成図で、図１に対応した図である。

【図６】従来の映像信号配線側の第２静電気保護回路の
一例を示す構成図で、図４に対応した図である。

【符号の説明】

Ｇ０〜Ｇｎ……走査信号配線、Ｄ１〜Ｄｍ……映像信号
配線、ＮＲＧＮＤ……共通配線、ＤＩＯ１，ＤＩＯ２…
…ダイオード、ＩＴＯ……ＩＴＯ膜。

フロントページの続き (72)発明者 中野 泰 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 液晶を介して互いに対向配置される一対
   の透明基板のうちその一方の透明基板の液晶側の面に、
   ｘ方向に延在しｙ方向に並設される走査信号配線と、こ
   の走査信号配線に絶縁されｙ方向に延在しｘ方向に並設
   される映像信号配線とが形成され、これら各信号配線に
   よって囲まれた各画素領域に、走査信号配線からの走査
   信号の供給によってオンされる薄膜トランジスタと、こ
   のオンされた薄膜トランジスタを介して映像信号配線か
   らの映像信号が印加される画素電極とを備え、この画素
   電極は前記各信号配線および薄膜トランジスタを覆って
   形成される保護膜上に形成されているものであって、 前記各画素領域の集まりで構成される表示部を囲んで形
   成される共通配線と、この共通配線と前記各走査信号配
   線との間にそれぞれ形成された非線形素子とで構成され
   る静電気保護回路を備え、かつ、この非線形素子は、走
   査信号配線線と同時に形成されるゲート電極と、このゲ
   ート電極の一部に積層されるゲート絶縁膜と半導体層と
   の積層体と、共通配線と同時に形成される一方の電極
   と、ゲート電極に接続される他方の電極とを備える双方
   向ダイオードによって形成されている液晶表示装置にお
   いて、 走査信号線と同時に形成される前記ゲート電極は該走査
   信号線と物理的に分離されて形成されているとともに、
   走査信号配線、ゲート電極、および前記他方の電極との
   接続は、ＩＴＯ膜によって保護膜に形成されたスルーホ
   ールを介してなされていることを特徴とする液晶表示装
   置。
2. 【請求項２】 走査信号線、ゲート電極、および前記他
   方の電極との接続は、画素電極の材料であるＩＴＯ膜の
   形成と同時になされていることを特徴とする請求項１記
   載の液晶表示装置。
3. 【請求項３】 液晶を介して互いに対向配置される一対
   の透明基板のうちその一方の透明基板の液晶側の面に、
   ｘ方向に延在しｙ方向に並設される走査信号配線と、こ
   の走査信号配線に絶縁されｙ方向に延在しｘ方向に並設
   される映像信号配線とが形成され、これら各信号配線に
   よって囲まれた各画素領域に、走査信号配線からの走査
   信号の供給によってオンされる薄膜トランジスタと、こ
   のオンされた薄膜トランジスタを介して映像信号配線か
   らの映像信号が印加される画素電極とを備え、この画素
   電極は、前記各信号配線および薄膜トランジスタを覆っ
   て形成される保護膜上に形成されているものであって、 前記各画素領域の集まりで構成される表示部を囲んで形
   成される共通配線と、この共通配線と前記映像信号配線
   との間にそれぞれ形成された非線形素子とで構成される
   静電気保護回路を備え、かつ、前記非線形素子は、共通
   配線と同時に形成されるゲート電極と、このゲート電極
   の一部に積層されるゲート絶縁膜と半導体層との積層体
   と、映像信号配線と同時に形成される一方の電極と、ゲ
   ート電極に接続される他方の電極とを備える双方向ダイ
   オードによって形成されている液晶表示装置において、 共通配線と同時に形成される前記ゲート電極は該共通配
   線と物理的に分離されて形成されているとともに、共通
   配線、ゲート電極、および前記他方の電極との接続は、
   ＩＴＯ膜によって保護膜に形成されたスルーホールを介
   してなされていることを特徴とする液晶表示装置。
4. 【請求項４】共通配線、ゲート電極、および前記他方の
   電極との接続は、画素電極の材料であるＩＴＯ膜の形成
   と同時になされていることを特徴とする請求項３記載の
   液晶表示装置。