JPH10163221A - 最小表面のｎｐｎトランジスタの製造方法 - Google Patents
最小表面のｎｐｎトランジスタの製造方法Info
- Publication number
- JPH10163221A JPH10163221A JP9333758A JP33375897A JPH10163221A JP H10163221 A JPH10163221 A JP H10163221A JP 9333758 A JP9333758 A JP 9333758A JP 33375897 A JP33375897 A JP 33375897A JP H10163221 A JPH10163221 A JP H10163221A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- emitter
- base
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 110
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 239000011241 protective layer Substances 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000007943 implant Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、そのベースおよびエミッタが実質
上長方形の第１のマスクに従って厚い酸化物中に画定さ
れた窓内に形成されるＮＰＮトランジスタを提供する。 【解決手段】 第１のマスクによって画定された領域の
少なくとも一部は、好ましくはこの第１のマスクの１つ
の側面に沿ってポリシリコン層で覆われる。ベースコン
タクト領域がこのポリシリコン層の下に形成される。エ
ミッタベース領域の他の３つの側面は、保護層によって
画定され、このようにして画定された開口内に、内因性
ベース領域、次いでＮ型ドープ・ポリシリコン層で覆わ
れたエミッタ領域が形成される。
上長方形の第１のマスクに従って厚い酸化物中に画定さ
れた窓内に形成されるＮＰＮトランジスタを提供する。 【解決手段】 第１のマスクによって画定された領域の
少なくとも一部は、好ましくはこの第１のマスクの１つ
の側面に沿ってポリシリコン層で覆われる。ベースコン
タクト領域がこのポリシリコン層の下に形成される。エ
ミッタベース領域の他の３つの側面は、保護層によって
画定され、このようにして画定された開口内に、内因性
ベース領域、次いでＮ型ドープ・ポリシリコン層で覆わ
れたエミッタ領域が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の分野に
関し、さらに詳細には、ＮＰＮトランジスタの製造に関
する。
関し、さらに詳細には、ＮＰＮトランジスタの製造に関
する。
【０００２】
【従来の技術】本願と同一出願人により同日に出願さ
れ、参照により本明細書の一部となる出願の明細書に
は、ＢＩＣＭＯＳ技術に一致するバイポーラトランジス
タを製造する技術（すなわち、バイポーラトランジスタ
と相補型ＭＯＳトランジスタを同時に製造することを可
能にする技術）が記載されている。
れ、参照により本明細書の一部となる出願の明細書に
は、ＢＩＣＭＯＳ技術に一致するバイポーラトランジス
タを製造する技術（すなわち、バイポーラトランジスタ
と相補型ＭＯＳトランジスタを同時に製造することを可
能にする技術）が記載されている。
【０００３】ＢＩＣＭＯＳ技術を使用して得られるＮＰ
Ｎトランジスタの一例が上述の特許出願の図１２Ａに示
されており、これを添付の図１に再現する。
Ｎトランジスタの一例が上述の特許出願の図１２Ａに示
されており、これを添付の図１に再現する。
【０００４】このＮＰＮトランジスタは、Ｐ型シリコン
基板（図示せず）中に形成された埋込み層３上にあるエ
ピタキシャル層２中に形成される。トランジスタは、厚
い酸化物層５中に作成された窓内に形成される。参照番
号２１および２２は、バイポーラトランジスタの製造中
に集積回路（ＣＭＯＳトランジスタなど）の他の素子を
保護するために使用される薄い酸化ケイ素層および窒化
ケイ素層を示す。参照番号２３は、ベース・コンタクト
拡散３２がこのシリコン層から形成されるのでベース・
ポリシリコンと呼ばれるＰ型ドープ・ポリシリコン層の
一部を示す。ポリシリコン層２３は、カプセル化酸化ケ
イ素層２４で被覆される。中央エミッタベース開口が層
２３および２４全体中に形成される。薄い酸化ケイ素層
３１がポリシリコン層２３の側面および開口の底面を覆
う。この開口内で、選択したドーピング・レベルを有す
るサブコレクタ領域を形成するためのＮ型高エネルギー
・インプラントが実施される。エミッタベース開口の壁
は、窒化ケイ素領域４４で被覆される。ポリシリコン側
部スペーサ４３が開口の側面に形成される。窒化ケイ素
領域４４およびポリシリコン・スペーサ４３が形成され
る前に、内因性ベース・インプラント３３が形成され
る。スペーサが形成された後、エミッタ領域４９がそこ
から付着される高度にドープされたＮ型ポリシリコン層
４６が付着される。ポリシリコン層４６は、カプセル化
酸化物層４７で被覆される。構造全体は、ポリシリコン
層４６に結合するエミッタ・コンタクト開口５５および
ポリシリコン層２３に結合するベース・コンタクト開口
５６がその中に形成される絶縁平坦化層５１で被覆され
る。さらに、コレクタ・コンタクト（図示せず）がＮ型
ドライブインを介して埋込み層３に向かって作成され
る。
基板（図示せず）中に形成された埋込み層３上にあるエ
ピタキシャル層２中に形成される。トランジスタは、厚
い酸化物層５中に作成された窓内に形成される。参照番
号２１および２２は、バイポーラトランジスタの製造中
に集積回路（ＣＭＯＳトランジスタなど）の他の素子を
保護するために使用される薄い酸化ケイ素層および窒化
ケイ素層を示す。参照番号２３は、ベース・コンタクト
拡散３２がこのシリコン層から形成されるのでベース・
ポリシリコンと呼ばれるＰ型ドープ・ポリシリコン層の
一部を示す。ポリシリコン層２３は、カプセル化酸化ケ
イ素層２４で被覆される。中央エミッタベース開口が層
２３および２４全体中に形成される。薄い酸化ケイ素層
３１がポリシリコン層２３の側面および開口の底面を覆
う。この開口内で、選択したドーピング・レベルを有す
るサブコレクタ領域を形成するためのＮ型高エネルギー
・インプラントが実施される。エミッタベース開口の壁
は、窒化ケイ素領域４４で被覆される。ポリシリコン側
部スペーサ４３が開口の側面に形成される。窒化ケイ素
領域４４およびポリシリコン・スペーサ４３が形成され
る前に、内因性ベース・インプラント３３が形成され
る。スペーサが形成された後、エミッタ領域４９がそこ
から付着される高度にドープされたＮ型ポリシリコン層
４６が付着される。ポリシリコン層４６は、カプセル化
酸化物層４７で被覆される。構造全体は、ポリシリコン
層４６に結合するエミッタ・コンタクト開口５５および
ポリシリコン層２３に結合するベース・コンタクト開口
５６がその中に形成される絶縁平坦化層５１で被覆され
る。さらに、コレクタ・コンタクト（図示せず）がＮ型
ドライブインを介して埋込み層３に向かって作成され
る。
【０００５】このトランジスタは、円対称性を有し、エ
ミッタが中心に配置され、ベース・ポリシリコンがこの
エミッタのまわりでリング形になっている。
ミッタが中心に配置され、ベース・ポリシリコンがこの
エミッタのまわりでリング形になっている。
【０００６】
【発明が解決しようとする課題】本発明の目的は、最小
の寸法を有するようにその技術が修正された図１のそれ
と同じ一般的なタイプのＮＰＮトランジスタを提供する
ことである。
の寸法を有するようにその技術が修正された図１のそれ
と同じ一般的なタイプのＮＰＮトランジスタを提供する
ことである。
【０００７】本発明の他の目的は、その浮遊容量が小さ
く、したがって高い周波数において動作するのに適した
ＮＰＮトランジスタを提供することである。
く、したがって高い周波数において動作するのに適した
ＮＰＮトランジスタを提供することである。
【０００８】
【課題を解決するための手段】上記その他の目的を達成
するために、本発明は、そのベースおよびエミッタが実
質上長方形の第１のマスクに従って厚い酸化物中に画定
された窓内に形成されるＮＰＮトランジスタを提供す
る。第１のマスクによって画定された領域の少なくとも
一部は、好ましくはこの第１のマスクの１つの側面に沿
ってポリシリコン層で覆われる。ベース・コンタクト領
域がこのポリシリコン層の下に形成される。エミッタベ
ース領域の他の３つの側面は、保護層によって画定さ
れ、このようにして画定された開口内に、内因性ベース
領域、次いでＮ型ドープ・ポリシリコン層で覆われたエ
ミッタ領域が形成される。
するために、本発明は、そのベースおよびエミッタが実
質上長方形の第１のマスクに従って厚い酸化物中に画定
された窓内に形成されるＮＰＮトランジスタを提供す
る。第１のマスクによって画定された領域の少なくとも
一部は、好ましくはこの第１のマスクの１つの側面に沿
ってポリシリコン層で覆われる。ベース・コンタクト領
域がこのポリシリコン層の下に形成される。エミッタベ
ース領域の他の３つの側面は、保護層によって画定さ
れ、このようにして画定された開口内に、内因性ベース
領域、次いでＮ型ドープ・ポリシリコン層で覆われたエ
ミッタ領域が形成される。
【０００９】本発明はまた、実質上長方形の第１のマス
クに従って厚い酸化物層中に窓を画定するステップと、
保護層を付着し、それを一般に第１のマスクの内部にあ
り、その１つの側面上に延びる第２のマスクによって画
定された開口内に抑圧するステップと、第１のポリシリ
コン層および酸化ケイ素層を付着し、それを最初の２つ
のマスクの共通部分を含む第３のマスクによって画定さ
れた輪郭内で開口するステップと、酸化熱アニールを実
施するステップと、内因性ベースを形成するためにＰ型
インプラントを実施するステップと、窒化ケイ素層およ
び第２のポリシリコンの層を付着し、ポリシリコン層を
異方性エッチングして、第３のマスクによって画定され
た開口の側面に沿ってのみスペーサを残し、窒化ケイ素
層をスペーサによって保護されない場所で除去するステ
ップと、高エネルギーＮ型アニールを実施して、コレク
タ領域を形成するステップと、Ｎ型エミッタ・ポリシリ
コン層を形成するステップとを含む、Ｎ型エピタキシャ
ル層中にＮＰＮトランジスタを製造する方法を提供す
る。
クに従って厚い酸化物層中に窓を画定するステップと、
保護層を付着し、それを一般に第１のマスクの内部にあ
り、その１つの側面上に延びる第２のマスクによって画
定された開口内に抑圧するステップと、第１のポリシリ
コン層および酸化ケイ素層を付着し、それを最初の２つ
のマスクの共通部分を含む第３のマスクによって画定さ
れた輪郭内で開口するステップと、酸化熱アニールを実
施するステップと、内因性ベースを形成するためにＰ型
インプラントを実施するステップと、窒化ケイ素層およ
び第２のポリシリコンの層を付着し、ポリシリコン層を
異方性エッチングして、第３のマスクによって画定され
た開口の側面に沿ってのみスペーサを残し、窒化ケイ素
層をスペーサによって保護されない場所で除去するステ
ップと、高エネルギーＮ型アニールを実施して、コレク
タ領域を形成するステップと、Ｎ型エミッタ・ポリシリ
コン層を形成するステップとを含む、Ｎ型エピタキシャ
ル層中にＮＰＮトランジスタを製造する方法を提供す
る。
【００１０】本発明の実施態様によれば、保護層は、酸
化ケイ素の層および窒化ケイ素の層を含む。
化ケイ素の層および窒化ケイ素の層を含む。
【００１１】本発明の上記の目的、特徴および利点なら
びにその他について、添付の図面に関連して、本発明の
特定の実施形態についての以下の非限定的な説明におい
て詳細に論じる。
びにその他について、添付の図面に関連して、本発明の
特定の実施形態についての以下の非限定的な説明におい
て詳細に論じる。
【００１２】
【発明の実施の形態】図２Ａから図２Ｃに、中間製造段
階における本発明によるＮＰＮトランジスタを示す。技
術的ステップは、図１に関して説明したものと実質上同
じであるが、マスクに関するトポロジおよび関連位置は
異なる。
階における本発明によるＮＰＮトランジスタを示す。技
術的ステップは、図１に関して説明したものと実質上同
じであるが、マスクに関するトポロジおよび関連位置は
異なる。
【００１３】ＮＰＮトランジスタを、Ｐ型基板１０２上
に形成されたＮ型のエピタキシャル層１０１中に形成
し、Ｎ（Ｎ+ ）型の高度にドープされた埋込み層１０３
をＮＰＮトランジスタの活性部分の下に配置する。ＮＰ
Ｎトランジスタどうしの側部絶縁および集積回路の他の
素子に対するＮＰＮトランジスタの側部絶縁を、エピタ
キシャル層１０１の全幅にわたって延びるＰ型拡散から
形成された壁を絶縁することによって行う。エミッタベ
ース構造を、厚い酸化物層１０５中の実質上長方形のマ
スク２００によって画定された窓内に形成する。
に形成されたＮ型のエピタキシャル層１０１中に形成
し、Ｎ（Ｎ+ ）型の高度にドープされた埋込み層１０３
をＮＰＮトランジスタの活性部分の下に配置する。ＮＰ
Ｎトランジスタどうしの側部絶縁および集積回路の他の
素子に対するＮＰＮトランジスタの側部絶縁を、エピタ
キシャル層１０１の全幅にわたって延びるＰ型拡散から
形成された壁を絶縁することによって行う。エミッタベ
ース構造を、厚い酸化物層１０５中の実質上長方形のマ
スク２００によって画定された窓内に形成する。
【００１４】例えば酸化ケイ素層１２１および窒化ケイ
素層１２２から形成された保護層１２１−１２２を構造
上に付着する。この保護層は、これも実質上長方形のマ
スク２０１の輪郭に従って開口する。図２Ａに示すよう
に、マスク２０１は、マスク２００の３つの側面内に配
置され、第４の側面上でこのマスク２００の先に延び
る。
素層１２２から形成された保護層１２１−１２２を構造
上に付着する。この保護層は、これも実質上長方形のマ
スク２０１の輪郭に従って開口する。図２Ａに示すよう
に、マスク２０１は、マスク２００の３つの側面内に配
置され、第４の側面上でこのマスク２００の先に延び
る。
【００１５】次いで、付着の後でインプラントによって
Ｐ型にドープされた「ベース」ポリシリコン層１２３、
およびカプセル化酸化ケイ素層１２４を連続的に付着す
る。実質上長方形のマスク２０２の輪郭に従って層１２
３、１２４内に開口を形成する。マスク２０２の３つの
側面は、マスク２００および２０１の輪郭の外側にあ
り、マスク２０２の第４の側面は、マスク２００および
２０１を切断する。マスク２０２のマスク２００の先に
延びる部分は、マスク２０１のこのマスク２００の先に
延びる部分に対向する。したがって、エッチングの後、
Ｐ型にドープされたポリシリコン層１２３は、図２Ａの
陰付き領域２３２に対応する部分においてエピタキシャ
ル層１０１の上面に接触する。次いで、層１２２の露出
した側面およびエピタキシャル層１０１上の開口の底面
を酸化させる熱酸化を実施する。後続の処理の後でこの
熱酸化層の残っている部分を図２Ｂおよび図２Ｃに１３
１で示す。このステップ中、ポリシリコン１２３中に含
まれるＰ型ドーピングは、エピタキシャル層１０１中に
拡散して、実質上その輪郭が上述の領域２３２に対応す
るベース・コンタクト領域１３２を形成する。
Ｐ型にドープされた「ベース」ポリシリコン層１２３、
およびカプセル化酸化ケイ素層１２４を連続的に付着す
る。実質上長方形のマスク２０２の輪郭に従って層１２
３、１２４内に開口を形成する。マスク２０２の３つの
側面は、マスク２００および２０１の輪郭の外側にあ
り、マスク２０２の第４の側面は、マスク２００および
２０１を切断する。マスク２０２のマスク２００の先に
延びる部分は、マスク２０１のこのマスク２００の先に
延びる部分に対向する。したがって、エッチングの後、
Ｐ型にドープされたポリシリコン層１２３は、図２Ａの
陰付き領域２３２に対応する部分においてエピタキシャ
ル層１０１の上面に接触する。次いで、層１２２の露出
した側面およびエピタキシャル層１０１上の開口の底面
を酸化させる熱酸化を実施する。後続の処理の後でこの
熱酸化層の残っている部分を図２Ｂおよび図２Ｃに１３
１で示す。このステップ中、ポリシリコン１２３中に含
まれるＰ型ドーピングは、エピタキシャル層１０１中に
拡散して、実質上その輪郭が上述の領域２３２に対応す
るベース・コンタクト領域１３２を形成する。
【００１６】以下のステップは、内因性ベース領域１３
３を形成するためのＰ型ドーピングのインプラントを含
む。この内因性ベースは、低エネルギー・ホウ素（例え
ば、５ＫｅＶのもとで１０13原子／ｃｍ2 ）を用いて注
入することが好ましい。このレベルのインプラントで
は、ドーピングは、保護層１２１、１２２も、fortior
i、ポリシリコン層１２３および酸化ケイ素層１２４も
すべて横断することができない。したがって、インプラ
ントは、マスク２００および２０２の交差によって画定
された「内因性ベース開口」２３３に限定される。この
インプラントは、ドーピングを開口の輪郭または縁部の
先に浸透させるために斜め入射（例えば、７°の角度）
によって実施することが好ましい。
３を形成するためのＰ型ドーピングのインプラントを含
む。この内因性ベースは、低エネルギー・ホウ素（例え
ば、５ＫｅＶのもとで１０13原子／ｃｍ2 ）を用いて注
入することが好ましい。このレベルのインプラントで
は、ドーピングは、保護層１２１、１２２も、fortior
i、ポリシリコン層１２３および酸化ケイ素層１２４も
すべて横断することができない。したがって、インプラ
ントは、マスク２００および２０２の交差によって画定
された「内因性ベース開口」２３３に限定される。この
インプラントは、ドーピングを開口の輪郭または縁部の
先に浸透させるために斜め入射（例えば、７°の角度）
によって実施することが好ましい。
【００１７】次いで、窒化ケイ素層およびポリシリコン
層の付着を実施する。ポリシリコン層は、層１２３およ
び１２４内に形成された開口の側面上にのみスペーサ１
４３が残るように、その全幅にわたって異方性エッチン
グする。次いで、いま付着した窒化ケイ素層の露出した
表面全体を、この窒化ケイ素層がスペーサ１４３によっ
て囲まれた部分１４４内の適所にのみ残るようにエッチ
ングする。
層の付着を実施する。ポリシリコン層は、層１２３およ
び１２４内に形成された開口の側面上にのみスペーサ１
４３が残るように、その全幅にわたって異方性エッチン
グする。次いで、いま付着した窒化ケイ素層の露出した
表面全体を、この窒化ケイ素層がスペーサ１４３によっ
て囲まれた部分１４４内の適所にのみ残るようにエッチ
ングする。
【００１８】上記のステップによって、いわゆる「エミ
ッタ開口」を画定した。その輪郭を図３Ａの平面図に２
３０によって示す。この開口は、図２Ｂおよび図２Ｃを
見れば分かるように、薄い酸化ケイ素層１３１のみで覆
われる。この開口の表面は、マスク２００および２０２
の交差によって画定され（内因性ベース開口）、マスク
２０２の縁部の側面上でスペーサ１４３の幅によって縮
小される。
ッタ開口」を画定した。その輪郭を図３Ａの平面図に２
３０によって示す。この開口は、図２Ｂおよび図２Ｃを
見れば分かるように、薄い酸化ケイ素層１３１のみで覆
われる。この開口の表面は、マスク２００および２０２
の交差によって画定され（内因性ベース開口）、マスク
２０２の縁部の側面上でスペーサ１４３の幅によって縮
小される。
【００１９】次いで、ＮＰＮトランジスタのコレクタ１
３０を画定するためにＮ型ドーピングのインプラントを
実施する。このインプラントは、中程度の用量、高いエ
ネルギー（例えば、５００ＫｅＶのもとで１０12ないし
１０14原子／ｃｍ2 ）において実施する。このインプラ
ントの結果が図２Ｂおよび図２Ｃに示されている。前に
エッチングした様々な層のトポロジのために、このイン
プラントは、エミッタ開口２３０の下、およびこの開口
の先に延びるが、層１２３および１２４全体およびスペ
ーサ１４３によってマスクされたベース・コンタクト領
域２２３の下には延びないことに留意されたい。したが
って、実質上内因性ベースのそれに等しい限られた横方
向の広がりの実効コレクタ領域１３０が得られる。これ
は、コレクタと外因性ベースとの間に小さい浮遊容量を
有するＮＰＮトランジスタを得ることに貢献する。コレ
クタの輪郭が、一方では、コレクタ抵抗とこのコレクタ
中の通過時間との可能な最良の兼ね合いを実施し、他方
では、十分高いエミッタコレクタ破壊電圧（一般に４ボ
ルト）およびベースコレクタ破壊電圧および低いベース
コレクタ容量の獲得を実施するように、インプラントを
（例えば、連続インプラントによって）最適化する。ま
た、このコレクタ・インプラントは、同じチップ上に形
成されたＣＭＯＳトランジスタを最適化し、次いでＮＰ
Ｎトランジスタの特性を独立に最適化するのに適したド
ーピングおよび厚さを有するエピタキシャル層２を前も
って選択することを可能にすることに留意されたい。特
に、このエピタキシャル層１０１は、ＮＰＮトランジス
タのコレクタ層として直接使用しなければならない場合
よりも厚くすることができる。
３０を画定するためにＮ型ドーピングのインプラントを
実施する。このインプラントは、中程度の用量、高いエ
ネルギー（例えば、５００ＫｅＶのもとで１０12ないし
１０14原子／ｃｍ2 ）において実施する。このインプラ
ントの結果が図２Ｂおよび図２Ｃに示されている。前に
エッチングした様々な層のトポロジのために、このイン
プラントは、エミッタ開口２３０の下、およびこの開口
の先に延びるが、層１２３および１２４全体およびスペ
ーサ１４３によってマスクされたベース・コンタクト領
域２２３の下には延びないことに留意されたい。したが
って、実質上内因性ベースのそれに等しい限られた横方
向の広がりの実効コレクタ領域１３０が得られる。これ
は、コレクタと外因性ベースとの間に小さい浮遊容量を
有するＮＰＮトランジスタを得ることに貢献する。コレ
クタの輪郭が、一方では、コレクタ抵抗とこのコレクタ
中の通過時間との可能な最良の兼ね合いを実施し、他方
では、十分高いエミッタコレクタ破壊電圧（一般に４ボ
ルト）およびベースコレクタ破壊電圧および低いベース
コレクタ容量の獲得を実施するように、インプラントを
（例えば、連続インプラントによって）最適化する。ま
た、このコレクタ・インプラントは、同じチップ上に形
成されたＣＭＯＳトランジスタを最適化し、次いでＮＰ
Ｎトランジスタの特性を独立に最適化するのに適したド
ーピングおよび厚さを有するエピタキシャル層２を前も
って選択することを可能にすることに留意されたい。特
に、このエピタキシャル層１０１は、ＮＰＮトランジス
タのコレクタ層として直接使用しなければならない場合
よりも厚くすることができる。
【００２０】図３Ａから図３Ｃに示すように、ポリシリ
コン層１４６が少なくともエミッタ開口２３０上に存在
することを保証し、かつ後でコンタクトを作成すること
ができるようにこの開口の下に延びるマスク２４６の輪
郭に従って適所に維持されたＮ型ドープ・ポリシリコン
層１４６の付着を実施する。Ｎ型ドープ・ポリシリコン
層１４６中に含まれるドーピングからエミッタ領域１４
９を形成する。
コン層１４６が少なくともエミッタ開口２３０上に存在
することを保証し、かつ後でコンタクトを作成すること
ができるようにこの開口の下に延びるマスク２４６の輪
郭に従って適所に維持されたＮ型ドープ・ポリシリコン
層１４６の付着を実施する。Ｎ型ドープ・ポリシリコン
層１４６中に含まれるドーピングからエミッタ領域１４
９を形成する。
【００２１】ポリシリコン層１４６を形成し、切断した
後、その輪郭が上述のすべてのマスクを囲むマスク２５
０によって厚い酸化物層上に層１２３および１２４全体
を若干広く画定する。
後、その輪郭が上述のすべてのマスクを囲むマスク２５
０によって厚い酸化物層上に層１２３および１２４全体
を若干広く画定する。
【００２２】次いで、平坦化絶縁生成物１５１の層の付
着を実施し、それぞれポリシリコン層１４６およびポリ
シリコン層１２３に接触するエミッタ・コンタクト１５
５およびベース・コンタクト１５６を形成するコンタク
ト・マスク２５５および２５６に従ってこの層および下
地の層中に開口を形成する。
着を実施し、それぞれポリシリコン層１４６およびポリ
シリコン層１２３に接触するエミッタ・コンタクト１５
５およびベース・コンタクト１５６を形成するコンタク
ト・マスク２５５および２５６に従ってこの層および下
地の層中に開口を形成する。
【００２３】図面には示されていないが、埋込み層３
は、Ｎ型井戸に接触する構造の１つの側面または他の側
面上で継続され、通常通りコレクタ・コンタクトを再開
することができることは明らかであろう。
は、Ｎ型井戸に接触する構造の１つの側面または他の側
面上で継続され、通常通りコレクタ・コンタクトを再開
することができることは明らかであろう。
【００２４】この技法およびこのトポロジを使用すれ
ば、最小寸法のＮＰＮトランジスタを得ることができ
る。事実、マスク内の開口の最小寸法が０．３μｍであ
る製造ラインでは、マスク２０１の０．７×０．９μｍ
の寸法、および（マスク２００が０．７μｍの寸法を有
する方向において）０．３μｍの幅を選択することがで
きる。したがって、２３０によって示される実効エミッ
タ・コンタクトの陰付き領域は、約０．３×０．３μｍ
の寸法を有する。すなわち、実効エミッタ開口は、約
０．１μｍ2 の表面積を有する。
ば、最小寸法のＮＰＮトランジスタを得ることができ
る。事実、マスク内の開口の最小寸法が０．３μｍであ
る製造ラインでは、マスク２０１の０．７×０．９μｍ
の寸法、および（マスク２００が０．７μｍの寸法を有
する方向において）０．３μｍの幅を選択することがで
きる。したがって、２３０によって示される実効エミッ
タ・コンタクトの陰付き領域は、約０．３×０．３μｍ
の寸法を有する。すなわち、実効エミッタ開口は、約
０．１μｍ2 の表面積を有する。
【００２５】エミッタ・マスク２３０は、内因性ベース
・マスク２３３によって３つの側面上で囲まれることに
留意されたい。したがって、ベース拡散は、マスクの下
でエミッタ拡散よりもより広い広さを有しなければなら
ない。これは、次のいくつかの理由で行われる。ベース
は、斜め入射で注入されることが好ましい。ホウ素は、
ヒ素よりも多く横方向に拡散する。ベースは、インプラ
ントを実施し、その後炉内で拡散アニールを実施するこ
とによって得られるが、エミッタは、高速熱アニールに
よる固体拡散によって得られる。
・マスク２３３によって３つの側面上で囲まれることに
留意されたい。したがって、ベース拡散は、マスクの下
でエミッタ拡散よりもより広い広さを有しなければなら
ない。これは、次のいくつかの理由で行われる。ベース
は、斜め入射で注入されることが好ましい。ホウ素は、
ヒ素よりも多く横方向に拡散する。ベースは、インプラ
ントを実施し、その後炉内で拡散アニールを実施するこ
とによって得られるが、エミッタは、高速熱アニールに
よる固体拡散によって得られる。
【００２６】本発明によるトランジスタは、特に小さい
シリコン表面積を占拠することの他に、多数の利点を有
する。
シリコン表面積を占拠することの他に、多数の利点を有
する。
【００２７】環状ベースおよび中心エミッタを有する従
来の設計および臨界寸法の構造では、エミッタ表面積ま
たは実効表面積（ポリシリコンとモノシリコンの間のコ
ンタクト領域）は、約０．２μｍ2 であり、活性表面積
（厚い酸化物中の開口の表面積）は、２μｍ2 である。
したがって、（実効表面積）／（活性表面積）の比率
は、約０．２／２＝０．１である。提供された技術で
は、エミッタ表面は０．１μｍ2 であり、実効表面は
０．２μｍ2 である。（実効表面積）／（活性表面積）
の比率は、０．１／０．２＝０．５になる。したがっ
て、提供された技術は、はるかに効率的である。
来の設計および臨界寸法の構造では、エミッタ表面積ま
たは実効表面積（ポリシリコンとモノシリコンの間のコ
ンタクト領域）は、約０．２μｍ2 であり、活性表面積
（厚い酸化物中の開口の表面積）は、２μｍ2 である。
したがって、（実効表面積）／（活性表面積）の比率
は、約０．２／２＝０．１である。提供された技術で
は、エミッタ表面は０．１μｍ2 であり、実効表面は
０．２μｍ2 である。（実効表面積）／（活性表面積）
の比率は、０．１／０．２＝０．５になる。したがっ
て、提供された技術は、はるかに効率的である。
【００２８】さらに、実効表面は、０．２μｍ2 から
０．１μｍ2 に減少する。したがって、内因性トランジ
スタの表面は、２分の１に減少する。したがって、トラ
ンジスタは、２倍小さい電流２に対して同じ遷移周波数
を有し、したがって消費量が減少する。
０．１μｍ2 に減少する。したがって、内因性トランジ
スタの表面は、２分の１に減少する。したがって、トラ
ンジスタは、２倍小さい電流２に対して同じ遷移周波数
を有し、したがって消費量が減少する。
【００２９】最後に、トランジスタの寄生部分は、１．
７μｍ2 から０．１μｍ2 に減少する。特に、外因性ベ
ースコレクタ容量は、この量だけ減少する。
７μｍ2 から０．１μｍ2 に減少する。特に、外因性ベ
ースコレクタ容量は、この量だけ減少する。
【００３０】もちろん、本発明は、当業者なら容易に思
い付くであろう様々な変更、修正、改良を加えることが
できる。そのような変更、修正、改良は、この開示の一
部となるものであり、本発明の精神および範囲内に入る
ものとする。したがって、上記の説明は、例示的なもの
にすぎず、限定的なものではない。本発明は、首記の請
求の範囲およびその同等物に定義されるときのみ限定さ
れる。
い付くであろう様々な変更、修正、改良を加えることが
できる。そのような変更、修正、改良は、この開示の一
部となるものであり、本発明の精神および範囲内に入る
ものとする。したがって、上記の説明は、例示的なもの
にすぎず、限定的なものではない。本発明は、首記の請
求の範囲およびその同等物に定義されるときのみ限定さ
れる。
【図１】上述の参照により本明細書の一部となる特許出
願に記載されている方法によって製造したＮＰＮトラン
ジスタを示す図である。
願に記載されている方法によって製造したＮＰＮトラン
ジスタを示す図である。
【図２Ａ】中間製造段階における本発明による構成要素
の一例のマスクの平面図である。
の一例のマスクの平面図である。
【図２Ｂ】中間製造段階における本発明による構成要素
の一例の図２Ａの線Ｂ−Ｂに沿った簡略化した断面図で
ある。
の一例の図２Ａの線Ｂ−Ｂに沿った簡略化した断面図で
ある。
【図２Ｃ】中間製造段階における本発明による構成要素
の一例の図２Ａの線Ｃ−Ｃに沿った簡略化した断面図で
ある。
の一例の図２Ａの線Ｃ−Ｃに沿った簡略化した断面図で
ある。
【図３Ａ】他の製造段階における本発明による構成要素
の一例のマスクの平面図である。
の一例のマスクの平面図である。
【図３Ｂ】他の製造段階における本発明による構成要素
の一例の図３Ａの線Ｂ−Ｂに沿った簡略化した断面図で
ある。
の一例の図３Ａの線Ｂ−Ｂに沿った簡略化した断面図で
ある。
【図３Ｃ】他の製造段階における本発明による構成要素
の一例の図３Ａの線Ｃ−Ｃに沿った簡略化した断面図で
ある。
の一例の図３Ａの線Ｃ−Ｃに沿った簡略化した断面図で
ある。
２ エピタキシャル層 ３ 埋込み層 ５ 厚い酸化物層 ２１ 酸化ケイ素層 ２２ 窒化ケイ素層 ２３ ポリシリコン層 ２４ カプセル化酸化ケイ素層 ３０ Ｎ型コレクタ・ドーピング ３１ 薄い酸化物層 ３２ ベース・コンタクト ３３ 内因性ベース・インプラント ４２ 窒化ケイ素層 ４３ スペーサ ４４ 窒化物 ４６ ポリシリコン層 ４７ カプセル化酸化ケイ素層 ４９ エミッタ領域 ５１ 絶縁平坦化層 ５５ エミッタ・コンタクト開口 ５６ ベース・コンタクト開口 １０１ エピタキシャル層 １０２ Ｐ型基板 １０５ 厚い酸化物層 １２１ 保護層 １２２ 保護層 １２３ ポリシリコン層 １２４ 酸化ケイ素層 １３０ コレクタ領域 １３１ 薄い酸化ケイ素層 １３２ ベース・コンタクト領域 １３３ 内因性ベース領域 １４３ スペーサ １４４ 窒化ケイ素層 １４６ Ｎ型ドープ・ポリシリコン層 １４９ エミッタ領域 ２００ 第１のマスク ２０１ 第２のマスク ２０２ 第３のマスク ２３３ 内因性ベース開口
Claims (3)
- 【請求項１】 そのベースおよびエミッタが実質上長方
形の第１のマスク（２００）に従って厚い酸化物中に画
定された窓内に形成され、第１のマスクによって画定さ
れた領域の少なくとも一部が、好ましくはこの第１のマ
スクの１つの側面に沿ってポリシリコン層（１２３）で
覆われ、ベース・コンタクト領域（１３２）がこのポリ
シリコン層の下に形成され、エミッタベース領域の他の
３つの側面が、保護層（１２１、１２２）によって画定
され、このようにして画定された開口内に、内因性ベー
ス領域（１３３）、次いでＮ型ドープ・ポリシリコン層
（１４６）で覆われたエミッタ領域（１４９）が形成さ
れたＮＰＮトランジスタ。 - 【請求項２】 Ｎ型エピタキシャル層（１０１）中にＮ
ＰＮトランジスタを製造する方法であって、 実質上長方形の第１のマスク（２００）に従って、厚い
酸化物層中に窓を画定するステップと、 保護層（１２１、１２２）を付着し、それを一般に第１
のマスクの内部にあり、その１つの側面上に延びる第２
のマスク（２０１）によって画定された開口内に抑圧す
るステップと、 第１のポリシリコン層（１２３）および酸化ケイ素層
（１２４）を付着し、それを最初の２つのマスクの共通
部分を含む第３のマスク（２０２）によって画定された
輪郭内で開口するステップと、 酸化熱アニールを実施するステップと、 内因性ベースを形成するためにＰ型インプラントを実施
するステップと、 窒化ケイ素層および第２のポリシリコンの層を付着し、
ポリシリコン層を異方性エッチングして、第３のマスク
によって画定された開口の側面に沿ってのみスペーサ
（１４３）を残し、窒化ケイ素層（１４４）をスペーサ
によって保護されない場所で除去するステップと、 高エネルギーＮ型アニールを実施して、コレクタ領域
（１３０）を形成するステップと、 Ｎ型エミッタ・ポリシリコン層（１４６）を付着するス
テップとを含むことを特徴とするＮＰＮトランジスタの
製造方法。 - 【請求項３】 保護層が、酸化ケイ素の層（１２１）お
よび窒化ケイ素の層（１２２）を含むことを特徴とする
請求項２に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9614408A FR2756099B1 (fr) | 1996-11-19 | 1996-11-19 | Procede de fabrication d'un transistor npn de surface minimale |
| FR9614408 | 1996-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163221A true JPH10163221A (ja) | 1998-06-19 |
| JP3161395B2 JP3161395B2 (ja) | 2001-04-25 |
Family
ID=9497992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33375897A Expired - Fee Related JP3161395B2 (ja) | 1996-11-19 | 1997-11-19 | 最小表面積のｎｐｎトランジスタとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5880000A (ja) |
| EP (1) | EP0843349A1 (ja) |
| JP (1) | JP3161395B2 (ja) |
| FR (1) | FR2756099B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2756100B1 (fr) | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| FR2756101B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Procede de fabrication d'un transistor npn dans une technologie bicmos |
| FR2756103B1 (fr) * | 1996-11-19 | 1999-05-14 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos et d'un condensateur |
| EP0993033A1 (en) | 1998-10-06 | 2000-04-12 | STMicroelectronics S.r.l. | Gate insulating structure for power devices, and related manufacturing process |
| FR2790867B1 (fr) * | 1999-03-12 | 2001-11-16 | St Microelectronics Sa | Procede de fabrication de transistor bipolaire |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4215418A (en) * | 1978-06-30 | 1980-07-29 | Trw Inc. | Integrated digital multiplier circuit using current mode logic |
| US4276543A (en) * | 1979-03-19 | 1981-06-30 | Trw Inc. | Monolithic triple diffusion analog to digital converter |
| JP3176758B2 (ja) * | 1993-06-04 | 2001-06-18 | 富士通株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-11-19 FR FR9614408A patent/FR2756099B1/fr not_active Expired - Fee Related
-
1997
- 1997-11-13 US US08/969,996 patent/US5880000A/en not_active Expired - Lifetime
- 1997-11-18 EP EP97410129A patent/EP0843349A1/fr not_active Withdrawn
- 1997-11-19 JP JP33375897A patent/JP3161395B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2756099A1 (fr) | 1998-05-22 |
| FR2756099B1 (fr) | 1999-02-12 |
| EP0843349A1 (fr) | 1998-05-20 |
| US5880000A (en) | 1999-03-09 |
| JP3161395B2 (ja) | 2001-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953600A (en) | Fabrication of bipolar/CMOS integrated circuits | |
| CA1282872C (en) | Circuit containing integrated bipolar and complementary mos transistors on a common substrate | |
| US20040051147A1 (en) | Method for making high-gain vertical bipolar junction transistor structures compatible with CMOS process | |
| US4477965A (en) | Process for manufacturing a monolithic integrated solid-state circuit comprising at least one bipolar planar transistor | |
| US4707456A (en) | Method of making a planar structure containing MOS and bipolar transistors | |
| JPH0689900A (ja) | 自己整合型バイポーラトランジスタ製造方法 | |
| US6156594A (en) | Fabrication of bipolar/CMOS integrated circuits and of a capacitor | |
| US5100811A (en) | Integrated circuit containing bi-polar and complementary mos transistors on a common substrate and method for the manufacture thereof | |
| US5003365A (en) | Bipolar transistor with a sidewall-diffused subcollector | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| US5970333A (en) | Dielectric isolation bipolar transistor | |
| JP2824263B2 (ja) | 高電圧併合バイポーラ／ｃｍｏｓ集積回路 | |
| US5208169A (en) | Method of forming high voltage bipolar transistor for a BICMOS integrated circuit | |
| EP1214737B1 (en) | A method of producing a schottky varicap diode | |
| JPH05198752A (ja) | Ｍｏｓデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法 | |
| US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US5395789A (en) | Integrated circuit with self-aligned isolation | |
| JPH0557741B2 (ja) | ||
| US6984872B2 (en) | Method for fabricating an NPN transistor in a BICMOS technology | |
| US6187646B1 (en) | Method of manufacturing a capacitor as part of an integrated semiconductor circuit | |
| JP3161395B2 (ja) | 最小表面積のｎｐｎトランジスタとその製造方法 | |
| US5451530A (en) | Method for forming integrated circuits having buried doped regions | |
| US6184102B1 (en) | Method for manufacturing a well isolation bipolar transistor | |
| JP2000150527A (ja) | ベ―スバラスト抵抗を使用するｌｐｎｐ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| LAPS | Cancellation because of no payment of annual fees |