JPH10163231A - Semiconductor package manufacturing method - Google Patents

Semiconductor package manufacturing method

Info

Publication number
JPH10163231A
JPH10163231A JP8323980A JP32398096A JPH10163231A JP H10163231 A JPH10163231 A JP H10163231A JP 8323980 A JP8323980 A JP 8323980A JP 32398096 A JP32398096 A JP 32398096A JP H10163231 A JPH10163231 A JP H10163231A
Authority
JP
Japan
Prior art keywords
semiconductor element
die pad
semiconductor package
resin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8323980A
Other languages
Japanese (ja)
Inventor
Eiji Takano
英治 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8323980A priority Critical patent/JPH10163231A/en
Publication of JPH10163231A publication Critical patent/JPH10163231A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 実装回路装置の歩留まり向上にも大きく寄与
する信頼性の高い樹脂封止型の半導体パッケージを容易
に製造できる製造方法の提供。 【解決手段】 リードフレームのダイパッド7b面に半導
体素子６を固定する工程と、前記半導体素子６を囲んで
延設されているインナーリード7aに対応する半導体素子
６面の電極をワイヤボンディングする工程と、前記ボン
ディングワイヤ８を含む半導体素子６の固定領域を樹脂
９で封止する工程とを有する半導体パッケージの製造方
法であって、前記ダイパッド7b面に対する半導体素子６
の固定は、ダイパッド7bを介して配置され、かつ一部が
半導体素子６の裏面に対向・接着する接着性テープ10で
行われていることを特徴とする半導体パッケージの製造
方法である。 Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method capable of easily manufacturing a highly reliable resin-encapsulated semiconductor package which greatly contributes to improvement in the yield of a mounted circuit device. SOLUTION: A step of fixing a semiconductor element 6 to a die pad 7b surface of a lead frame, and a step of wire-bonding an electrode of the semiconductor element 6 surface corresponding to an inner lead 7a extending around the semiconductor element 6; Encapsulating the fixing region of the semiconductor element 6 including the bonding wire 8 with a resin 9, wherein the semiconductor element 6 is fixed to the surface of the die pad 7 b.
Is a method of manufacturing a semiconductor package, characterized in that the fixing is performed with an adhesive tape 10 which is arranged via a die pad 7b and partially faces and adheres to the back surface of the semiconductor element 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は樹脂封止型の半導体
パッケージの製造方法に関する。The present invention relates to a method for manufacturing a resin-sealed semiconductor package.

【０００２】[0002]

【従来の技術】電子回路機構のコンパクト化などを目指
し、図４に要部構成を断面的に示すような樹脂封止型の
半導体パッケージが開発されている。すなわち、インナ
ーリード1aおよびダイパッド1bを有するリードフレーム
と、前記リードフレームのダイパッド1bに接着剤層２を
介してマウントされた半導体素子３と、前記半導体素子
３の一主面に配設された電極を対応するインナーリード
1aに接続するボンディングワイヤ４と、前記ボンディン
グワイヤ４を含めて半導体素子３の固定領域を被覆・封
止する樹脂層５とを有する半導体パッケージが知られて
いる。2. Description of the Related Art A resin-sealed semiconductor package whose essential part is shown in cross section in FIG. That is, a lead frame having an inner lead 1a and a die pad 1b, a semiconductor element 3 mounted on the die pad 1b of the lead frame via an adhesive layer 2, and an electrode provided on one main surface of the semiconductor element 3 The corresponding inner lead
There is known a semiconductor package having a bonding wire 4 connected to 1a and a resin layer 5 covering and sealing a fixed region of the semiconductor element 3 including the bonding wire 4.

【０００３】また、この種の樹脂封止型半導体パッケー
ジは、一般的に、次のような手順で組み立て・製造され
ている。先ず、一主面に所要の電極群が配設された半導
体素子３をウエハーからダイシング分離した後、予め用
意しておいた所定のリードフレームのダイパッド1b上
に、接着剤層２を介してマウントする。[0003] This type of resin-sealed semiconductor package is generally assembled and manufactured in the following procedure. First, a semiconductor element 3 having a required electrode group provided on one main surface is diced and separated from a wafer, and then mounted on a die pad 1b of a predetermined lead frame prepared in advance via an adhesive layer 2. I do.

【０００４】次いで、マウントした半導体素子３の電極
群と、リードフレームの対応するインナーリード1aとを
ワイヤボンディングし、電気的に接続する回路モジュー
ルを形成する。その後、回路モジュールをモールド用金
型に装着し、ボンディングワイヤ４およびインナーリー
ド1aの一部を含めてマウントした半導体素子３領域を、
たとえばトランスファーモールド法で樹脂封止する。こ
の樹脂封止品について、封止樹脂層５に生じたバリを除
去し、要すれば、リードフレームに外装メッキなどを施
してから、マーク付けすることにより封止型半導体パッ
ケージを得ている。Next, a circuit module for electrically connecting the mounted electrode group of the semiconductor element 3 and the corresponding inner lead 1a of the lead frame is formed. Thereafter, the circuit module is mounted on the mold, and the region of the semiconductor element 3 mounted including the bonding wire 4 and a part of the inner lead 1a is
For example, resin sealing is performed by a transfer molding method. With respect to this resin-encapsulated product, burrs generated on the encapsulation resin layer 5 are removed, and if necessary, an external plating or the like is applied to the lead frame, and thereafter, a mark-type semiconductor package is obtained.

【０００５】[0005]

【発明が解決しようとする課題】しかし、上記構成の半
導体パッケージは、外部環境からの保護および薄型化な
ど容易に図られ、また、取扱も容易であるという利点を
有するが、一方では、信頼性の点で懸念がある。すなわ
ち、半導体素子３をマウント（固定）するダイパッド1b
の材質がたとえば銅である場合、ワイヤボンディングす
るときの熱などによって、ダイパッド1bの露出面（裏
面）が酸化を起こし易い。However, the semiconductor package having the above-described structure has the advantages of being easily protected from the external environment and being made thinner, and has an advantage that it is easy to handle. There are concerns about this. That is, the die pad 1b for mounting (fixing) the semiconductor element 3
When the material is, for example, copper, the exposed surface (back surface) of the die pad 1b is easily oxidized by heat or the like at the time of wire bonding.

【０００６】そして、ダイパッド1b裏面に酸化膜が生じ
たまま樹脂封止を行った場合、その酸化膜の介在が原因
となって、封止樹脂層５の剥離を起こし易い傾向が認め
られる。つまり、半導体素子３をマウントしたダイパッ
ド1bの裏面は、酸化膜の形成によって、一般的に、封止
樹脂層５との密着性ないし接着性が低下している。この
ため、組み立て・製造した半導体パッケージを、所定の
配線基板面に半田クリーム付けで位置合わせ配置した
後、たとえば加熱炉内を通過させ、半田クリームのリフ
ローによって電気的、機械的な接続・実装を行ったと
き、モールド樹脂層５のクラック発生を招来し易い。When resin sealing is performed with an oxide film formed on the back surface of the die pad 1b, the sealing resin layer 5 tends to peel off due to the interposition of the oxide film. In other words, the back surface of the die pad 1b on which the semiconductor element 3 is mounted generally has reduced adhesion or adhesion to the sealing resin layer 5 due to the formation of the oxide film. For this reason, after the assembled and manufactured semiconductor package is positioned on a predetermined wiring board surface with solder cream, it is passed through, for example, a heating furnace, and electrical and mechanical connection and mounting are performed by reflow of the solder cream. When performed, cracks in the mold resin layer 5 are likely to occur.

【０００７】前記ダイパッド1b裏面における封止樹脂層
５の剥離性の問題は、実装回路装置の構成段階でリフロ
ークラックの一原因となって、結果的に、耐湿性など外
部環境からの保護機能を十分に確保できず、性能的な信
頼性が損なわれる恐れがあり、実装回路装置の歩留まり
低下を招来する。The problem of the releasability of the sealing resin layer 5 on the back surface of the die pad 1b causes one of reflow cracks at the stage of construction of the mounted circuit device, and as a result, a protection function against an external environment such as moisture resistance is provided. Sufficient performance cannot be ensured, and the reliability of performance may be impaired, leading to a decrease in the yield of the mounted circuit device.

【０００８】本発明は上記事情に対処してなされたもの
で、実装回路装置の歩留まり向上にも大きく寄与する信
頼性の高い樹脂封止型の半導体パッケージを容易に製造
できる製造方法の提供を目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a manufacturing method capable of easily manufacturing a highly reliable resin-encapsulated semiconductor package which greatly contributes to an improvement in the yield of mounted circuit devices. And

【０００９】[0009]

【課題を解決するための手段】請求項１の発明は、リー
ドフレームのダイパッド面に半導体素子を固定する工程
と、前記半導体素子を囲んで延設されているインナーリ
ードに対応する半導体素子面の電極をワイヤボンディン
グする工程と、前記ボンディングワイヤを含む半導体素
子の固定領域を樹脂で封止する工程とを有する半導体パ
ッケージの製造方法であって、前記ダイパッド面に対す
る半導体素子の固定は、ダイパッドを介して配置され、
かつ一部が半導体素子の裏面に対向・接着する接着性テ
ープで行われていることを特徴とする半導体パッケージ
の製造方法である。According to a first aspect of the present invention, there is provided a method of fixing a semiconductor element on a die pad surface of a lead frame, and a method of fixing a semiconductor element surface corresponding to inner leads extending around the semiconductor element. A method of manufacturing a semiconductor package, comprising: a step of wire-bonding an electrode; and a step of sealing a fixing region of a semiconductor element including the bonding wire with a resin, wherein the fixing of the semiconductor element to the die pad surface is performed via a die pad. Placed
A method of manufacturing a semiconductor package, characterized in that a part of the method is performed with an adhesive tape facing and adhering to the back surface of the semiconductor element.

【００１０】請求項２の発明は、請求項１記載の半導体
パッケージの製造方法におい、リードフレームのダイパ
ッドが貫通領域を有し、貫通領域で半導体素子の裏面に
接着性樹脂層が対接することを特徴とする。According to a second aspect of the present invention, in the method of manufacturing a semiconductor package according to the first aspect, the die pad of the lead frame has a penetrating region, and the adhesive resin layer contacts the back surface of the semiconductor element in the penetrating region. Features.

【００１１】請求項１および請求項２の発明では、半導
体素子をマウントするダイパッドを一部切欠いて、半導
体素子の裏面を一部露出させる一方、このダイパッドを
接着性テープなどの接着性樹脂層で被覆しながら、露出
した半導体素子の裏面領域に接着性樹脂層を対向・接着
（対接）させ、マウントした構成を採ることを骨子とし
ている。すなわち、樹脂封止するダイパッド裏面は、酸
化層（酸化膜）の有無に拘らず接着性樹脂層で被覆され
た構成を採っているため、樹脂層に対する剥離性が大幅
に低減解消される。According to the first and second aspects of the present invention, the die pad for mounting the semiconductor element is partially cut away to partially expose the back surface of the semiconductor element, and the die pad is coated with an adhesive resin layer such as an adhesive tape. The main point is to adopt a configuration in which an adhesive resin layer is opposed to and adhered to (contact with) an exposed back surface region of the semiconductor element while being covered, and mounted. That is, since the back surface of the die pad to be sealed with the resin is covered with the adhesive resin layer regardless of the presence or absence of the oxide layer (oxide film), the releasability from the resin layer is greatly reduced and eliminated.

【００１２】ここで、ダイパッド裏面側に対する樹脂層
の耐剥離性向上は、半導体パッケージを配線基板面に半
田クリームのリフローによって電気的、機械的な接続・
実装を行った場合における樹脂層のクラック発生を解消
することになり、信頼性の高い実装回路装置を歩留まり
よく提供する。Here, the improvement of the peeling resistance of the resin layer with respect to the back side of the die pad is achieved by electrically and mechanically connecting the semiconductor package to the wiring board surface by reflowing solder cream.
Cracking of the resin layer during mounting is eliminated, and a highly reliable mounted circuit device is provided with high yield.

【００１３】[0013]

【発明の実施の形態】以下、図１，図２および図３を参
照して実施例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment will be described below with reference to FIGS. 1, 2 and 3. FIG.

【００１４】図１は第１の実施例で製造した半導体パッ
ケージの要部構成を示す断面図である。図１において、
６はリードフレームのダイパッド7bに固定された半導体
素子、８は前記半導体素子６の一主面に配設された電極
およびリードフレームのインナーリード7aを対応させて
接続するボンディングワイヤ、９は前記ボンディングワ
イヤ８を含めて半導体素子６の固定領域を被覆・封止す
る樹脂層である。FIG. 1 is a sectional view showing the structure of a main part of the semiconductor package manufactured in the first embodiment. In FIG.
Reference numeral 6 denotes a semiconductor element fixed to the die pad 7b of the lead frame, 8 denotes a bonding wire for connecting the electrode provided on one main surface of the semiconductor element 6 and the inner lead 7a of the lead frame in a corresponding manner, and 9 denotes the bonding wire. A resin layer that covers and seals the fixed region of the semiconductor element 6 including the wire 8.

【００１５】ここで、ダイパッド7bの平面積は、半導体
素子６の平面積よりも小さな形状に形成されている。ま
た、ダイパッド7b面に対する半導体素子６の固定は、ダ
イパッド7bの裏面側に貼着され、かつ周縁部では半導体
素子６の裏面に対向・接着させた接着性テープ10で行わ
れている。つまり、従来の樹脂封止型の半導体パッケー
ジの構成に比べて、ダイパッド7bによる半導体素子６の
支持面を小さく設定したこと、ダイパッド7bを嵌合する
凹設領域を設けた接着性テープ10で、ダイパッド7bの裏
面側を被覆し、かつこの接着性テープ10の一部で半導体
素子６を接着・固定している点で特徴付けられる構成を
採っている。Here, the plane area of the die pad 7b is formed smaller than the plane area of the semiconductor element 6. The fixing of the semiconductor element 6 to the surface of the die pad 7b is performed by an adhesive tape 10 adhered to the back surface of the die pad 7b and opposed to and adhered to the back surface of the semiconductor element 6 at the periphery. That is, as compared with the configuration of the conventional resin-encapsulated semiconductor package, the supporting surface of the semiconductor element 6 by the die pad 7b is set smaller, and the adhesive tape 10 provided with the recessed region for fitting the die pad 7b, The structure is characterized in that the back side of the die pad 7b is covered, and the semiconductor element 6 is adhered and fixed with a part of the adhesive tape 10.

【００１６】次に、製造方法について説明する。Next, the manufacturing method will be described.

【００１７】先ず、ダイパッド7bを半導体素子６の外形
よりも小さく設定したリードフレーム、たとえばテープ
キャリア型のリードフレームを用意し、このリードフレ
ームのダイパッド7b面に半導体素子６の裏面側を固定す
る。ここで、半導体素子６のダイパッド7b面における固
定は、次の用に行われる。たとえばポリイミド樹脂フィ
ルムをベースとした厚さ30〜 100μm 程度で、かつ半導
体素子６の外形とほぼ同等の外形に切断した接着性テー
プ10をダイパッド7bの裏面側に貼着し、さらに、対向す
る半導体素子６の露出している裏面に接着させて固定す
る。なお、この接着性テープ10は、ダイパッド7bを嵌合
するための凹設領域が対向する面に予め設けられてい
る。First, a lead frame in which the die pad 7b is set smaller than the outer shape of the semiconductor element 6, for example, a tape carrier type lead frame is prepared, and the back side of the semiconductor element 6 is fixed to the die pad 7b surface of the lead frame. Here, the fixing of the semiconductor element 6 on the surface of the die pad 7b is performed for the following purpose. For example, an adhesive tape 10 having a thickness of about 30 to 100 μm based on a polyimide resin film and cut to an outer shape substantially equal to the outer shape of the semiconductor element 6 is attached to the back side of the die pad 7b. The element 6 is adhered and fixed to the exposed back surface. Note that the adhesive tape 10 is provided in advance on a surface facing the recessed region for fitting the die pad 7b.

【００１８】次いで、前記固定した半導体素子６を囲ん
で延設されているインナーリード7aに対応する半導体素
子６面の電極をワイヤボンディングを行って、回路モジ
ュールを形成する。その後、前記回路モジュールを、た
とえばトランスファモールド成型機の金型にセットし、
ボンディングワイヤ８を含む半導体素子６の固定領域を
モールド用樹脂、たとえばシリカ粉末を分散含有したエ
ポキシ樹脂組成物９で封止する。この樹脂封止品につい
て、封止樹脂層９に生じたバリを除去し、要すればリー
ドフレームに外装メッキなどを施してから、マーク付け
することにより樹脂封止型の半導体パッケージが得られ
る。Next, an electrode on the surface of the semiconductor element 6 corresponding to the inner lead 7a extending around the fixed semiconductor element 6 is wire-bonded to form a circuit module. Thereafter, the circuit module is set in, for example, a mold of a transfer molding machine,
The fixing region of the semiconductor element 6 including the bonding wire 8 is sealed with a molding resin, for example, an epoxy resin composition 9 containing silica powder dispersedly. The resin-encapsulated product is obtained by removing burrs generated on the encapsulation resin layer 9 and, if necessary, applying exterior plating to the lead frame and then marking the lead frame.

【００１９】上記半導体パッケージの製造工程によれ
ば、ダイパッド7b面上に接着性樹脂の塗布、半導体素子
のダイボンディング、接着性樹脂のキュアなどの工程が
省略されるだけでなく、リフロークラックを生じる恐れ
のないの樹脂封止型の半導体パッケージを容易に得るこ
とができる。たとえば、端子接続用の半田ペーストを印
刷した配線基板面に、前記半導体パッケージを位置決め
配置し、約 240℃程度に保持されたトンネル炉を通過さ
せて、半田ペーストのリフローで半導体パッケージを配
線基板面に実装したとき、半導体パッケージにおいて、
モールド樹脂層９のクラック発生など認められない。す
なわち、半導体パッケージは、湿度などの外部環境に対
してすぐれた安定性を保持し、信頼性の高い実装回路装
置を構成できる。According to the manufacturing process of the semiconductor package, not only steps such as application of an adhesive resin on the surface of the die pad 7b, die bonding of a semiconductor element, curing of the adhesive resin, etc. are omitted, but also reflow cracks are generated. It is possible to easily obtain a resin-sealed semiconductor package without fear. For example, the semiconductor package is positioned and arranged on a wiring board surface on which a solder paste for terminal connection is printed, passed through a tunnel furnace maintained at about 240 ° C., and the semiconductor package is reflowed with the solder paste. When mounted on a semiconductor package,
No cracking of the mold resin layer 9 is observed. That is, the semiconductor package maintains excellent stability against an external environment such as humidity and can constitute a highly reliable mounted circuit device.

【００２０】図２は、第２の実施例で製造した半導体パ
ッケージの要部構成を示す断面図である。この実施例の
場合は、ダイパッド7bの裏面側を被覆しながら半導体素
子６裏面の一部と接合（接着）する接着性テープ10とし
て、ほぼ一様な厚さのポリイミド樹脂フィルムをベース
とする接着性テープを使用した。すなわち、ほぼ一様な
厚さの接着性テープ10を使用し、この接着性テープ10を
折り曲げながら、半導体素子６裏面の一部を接着する一
方、ダイパッド7bの裏面側を被覆して、半導体素子６を
ダイパッド7bに固定した以外は、第１の実施例の場合と
同様の条件で製造したので、他の条件などについての説
明は省略する。FIG. 2 is a cross-sectional view showing the structure of a main part of the semiconductor package manufactured in the second embodiment. In the case of this embodiment, an adhesive tape 10 that covers (is adhered to) a part of the back surface of the semiconductor element 6 while covering the back surface side of the die pad 7b is based on a polyimide resin film having a substantially uniform thickness. Sex tape was used. That is, the adhesive tape 10 having a substantially uniform thickness is used, and while the adhesive tape 10 is bent, a part of the back surface of the semiconductor element 6 is adhered, while the back surface of the die pad 7b is covered. Except that 6 was fixed to the die pad 7b, it was manufactured under the same conditions as in the case of the first embodiment, and the description of other conditions and the like will be omitted.

【００２１】図３は、第３の実施例で製造した半導体パ
ッケージの要部構成を示す断面図である。この実施例の
場合は、ダイパッド7bをリング形にし、このリング形の
ダイパッド7b裏面側を被覆しながら、中央の切り欠き部
に露出する半導体素子６の裏面と接合（接着）する構成
を採っている。すなわち、ほぼ一様な厚さのポリイミド
樹脂フィルムをベースとする接着性テープ10を折り曲げ
ながら、リング状のダイパッド7b裏面側を被覆する一
方、半導体素子６裏面の中央部を接着して、半導体素子
６をダイパッド7bに固定した以外は、第１の実施例の場
合と同様の条件で製造したので、他の条件などについて
の説明は省略する。FIG. 3 is a cross-sectional view showing the structure of a main part of the semiconductor package manufactured in the third embodiment. In the case of this embodiment, a configuration is adopted in which the die pad 7b is formed in a ring shape and is bonded (adhered) to the back surface of the semiconductor element 6 exposed in the center cutout while covering the back surface of the ring-shaped die pad 7b. I have. That is, while bending the adhesive tape 10 based on a polyimide resin film having a substantially uniform thickness, the ring-shaped die pad 7b is coated on the back surface side, while the center portion of the back surface of the semiconductor element 6 is bonded, thereby bonding the semiconductor element 6 Except that 6 was fixed to the die pad 7b, it was manufactured under the same conditions as in the case of the first embodiment, and the description of other conditions and the like will be omitted.

【００２２】上記第２および第３の実施例でそれぞれ製
造した半導体パッケージの場合も、モールド樹脂層９の
耐剥離性、また、リフロークラックの発生傾向など、第
１の実施例の場合と同様で、外部環境に対する安定性が
良好で、信頼性の高い実装回路装置の構成などに適する
ものであった。In the case of the semiconductor packages manufactured in the second and third embodiments, respectively, the peeling resistance of the mold resin layer 9 and the tendency of occurrence of reflow cracks are the same as those in the first embodiment. This has good stability to the external environment and is suitable for a configuration of a highly reliable mounted circuit device and the like.

【００２３】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば、リードフレームとし
てテープキャリア型のリードフレームの代りに、メタル
リードフレームを用いることもできる。また、封止用樹
脂は、一般的に、シリカ粉末を分散含有したエポキシ樹
脂組成物であるが、これに限定されるものではなし、さ
らに、ダイパッド7bに対する半導体素子６の固定には、
ポリイミド樹脂をベースとした接着性テープの代りに、
他の樹脂成分（たとえばアピカル）から成る接着性テー
プ（もしくはシート）類でもよい。The present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the invention. For example, instead of a tape carrier type lead frame, a metal lead frame can be used as the lead frame. In addition, the sealing resin is generally an epoxy resin composition containing silica powder dispersed therein, but is not limited thereto. Further, for fixing the semiconductor element 6 to the die pad 7b,
Instead of adhesive tape based on polyimide resin,
Adhesive tapes (or sheets) made of other resin components (for example, Apical) may be used.

【００２４】[0024]

【発明の効果】請求項１および請求項２の発明によれ
ば、半導体素子の裏面が一部露出する形にダイパッド面
を設定し、このダイパッドの裏面側を接着性テープで被
覆しながら、半導体素子の裏面露出領域で接着性テープ
を対向・接着（対接）させて固定した構成を採ってい
る。つまり、半導体素子のダイボンディングに当たって
の接合剤キュア工程などが省略される一方、ダイパッド
裏面の側のモールド樹脂に対する密着性も改善・向上す
るので、剥離性が低減解消したモールド樹脂層が容易に
形成されることになる。According to the first and second aspects of the present invention, the die pad surface is set so that the back surface of the semiconductor element is partially exposed, and the semiconductor device is covered with the adhesive tape on the back surface of the die pad. In this configuration, an adhesive tape is fixed by facing / adhering (contacting) the exposed surface of the back surface of the element. In other words, while the bonding agent curing step in die bonding of the semiconductor element is omitted, the adhesiveness to the mold resin on the back side of the die pad is also improved and improved, so that a mold resin layer with reduced releasability is easily formed. Will be done.

【００２５】このモールド樹脂層の耐剥離性向上は、リ
フロークラックの一原因を除去することになるため、半
田クリームのリフローによって半導体パッケージを電気
的、機械的な接続・実装を行う工程で、封止樹脂層のク
ラック発生が回避・解消されるので、信頼性の高い実装
回路装置を歩留まりよく提供できることになる。Since the improvement in the peeling resistance of the mold resin layer eliminates one cause of the reflow crack, the semiconductor package is electrically and mechanically connected and mounted by reflow of the solder cream. Since the occurrence of cracks in the resin stopper layer is avoided or eliminated, a highly reliable mounted circuit device can be provided with high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図１】第１実施例で製造した半導体パッケージの要部
構成を示す断面図。FIG. 1 is a cross-sectional view showing a configuration of a main part of a semiconductor package manufactured in a first embodiment.

【図２】第２実施例で製造した半導体パッケージの要部
構成を示す断面図。FIG. 2 is a sectional view showing a configuration of a main part of a semiconductor package manufactured in a second embodiment.

【図３】第３実施例で製造した半導体パッケージの要部
構成を示す断面図。FIG. 3 is a sectional view showing a configuration of a main part of a semiconductor package manufactured in a third embodiment.

【図４】従来の半導体パッケージの要部構成を示す断面
図。FIG. 4 is a cross-sectional view showing a main part configuration of a conventional semiconductor package.

【符号の説明】[Explanation of symbols]

1a，7a……インナーリード 1b，7b……ダイパッド ２……接着剤層（マウンド剤） ３，６……半導体素子 ４，８……ボンディングワイヤ ５，９……封止樹脂層 10……接着性テープ 1a, 7a Inner lead 1b, 7b Die pad 2 Adhesive layer (mound agent) 3, 6 Semiconductor element 4, 8 Bonding wire 5, 9 Sealing resin layer 10 Adhesion Sex tape

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 リードフレームのダイパッド面に半導体
素子を固定する工程と、 前記半導体素子を囲んで延設されているインナーリード
に対応する半導体素子面の電極をワイヤボンディングす
る工程と、 前記ボンディングしたワイヤを含む半導体素子の固定領
域を樹脂で封止する工程とを有する半導体パッケージの
製造方法であって、 前記ダイパッド面に対する半導体素子の固定は、ダイパ
ッドを介して配置され、かつ一部が半導体素子の裏面に
対向・接触する接着性テープで行われていることを特徴
とする半導体パッケージの製造方法。A step of fixing a semiconductor element to a die pad surface of a lead frame; a step of wire bonding an electrode of the semiconductor element surface corresponding to an inner lead extending around the semiconductor element; A step of sealing a fixing region of the semiconductor element including the wire with a resin, wherein the fixing of the semiconductor element to the die pad surface is arranged via a die pad, and a part of the semiconductor element is fixed. A method of manufacturing a semiconductor package, wherein the method is performed with an adhesive tape facing and contacting the back surface of the semiconductor package. 【請求項２】 リードフレームのダイパッドが貫通領域
を有し、貫通領域で半導体素子裏面に接着性樹脂層が対
接していることを特徴とする請求項１記載の半導体パッ
ケージの製造方法。2. The method according to claim 1, wherein the die pad of the lead frame has a penetrating region, and the adhesive resin layer is in contact with the back surface of the semiconductor element in the penetrating region.
JP8323980A 1996-12-04 1996-12-04 Semiconductor package manufacturing method Withdrawn JPH10163231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8323980A JPH10163231A (en) 1996-12-04 1996-12-04 Semiconductor package manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8323980A JPH10163231A (en) 1996-12-04 1996-12-04 Semiconductor package manufacturing method

Publications (1)

Publication Number Publication Date
JPH10163231A true JPH10163231A (en) 1998-06-19

Family

ID=18160780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323980A Withdrawn JPH10163231A (en) 1996-12-04 1996-12-04 Semiconductor package manufacturing method

Country Status (1)

Country Link
JP (1) JPH10163231A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118471867A (en) * 2024-07-13 2024-08-09 中北大学 Semiconductor package testing device and testing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118471867A (en) * 2024-07-13 2024-08-09 中北大学 Semiconductor package testing device and testing method thereof

Similar Documents

Publication Publication Date Title
JP3359846B2 (en) Semiconductor device
JPH11260985A (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
JP2001024135A (en) Method for manufacturing semiconductor device
JPH07321248A (en) Ball grid array semiconductor device and manufacturing method thereof
JP2003023134A (en) Semiconductor device and method of manufacturing the same
JPH11260856A (en) Semiconductor device, manufacturing method thereof, and mounting structure of semiconductor device
JPH0794553A (en) Semiconductor device and manufacturing method thereof
JPH1012773A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2895920B2 (en) Semiconductor device and manufacturing method thereof
CN101133491A (en) Lead-free leadframe with pre-plated layers
JP2000269166A (en) Method of manufacturing integrated circuit chip and semiconductor device
JP2501953B2 (en) Semiconductor device
JP3680812B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2954297B2 (en) Resin-sealed semiconductor device
KR0168841B1 (en) Metal electronic package and the manufacture method
JP2506429B2 (en) Resin-sealed semiconductor device
JP3145892B2 (en) Resin-sealed semiconductor device
JP2570123B2 (en) Semiconductor device and manufacturing method thereof
JP2002246531A (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
JPH07263487A (en) Method for manufacturing semiconductor device
JPH08288324A (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH11162998A (en) Semiconductor device and manufacturing method thereof
JP2513416B2 (en) Semiconductor device
JPH0547835A (en) Semiconductor device mounting structure
JPH08306848A (en) Lead frame, manufacturing method thereof, and semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302