JPH10163231A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH10163231A JPH10163231A JP8323980A JP32398096A JPH10163231A JP H10163231 A JPH10163231 A JP H10163231A JP 8323980 A JP8323980 A JP 8323980A JP 32398096 A JP32398096 A JP 32398096A JP H10163231 A JPH10163231 A JP H10163231A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- die pad
- semiconductor package
- resin
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 実装回路装置の歩留まり向上にも大きく寄与
する信頼性の高い樹脂封止型の半導体パッケージを容易
に製造できる製造方法の提供。 【解決手段】 リードフレームのダイパッド7b面に半導
体素子６を固定する工程と、前記半導体素子６を囲んで
延設されているインナーリード7aに対応する半導体素子
６面の電極をワイヤボンディングする工程と、前記ボン
ディングワイヤ８を含む半導体素子６の固定領域を樹脂
９で封止する工程とを有する半導体パッケージの製造方
法であって、前記ダイパッド7b面に対する半導体素子６
の固定は、ダイパッド7bを介して配置され、かつ一部が
半導体素子６の裏面に対向・接着する接着性テープ10で
行われていることを特徴とする半導体パッケージの製造
方法である。
する信頼性の高い樹脂封止型の半導体パッケージを容易
に製造できる製造方法の提供。 【解決手段】 リードフレームのダイパッド7b面に半導
体素子６を固定する工程と、前記半導体素子６を囲んで
延設されているインナーリード7aに対応する半導体素子
６面の電極をワイヤボンディングする工程と、前記ボン
ディングワイヤ８を含む半導体素子６の固定領域を樹脂
９で封止する工程とを有する半導体パッケージの製造方
法であって、前記ダイパッド7b面に対する半導体素子６
の固定は、ダイパッド7bを介して配置され、かつ一部が
半導体素子６の裏面に対向・接着する接着性テープ10で
行われていることを特徴とする半導体パッケージの製造
方法である。
Description
【０００１】
【発明の属する技術分野】本発明は樹脂封止型の半導体
パッケージの製造方法に関する。
パッケージの製造方法に関する。
【０００２】
【従来の技術】電子回路機構のコンパクト化などを目指
し、図４に要部構成を断面的に示すような樹脂封止型の
半導体パッケージが開発されている。すなわち、インナ
ーリード1aおよびダイパッド1bを有するリードフレーム
と、前記リードフレームのダイパッド1bに接着剤層２を
介してマウントされた半導体素子３と、前記半導体素子
３の一主面に配設された電極を対応するインナーリード
1aに接続するボンディングワイヤ４と、前記ボンディン
グワイヤ４を含めて半導体素子３の固定領域を被覆・封
止する樹脂層５とを有する半導体パッケージが知られて
いる。
し、図４に要部構成を断面的に示すような樹脂封止型の
半導体パッケージが開発されている。すなわち、インナ
ーリード1aおよびダイパッド1bを有するリードフレーム
と、前記リードフレームのダイパッド1bに接着剤層２を
介してマウントされた半導体素子３と、前記半導体素子
３の一主面に配設された電極を対応するインナーリード
1aに接続するボンディングワイヤ４と、前記ボンディン
グワイヤ４を含めて半導体素子３の固定領域を被覆・封
止する樹脂層５とを有する半導体パッケージが知られて
いる。
【０００３】また、この種の樹脂封止型半導体パッケー
ジは、一般的に、次のような手順で組み立て・製造され
ている。先ず、一主面に所要の電極群が配設された半導
体素子３をウエハーからダイシング分離した後、予め用
意しておいた所定のリードフレームのダイパッド1b上
に、接着剤層２を介してマウントする。
ジは、一般的に、次のような手順で組み立て・製造され
ている。先ず、一主面に所要の電極群が配設された半導
体素子３をウエハーからダイシング分離した後、予め用
意しておいた所定のリードフレームのダイパッド1b上
に、接着剤層２を介してマウントする。
【０００４】次いで、マウントした半導体素子３の電極
群と、リードフレームの対応するインナーリード1aとを
ワイヤボンディングし、電気的に接続する回路モジュー
ルを形成する。その後、回路モジュールをモールド用金
型に装着し、ボンディングワイヤ４およびインナーリー
ド1aの一部を含めてマウントした半導体素子３領域を、
たとえばトランスファーモールド法で樹脂封止する。こ
の樹脂封止品について、封止樹脂層５に生じたバリを除
去し、要すれば、リードフレームに外装メッキなどを施
してから、マーク付けすることにより封止型半導体パッ
ケージを得ている。
群と、リードフレームの対応するインナーリード1aとを
ワイヤボンディングし、電気的に接続する回路モジュー
ルを形成する。その後、回路モジュールをモールド用金
型に装着し、ボンディングワイヤ４およびインナーリー
ド1aの一部を含めてマウントした半導体素子３領域を、
たとえばトランスファーモールド法で樹脂封止する。こ
の樹脂封止品について、封止樹脂層５に生じたバリを除
去し、要すれば、リードフレームに外装メッキなどを施
してから、マーク付けすることにより封止型半導体パッ
ケージを得ている。
【０００５】
【発明が解決しようとする課題】しかし、上記構成の半
導体パッケージは、外部環境からの保護および薄型化な
ど容易に図られ、また、取扱も容易であるという利点を
有するが、一方では、信頼性の点で懸念がある。すなわ
ち、半導体素子３をマウント（固定）するダイパッド1b
の材質がたとえば銅である場合、ワイヤボンディングす
るときの熱などによって、ダイパッド1bの露出面（裏
面）が酸化を起こし易い。
導体パッケージは、外部環境からの保護および薄型化な
ど容易に図られ、また、取扱も容易であるという利点を
有するが、一方では、信頼性の点で懸念がある。すなわ
ち、半導体素子３をマウント（固定）するダイパッド1b
の材質がたとえば銅である場合、ワイヤボンディングす
るときの熱などによって、ダイパッド1bの露出面（裏
面）が酸化を起こし易い。
【０００６】そして、ダイパッド1b裏面に酸化膜が生じ
たまま樹脂封止を行った場合、その酸化膜の介在が原因
となって、封止樹脂層５の剥離を起こし易い傾向が認め
られる。つまり、半導体素子３をマウントしたダイパッ
ド1bの裏面は、酸化膜の形成によって、一般的に、封止
樹脂層５との密着性ないし接着性が低下している。この
ため、組み立て・製造した半導体パッケージを、所定の
配線基板面に半田クリーム付けで位置合わせ配置した
後、たとえば加熱炉内を通過させ、半田クリームのリフ
ローによって電気的、機械的な接続・実装を行ったと
き、モールド樹脂層５のクラック発生を招来し易い。
たまま樹脂封止を行った場合、その酸化膜の介在が原因
となって、封止樹脂層５の剥離を起こし易い傾向が認め
られる。つまり、半導体素子３をマウントしたダイパッ
ド1bの裏面は、酸化膜の形成によって、一般的に、封止
樹脂層５との密着性ないし接着性が低下している。この
ため、組み立て・製造した半導体パッケージを、所定の
配線基板面に半田クリーム付けで位置合わせ配置した
後、たとえば加熱炉内を通過させ、半田クリームのリフ
ローによって電気的、機械的な接続・実装を行ったと
き、モールド樹脂層５のクラック発生を招来し易い。
【０００７】前記ダイパッド1b裏面における封止樹脂層
５の剥離性の問題は、実装回路装置の構成段階でリフロ
ークラックの一原因となって、結果的に、耐湿性など外
部環境からの保護機能を十分に確保できず、性能的な信
頼性が損なわれる恐れがあり、実装回路装置の歩留まり
低下を招来する。
５の剥離性の問題は、実装回路装置の構成段階でリフロ
ークラックの一原因となって、結果的に、耐湿性など外
部環境からの保護機能を十分に確保できず、性能的な信
頼性が損なわれる恐れがあり、実装回路装置の歩留まり
低下を招来する。
【０００８】本発明は上記事情に対処してなされたもの
で、実装回路装置の歩留まり向上にも大きく寄与する信
頼性の高い樹脂封止型の半導体パッケージを容易に製造
できる製造方法の提供を目的とする。
で、実装回路装置の歩留まり向上にも大きく寄与する信
頼性の高い樹脂封止型の半導体パッケージを容易に製造
できる製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明は、リー
ドフレームのダイパッド面に半導体素子を固定する工程
と、前記半導体素子を囲んで延設されているインナーリ
ードに対応する半導体素子面の電極をワイヤボンディン
グする工程と、前記ボンディングワイヤを含む半導体素
子の固定領域を樹脂で封止する工程とを有する半導体パ
ッケージの製造方法であって、前記ダイパッド面に対す
る半導体素子の固定は、ダイパッドを介して配置され、
かつ一部が半導体素子の裏面に対向・接着する接着性テ
ープで行われていることを特徴とする半導体パッケージ
の製造方法である。
ドフレームのダイパッド面に半導体素子を固定する工程
と、前記半導体素子を囲んで延設されているインナーリ
ードに対応する半導体素子面の電極をワイヤボンディン
グする工程と、前記ボンディングワイヤを含む半導体素
子の固定領域を樹脂で封止する工程とを有する半導体パ
ッケージの製造方法であって、前記ダイパッド面に対す
る半導体素子の固定は、ダイパッドを介して配置され、
かつ一部が半導体素子の裏面に対向・接着する接着性テ
ープで行われていることを特徴とする半導体パッケージ
の製造方法である。
【００１０】請求項２の発明は、請求項１記載の半導体
パッケージの製造方法におい、リードフレームのダイパ
ッドが貫通領域を有し、貫通領域で半導体素子の裏面に
接着性樹脂層が対接することを特徴とする。
パッケージの製造方法におい、リードフレームのダイパ
ッドが貫通領域を有し、貫通領域で半導体素子の裏面に
接着性樹脂層が対接することを特徴とする。
【００１１】請求項１および請求項２の発明では、半導
体素子をマウントするダイパッドを一部切欠いて、半導
体素子の裏面を一部露出させる一方、このダイパッドを
接着性テープなどの接着性樹脂層で被覆しながら、露出
した半導体素子の裏面領域に接着性樹脂層を対向・接着
（対接）させ、マウントした構成を採ることを骨子とし
ている。すなわち、樹脂封止するダイパッド裏面は、酸
化層（酸化膜）の有無に拘らず接着性樹脂層で被覆され
た構成を採っているため、樹脂層に対する剥離性が大幅
に低減解消される。
体素子をマウントするダイパッドを一部切欠いて、半導
体素子の裏面を一部露出させる一方、このダイパッドを
接着性テープなどの接着性樹脂層で被覆しながら、露出
した半導体素子の裏面領域に接着性樹脂層を対向・接着
（対接）させ、マウントした構成を採ることを骨子とし
ている。すなわち、樹脂封止するダイパッド裏面は、酸
化層（酸化膜）の有無に拘らず接着性樹脂層で被覆され
た構成を採っているため、樹脂層に対する剥離性が大幅
に低減解消される。
【００１２】ここで、ダイパッド裏面側に対する樹脂層
の耐剥離性向上は、半導体パッケージを配線基板面に半
田クリームのリフローによって電気的、機械的な接続・
実装を行った場合における樹脂層のクラック発生を解消
することになり、信頼性の高い実装回路装置を歩留まり
よく提供する。
の耐剥離性向上は、半導体パッケージを配線基板面に半
田クリームのリフローによって電気的、機械的な接続・
実装を行った場合における樹脂層のクラック発生を解消
することになり、信頼性の高い実装回路装置を歩留まり
よく提供する。
【００１３】
【発明の実施の形態】以下、図１，図２および図３を参
照して実施例を説明する。
照して実施例を説明する。
【００１４】図１は第１の実施例で製造した半導体パッ
ケージの要部構成を示す断面図である。図１において、
６はリードフレームのダイパッド7bに固定された半導体
素子、８は前記半導体素子６の一主面に配設された電極
およびリードフレームのインナーリード7aを対応させて
接続するボンディングワイヤ、９は前記ボンディングワ
イヤ８を含めて半導体素子６の固定領域を被覆・封止す
る樹脂層である。
ケージの要部構成を示す断面図である。図１において、
６はリードフレームのダイパッド7bに固定された半導体
素子、８は前記半導体素子６の一主面に配設された電極
およびリードフレームのインナーリード7aを対応させて
接続するボンディングワイヤ、９は前記ボンディングワ
イヤ８を含めて半導体素子６の固定領域を被覆・封止す
る樹脂層である。
【００１５】ここで、ダイパッド7bの平面積は、半導体
素子６の平面積よりも小さな形状に形成されている。ま
た、ダイパッド7b面に対する半導体素子６の固定は、ダ
イパッド7bの裏面側に貼着され、かつ周縁部では半導体
素子６の裏面に対向・接着させた接着性テープ10で行わ
れている。つまり、従来の樹脂封止型の半導体パッケー
ジの構成に比べて、ダイパッド7bによる半導体素子６の
支持面を小さく設定したこと、ダイパッド7bを嵌合する
凹設領域を設けた接着性テープ10で、ダイパッド7bの裏
面側を被覆し、かつこの接着性テープ10の一部で半導体
素子６を接着・固定している点で特徴付けられる構成を
採っている。
素子６の平面積よりも小さな形状に形成されている。ま
た、ダイパッド7b面に対する半導体素子６の固定は、ダ
イパッド7bの裏面側に貼着され、かつ周縁部では半導体
素子６の裏面に対向・接着させた接着性テープ10で行わ
れている。つまり、従来の樹脂封止型の半導体パッケー
ジの構成に比べて、ダイパッド7bによる半導体素子６の
支持面を小さく設定したこと、ダイパッド7bを嵌合する
凹設領域を設けた接着性テープ10で、ダイパッド7bの裏
面側を被覆し、かつこの接着性テープ10の一部で半導体
素子６を接着・固定している点で特徴付けられる構成を
採っている。
【００１６】次に、製造方法について説明する。
【００１７】先ず、ダイパッド7bを半導体素子６の外形
よりも小さく設定したリードフレーム、たとえばテープ
キャリア型のリードフレームを用意し、このリードフレ
ームのダイパッド7b面に半導体素子６の裏面側を固定す
る。ここで、半導体素子６のダイパッド7b面における固
定は、次の用に行われる。たとえばポリイミド樹脂フィ
ルムをベースとした厚さ30〜 100μm 程度で、かつ半導
体素子６の外形とほぼ同等の外形に切断した接着性テー
プ10をダイパッド7bの裏面側に貼着し、さらに、対向す
る半導体素子６の露出している裏面に接着させて固定す
る。なお、この接着性テープ10は、ダイパッド7bを嵌合
するための凹設領域が対向する面に予め設けられてい
る。
よりも小さく設定したリードフレーム、たとえばテープ
キャリア型のリードフレームを用意し、このリードフレ
ームのダイパッド7b面に半導体素子６の裏面側を固定す
る。ここで、半導体素子６のダイパッド7b面における固
定は、次の用に行われる。たとえばポリイミド樹脂フィ
ルムをベースとした厚さ30〜 100μm 程度で、かつ半導
体素子６の外形とほぼ同等の外形に切断した接着性テー
プ10をダイパッド7bの裏面側に貼着し、さらに、対向す
る半導体素子６の露出している裏面に接着させて固定す
る。なお、この接着性テープ10は、ダイパッド7bを嵌合
するための凹設領域が対向する面に予め設けられてい
る。
【００１８】次いで、前記固定した半導体素子６を囲ん
で延設されているインナーリード7aに対応する半導体素
子６面の電極をワイヤボンディングを行って、回路モジ
ュールを形成する。その後、前記回路モジュールを、た
とえばトランスファモールド成型機の金型にセットし、
ボンディングワイヤ８を含む半導体素子６の固定領域を
モールド用樹脂、たとえばシリカ粉末を分散含有したエ
ポキシ樹脂組成物９で封止する。この樹脂封止品につい
て、封止樹脂層９に生じたバリを除去し、要すればリー
ドフレームに外装メッキなどを施してから、マーク付け
することにより樹脂封止型の半導体パッケージが得られ
る。
で延設されているインナーリード7aに対応する半導体素
子６面の電極をワイヤボンディングを行って、回路モジ
ュールを形成する。その後、前記回路モジュールを、た
とえばトランスファモールド成型機の金型にセットし、
ボンディングワイヤ８を含む半導体素子６の固定領域を
モールド用樹脂、たとえばシリカ粉末を分散含有したエ
ポキシ樹脂組成物９で封止する。この樹脂封止品につい
て、封止樹脂層９に生じたバリを除去し、要すればリー
ドフレームに外装メッキなどを施してから、マーク付け
することにより樹脂封止型の半導体パッケージが得られ
る。
【００１９】上記半導体パッケージの製造工程によれ
ば、ダイパッド7b面上に接着性樹脂の塗布、半導体素子
のダイボンディング、接着性樹脂のキュアなどの工程が
省略されるだけでなく、リフロークラックを生じる恐れ
のないの樹脂封止型の半導体パッケージを容易に得るこ
とができる。たとえば、端子接続用の半田ペーストを印
刷した配線基板面に、前記半導体パッケージを位置決め
配置し、約 240℃程度に保持されたトンネル炉を通過さ
せて、半田ペーストのリフローで半導体パッケージを配
線基板面に実装したとき、半導体パッケージにおいて、
モールド樹脂層９のクラック発生など認められない。す
なわち、半導体パッケージは、湿度などの外部環境に対
してすぐれた安定性を保持し、信頼性の高い実装回路装
置を構成できる。
ば、ダイパッド7b面上に接着性樹脂の塗布、半導体素子
のダイボンディング、接着性樹脂のキュアなどの工程が
省略されるだけでなく、リフロークラックを生じる恐れ
のないの樹脂封止型の半導体パッケージを容易に得るこ
とができる。たとえば、端子接続用の半田ペーストを印
刷した配線基板面に、前記半導体パッケージを位置決め
配置し、約 240℃程度に保持されたトンネル炉を通過さ
せて、半田ペーストのリフローで半導体パッケージを配
線基板面に実装したとき、半導体パッケージにおいて、
モールド樹脂層９のクラック発生など認められない。す
なわち、半導体パッケージは、湿度などの外部環境に対
してすぐれた安定性を保持し、信頼性の高い実装回路装
置を構成できる。
【００２０】図２は、第２の実施例で製造した半導体パ
ッケージの要部構成を示す断面図である。この実施例の
場合は、ダイパッド7bの裏面側を被覆しながら半導体素
子６裏面の一部と接合（接着）する接着性テープ10とし
て、ほぼ一様な厚さのポリイミド樹脂フィルムをベース
とする接着性テープを使用した。すなわち、ほぼ一様な
厚さの接着性テープ10を使用し、この接着性テープ10を
折り曲げながら、半導体素子６裏面の一部を接着する一
方、ダイパッド7bの裏面側を被覆して、半導体素子６を
ダイパッド7bに固定した以外は、第１の実施例の場合と
同様の条件で製造したので、他の条件などについての説
明は省略する。
ッケージの要部構成を示す断面図である。この実施例の
場合は、ダイパッド7bの裏面側を被覆しながら半導体素
子６裏面の一部と接合（接着）する接着性テープ10とし
て、ほぼ一様な厚さのポリイミド樹脂フィルムをベース
とする接着性テープを使用した。すなわち、ほぼ一様な
厚さの接着性テープ10を使用し、この接着性テープ10を
折り曲げながら、半導体素子６裏面の一部を接着する一
方、ダイパッド7bの裏面側を被覆して、半導体素子６を
ダイパッド7bに固定した以外は、第１の実施例の場合と
同様の条件で製造したので、他の条件などについての説
明は省略する。
【００２１】図３は、第３の実施例で製造した半導体パ
ッケージの要部構成を示す断面図である。この実施例の
場合は、ダイパッド7bをリング形にし、このリング形の
ダイパッド7b裏面側を被覆しながら、中央の切り欠き部
に露出する半導体素子６の裏面と接合（接着）する構成
を採っている。すなわち、ほぼ一様な厚さのポリイミド
樹脂フィルムをベースとする接着性テープ10を折り曲げ
ながら、リング状のダイパッド7b裏面側を被覆する一
方、半導体素子６裏面の中央部を接着して、半導体素子
６をダイパッド7bに固定した以外は、第１の実施例の場
合と同様の条件で製造したので、他の条件などについて
の説明は省略する。
ッケージの要部構成を示す断面図である。この実施例の
場合は、ダイパッド7bをリング形にし、このリング形の
ダイパッド7b裏面側を被覆しながら、中央の切り欠き部
に露出する半導体素子６の裏面と接合（接着）する構成
を採っている。すなわち、ほぼ一様な厚さのポリイミド
樹脂フィルムをベースとする接着性テープ10を折り曲げ
ながら、リング状のダイパッド7b裏面側を被覆する一
方、半導体素子６裏面の中央部を接着して、半導体素子
６をダイパッド7bに固定した以外は、第１の実施例の場
合と同様の条件で製造したので、他の条件などについて
の説明は省略する。
【００２２】上記第２および第３の実施例でそれぞれ製
造した半導体パッケージの場合も、モールド樹脂層９の
耐剥離性、また、リフロークラックの発生傾向など、第
１の実施例の場合と同様で、外部環境に対する安定性が
良好で、信頼性の高い実装回路装置の構成などに適する
ものであった。
造した半導体パッケージの場合も、モールド樹脂層９の
耐剥離性、また、リフロークラックの発生傾向など、第
１の実施例の場合と同様で、外部環境に対する安定性が
良好で、信頼性の高い実装回路装置の構成などに適する
ものであった。
【００２３】なお、本発明は上記実施例に限定されるも
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば、リードフレームとし
てテープキャリア型のリードフレームの代りに、メタル
リードフレームを用いることもできる。また、封止用樹
脂は、一般的に、シリカ粉末を分散含有したエポキシ樹
脂組成物であるが、これに限定されるものではなし、さ
らに、ダイパッド7bに対する半導体素子６の固定には、
ポリイミド樹脂をベースとした接着性テープの代りに、
他の樹脂成分（たとえばアピカル）から成る接着性テー
プ（もしくはシート）類でもよい。
のでなく、発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば、リードフレームとし
てテープキャリア型のリードフレームの代りに、メタル
リードフレームを用いることもできる。また、封止用樹
脂は、一般的に、シリカ粉末を分散含有したエポキシ樹
脂組成物であるが、これに限定されるものではなし、さ
らに、ダイパッド7bに対する半導体素子６の固定には、
ポリイミド樹脂をベースとした接着性テープの代りに、
他の樹脂成分（たとえばアピカル）から成る接着性テー
プ（もしくはシート）類でもよい。
【００２４】
【発明の効果】請求項１および請求項２の発明によれ
ば、半導体素子の裏面が一部露出する形にダイパッド面
を設定し、このダイパッドの裏面側を接着性テープで被
覆しながら、半導体素子の裏面露出領域で接着性テープ
を対向・接着（対接）させて固定した構成を採ってい
る。つまり、半導体素子のダイボンディングに当たって
の接合剤キュア工程などが省略される一方、ダイパッド
裏面の側のモールド樹脂に対する密着性も改善・向上す
るので、剥離性が低減解消したモールド樹脂層が容易に
形成されることになる。
ば、半導体素子の裏面が一部露出する形にダイパッド面
を設定し、このダイパッドの裏面側を接着性テープで被
覆しながら、半導体素子の裏面露出領域で接着性テープ
を対向・接着（対接）させて固定した構成を採ってい
る。つまり、半導体素子のダイボンディングに当たって
の接合剤キュア工程などが省略される一方、ダイパッド
裏面の側のモールド樹脂に対する密着性も改善・向上す
るので、剥離性が低減解消したモールド樹脂層が容易に
形成されることになる。
【００２５】このモールド樹脂層の耐剥離性向上は、リ
フロークラックの一原因を除去することになるため、半
田クリームのリフローによって半導体パッケージを電気
的、機械的な接続・実装を行う工程で、封止樹脂層のク
ラック発生が回避・解消されるので、信頼性の高い実装
回路装置を歩留まりよく提供できることになる。
フロークラックの一原因を除去することになるため、半
田クリームのリフローによって半導体パッケージを電気
的、機械的な接続・実装を行う工程で、封止樹脂層のク
ラック発生が回避・解消されるので、信頼性の高い実装
回路装置を歩留まりよく提供できることになる。
【図１】第１実施例で製造した半導体パッケージの要部
構成を示す断面図。
構成を示す断面図。
【図２】第２実施例で製造した半導体パッケージの要部
構成を示す断面図。
構成を示す断面図。
【図３】第３実施例で製造した半導体パッケージの要部
構成を示す断面図。
構成を示す断面図。
【図４】従来の半導体パッケージの要部構成を示す断面
図。
図。
1a，7a……インナーリード 1b，7b……ダイパッド ２……接着剤層（マウンド剤） ３，６……半導体素子 ４，８……ボンディングワイヤ ５，９……封止樹脂層 10……接着性テープ
Claims (2)
- 【請求項１】 リードフレームのダイパッド面に半導体
素子を固定する工程と、 前記半導体素子を囲んで延設されているインナーリード
に対応する半導体素子面の電極をワイヤボンディングす
る工程と、 前記ボンディングしたワイヤを含む半導体素子の固定領
域を樹脂で封止する工程とを有する半導体パッケージの
製造方法であって、 前記ダイパッド面に対する半導体素子の固定は、ダイパ
ッドを介して配置され、かつ一部が半導体素子の裏面に
対向・接触する接着性テープで行われていることを特徴
とする半導体パッケージの製造方法。 - 【請求項２】 リードフレームのダイパッドが貫通領域
を有し、貫通領域で半導体素子裏面に接着性樹脂層が対
接していることを特徴とする請求項１記載の半導体パッ
ケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323980A JPH10163231A (ja) | 1996-12-04 | 1996-12-04 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323980A JPH10163231A (ja) | 1996-12-04 | 1996-12-04 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163231A true JPH10163231A (ja) | 1998-06-19 |
Family
ID=18160780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323980A Withdrawn JPH10163231A (ja) | 1996-12-04 | 1996-12-04 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118471867A (zh) * | 2024-07-13 | 2024-08-09 | 中北大学 | 一种半导体封装测试装置及其测试方法 |
-
1996
- 1996-12-04 JP JP8323980A patent/JPH10163231A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118471867A (zh) * | 2024-07-13 | 2024-08-09 | 中北大学 | 一种半导体封装测试装置及其测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3359846B2 (ja) | 半導体装置 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| JP2003023134A (ja) | 半導体装置およびその製造方法 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| CN101133491A (zh) | 不含铅且多层被预镀敷的引线框 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH10163231A (ja) | 半導体パッケージの製造方法 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| JP2506429B2 (ja) | 樹脂封止型半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002246531A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11162998A (ja) | 半導体装置およびその製造方法 | |
| JP2513416B2 (ja) | 半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |