JPH10163250A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH10163250A JPH10163250A JP8323202A JP32320296A JPH10163250A JP H10163250 A JPH10163250 A JP H10163250A JP 8323202 A JP8323202 A JP 8323202A JP 32320296 A JP32320296 A JP 32320296A JP H10163250 A JPH10163250 A JP H10163250A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- substrate
- wiring pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】ＢＧＡ型の半導体装置に関し、実装が容易で且
つ端子数（リード数）の多い半導体装置を得ることを目
的とする。また、温度変化による半導体装置の変形を押
さえることのできる半導体装置を得ることを目的とす
る。 【解決手段】半導体素子１を搭載した基板３は、樹脂封
止工程において、金型７および８により上下より挟み込
まれる。この際、金型７および金型８には、外部電極４
ａと対応する位置に突起７ａおよび８ａが形成されてい
る。この突起７ａ、８ａにより上下から挟み込まれてい
るため、樹脂５注入時に外部電極４ａ上には樹脂が覆う
事が無い。樹脂５は樹脂注入口９より注入され、所定の
温度と時間により加熱硬化される。次に金型７および８
を取り去ると樹脂５によって封止され、なおかつ外部電
極４ａが樹脂５より露出した半導体装置を得る。最後に
外部電極４ａ上に金属バンプ６を形成する。
つ端子数（リード数）の多い半導体装置を得ることを目
的とする。また、温度変化による半導体装置の変形を押
さえることのできる半導体装置を得ることを目的とす
る。 【解決手段】半導体素子１を搭載した基板３は、樹脂封
止工程において、金型７および８により上下より挟み込
まれる。この際、金型７および金型８には、外部電極４
ａと対応する位置に突起７ａおよび８ａが形成されてい
る。この突起７ａ、８ａにより上下から挟み込まれてい
るため、樹脂５注入時に外部電極４ａ上には樹脂が覆う
事が無い。樹脂５は樹脂注入口９より注入され、所定の
温度と時間により加熱硬化される。次に金型７および８
を取り去ると樹脂５によって封止され、なおかつ外部電
極４ａが樹脂５より露出した半導体装置を得る。最後に
外部電極４ａ上に金属バンプ６を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子（半導体
チップ）を搭載した基板を樹脂封止する半導体装置およ
び半導体装置の製造方法に関し、更に詳しくはボールグ
リッドアレイ（ＢＧＡ）型の半導体装置およびその製造
方法に関するものである。
チップ）を搭載した基板を樹脂封止する半導体装置およ
び半導体装置の製造方法に関し、更に詳しくはボールグ
リッドアレイ（ＢＧＡ）型の半導体装置およびその製造
方法に関するものである。
【０００２】
【従来の技術】今日、例えばＱＦＰやＴＳＯＰ等、半導
体装置においては各種のパッケージ形態が存在する中
で、たとえば特開昭６１−９５５３９号公報や特開平３
−８３５２号公報において開示されているように、半導
体素子を搭載した基板に外部リードを接続し、半導体素
子および基板および外部リードの一部を封止樹脂より突
出した構造のパッケージが存在する。例えばこのＱＦＰ
タイプを始めとする従来の半導体装置では、外部リード
が半導体装置のパッケージ側面、すなわち外周に配置さ
れるため、得られる半導体装置の端子数（リード数）は
既にその数に限界があり、またその一方で外部リード間
のピッチ（すなわち外部リードの隣との間隔）が非常に
狭くなるために半導体装置を実装する際に、非常に困難
を伴い歩留りや生産性の低下の原因となっていた。そこ
で、従来のパッケージ構造を刷新するべく、今日ではボ
ールグリッドアレイ（ＢＧＡ）型の半導体装置が登場し
ている。ここで、ボールグリッドアレイ（ＢＧＡ）型の
半導体装置とは、たとえば特開平３−７１６４９号公報
において開示されているように、基板上に半田ボール等
の外部リードを平面的（グリッド状）に配置することに
より、前述のＱＦＰやＴＳＯＰ等に比べ多くの端子数を
確保することが可能となった。また、半導体素子を含む
前記基板の一方の面を樹脂で封止することにより、半導
体装置の信頼性を確保する構造を取ることが行われてい
た。
体装置においては各種のパッケージ形態が存在する中
で、たとえば特開昭６１−９５５３９号公報や特開平３
−８３５２号公報において開示されているように、半導
体素子を搭載した基板に外部リードを接続し、半導体素
子および基板および外部リードの一部を封止樹脂より突
出した構造のパッケージが存在する。例えばこのＱＦＰ
タイプを始めとする従来の半導体装置では、外部リード
が半導体装置のパッケージ側面、すなわち外周に配置さ
れるため、得られる半導体装置の端子数（リード数）は
既にその数に限界があり、またその一方で外部リード間
のピッチ（すなわち外部リードの隣との間隔）が非常に
狭くなるために半導体装置を実装する際に、非常に困難
を伴い歩留りや生産性の低下の原因となっていた。そこ
で、従来のパッケージ構造を刷新するべく、今日ではボ
ールグリッドアレイ（ＢＧＡ）型の半導体装置が登場し
ている。ここで、ボールグリッドアレイ（ＢＧＡ）型の
半導体装置とは、たとえば特開平３−７１６４９号公報
において開示されているように、基板上に半田ボール等
の外部リードを平面的（グリッド状）に配置することに
より、前述のＱＦＰやＴＳＯＰ等に比べ多くの端子数を
確保することが可能となった。また、半導体素子を含む
前記基板の一方の面を樹脂で封止することにより、半導
体装置の信頼性を確保する構造を取ることが行われてい
た。
【０００３】
【発明が解決しようとする課題】前述の従来技術である
ＢＧＡ型の半導体装置では、基板の一方の面のみ樹脂で
封止するため、基板と樹脂との熱膨張差により、基板と
樹脂との剥離が生じやすい欠点があった。また、ＱＦＰ
やＴＳＯＰにおいては、外部リードを除く半導体装置の
ほぼ全てが樹脂により覆われているため、ボールグリッ
ドアレイ型の半導体装置の様な樹脂と基板との剥離は生
じにくいが、従来技術で述べたように多数の外部リード
を持つことが困難であった。
ＢＧＡ型の半導体装置では、基板の一方の面のみ樹脂で
封止するため、基板と樹脂との熱膨張差により、基板と
樹脂との剥離が生じやすい欠点があった。また、ＱＦＰ
やＴＳＯＰにおいては、外部リードを除く半導体装置の
ほぼ全てが樹脂により覆われているため、ボールグリッ
ドアレイ型の半導体装置の様な樹脂と基板との剥離は生
じにくいが、従来技術で述べたように多数の外部リード
を持つことが困難であった。
【０００４】そこで本発明はこのような問題点を解決す
るもので、実装が容易で且つ端子数（リード数）の多い
半導体装置を得ることを目的とする。
るもので、実装が容易で且つ端子数（リード数）の多い
半導体装置を得ることを目的とする。
【０００５】また他の目的として、温度変化による半導
体装置の変形を押さえることのできる半導体装置を得る
ことを目的とする。
体装置の変形を押さえることのできる半導体装置を得る
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記の課題を解
決するために設けられたもので、請求項１に記載の半導
体装置では、配線パターンが少なくとも一方の面に設け
られた基板と、前記配線パターンに接続された半導体素
子と、が樹脂封止されてなる半導体装置であって、前記
基板のうち前記配線パターンの設けられた前記一方の面
及び他方の面のそれぞれ一部を除き樹脂が設けられ、前
記一部にあたる前記樹脂の設けられず前記基板の表面が
露出されてなる露出部のうち、前記配線パターン側の露
出部を外部接続用の電極となるよう形成されてなること
を特徴とする。このような構造をとれば、基板のうち前
記配線パターンの設けられた面及び他方の面のそれぞれ
に樹脂が設けられるため、基板と樹脂との剥離が生じに
くくなる。
決するために設けられたもので、請求項１に記載の半導
体装置では、配線パターンが少なくとも一方の面に設け
られた基板と、前記配線パターンに接続された半導体素
子と、が樹脂封止されてなる半導体装置であって、前記
基板のうち前記配線パターンの設けられた前記一方の面
及び他方の面のそれぞれ一部を除き樹脂が設けられ、前
記一部にあたる前記樹脂の設けられず前記基板の表面が
露出されてなる露出部のうち、前記配線パターン側の露
出部を外部接続用の電極となるよう形成されてなること
を特徴とする。このような構造をとれば、基板のうち前
記配線パターンの設けられた面及び他方の面のそれぞれ
に樹脂が設けられるため、基板と樹脂との剥離が生じに
くくなる。
【０００７】また、請求項２に記載の半導体装置におい
ては、請求項１の内容に加えて、前記配線パターン側の
露出部及び前記基板側の露出部は前記基板の延設方向を
基準として各々が線対称位置に設けられてなることを特
徴とする。従って、露出部が基板を挟んで線対称の位置
に設けられることで、基板の両面が対称構造となるため
例えば熱膨張差により生じる可能性のある装置の反りを
押さえることが出来る。
ては、請求項１の内容に加えて、前記配線パターン側の
露出部及び前記基板側の露出部は前記基板の延設方向を
基準として各々が線対称位置に設けられてなることを特
徴とする。従って、露出部が基板を挟んで線対称の位置
に設けられることで、基板の両面が対称構造となるため
例えば熱膨張差により生じる可能性のある装置の反りを
押さえることが出来る。
【０００８】また更に請求項３に記載の半導体装置にお
いては、請求項１または請求項２の内容に加えて、前記
露出部は、一平面上に格子状に形成されていることを特
徴とする。外部電極数が多くなると外部電極間のピッチ
が狭くなり高度な実装技術を必要としたが、本発明によ
れば、格子状に外部電極を形成するため、電極間の距離
が広くなり、簡易的な実装方式により実装可能である。
いては、請求項１または請求項２の内容に加えて、前記
露出部は、一平面上に格子状に形成されていることを特
徴とする。外部電極数が多くなると外部電極間のピッチ
が狭くなり高度な実装技術を必要としたが、本発明によ
れば、格子状に外部電極を形成するため、電極間の距離
が広くなり、簡易的な実装方式により実装可能である。
【０００９】また更に請求項４に記載の半導体装置にお
いては、請求項１または請求項２の内容に加えて、前記
外部接続用の電極上には、前記樹脂の高さよりも高い金
属バンプが形成されていることを特徴とする。金属バン
プが外部接続用電極となりしかもこの半導体装置では樹
脂封止部より広い実装面積を必要とせず、外部接続用電
極がエリア型で設けられることにより実装面積の効率化
が図れる。
いては、請求項１または請求項２の内容に加えて、前記
外部接続用の電極上には、前記樹脂の高さよりも高い金
属バンプが形成されていることを特徴とする。金属バン
プが外部接続用電極となりしかもこの半導体装置では樹
脂封止部より広い実装面積を必要とせず、外部接続用電
極がエリア型で設けられることにより実装面積の効率化
が図れる。
【００１０】また更に請求項５に記載の半導体装置にお
いては、請求項１乃至請求項４のいずれかに記載の構造
に加え、前記基板はＴＡＢ用のフレキシブル基板を用い
ることを特徴とする。ＴＡＢ用のフレキシブル基板を用
いることで、半導体素子より外部電極までの配線長が短
い半導体装置を得る事が出来るため、高速の周波数で動
作させる半導体装置に好適であり、また、半導体素子で
生じた熱は、短い配線長の効果により外部基板に伝達さ
れるため、半導体装置の発熱による昇温を効果的に抑え
る事が出来る。
いては、請求項１乃至請求項４のいずれかに記載の構造
に加え、前記基板はＴＡＢ用のフレキシブル基板を用い
ることを特徴とする。ＴＡＢ用のフレキシブル基板を用
いることで、半導体素子より外部電極までの配線長が短
い半導体装置を得る事が出来るため、高速の周波数で動
作させる半導体装置に好適であり、また、半導体素子で
生じた熱は、短い配線長の効果により外部基板に伝達さ
れるため、半導体装置の発熱による昇温を効果的に抑え
る事が出来る。
【００１１】一方、半導体装置の製造方法としては、請
求項６に記載のように、配線パターンが少なくとも一方
の面に設けられた基板の前記配線パターンと半導体素子
とを接続し、更に前記基板および前記半導体素子を樹脂
封止する半導体装置の製造方法であって、前記樹脂封止
される工程では、前記基板の一方の面側及びその反対側
となる他方面側の各々所望の位置に突起を有する金型を
用いて、前記金型の前記突起を前記基板の所望の位置に
接触させることで前記基板を挟み込んだ状態にて樹脂を
注入し、その後硬化させることを特徴とする。このよう
な方法をとれば、基板の上下面においてほぼ対称に処理
できるため、半導体装置の実装時に通常用いられるリフ
ロー実装時においても、半導体装置に加わる熱による膨
張が上下面でほぼ等しく、熱膨張差による半導体装置の
反りの発生を押さえる事が出来る。
求項６に記載のように、配線パターンが少なくとも一方
の面に設けられた基板の前記配線パターンと半導体素子
とを接続し、更に前記基板および前記半導体素子を樹脂
封止する半導体装置の製造方法であって、前記樹脂封止
される工程では、前記基板の一方の面側及びその反対側
となる他方面側の各々所望の位置に突起を有する金型を
用いて、前記金型の前記突起を前記基板の所望の位置に
接触させることで前記基板を挟み込んだ状態にて樹脂を
注入し、その後硬化させることを特徴とする。このよう
な方法をとれば、基板の上下面においてほぼ対称に処理
できるため、半導体装置の実装時に通常用いられるリフ
ロー実装時においても、半導体装置に加わる熱による膨
張が上下面でほぼ等しく、熱膨張差による半導体装置の
反りの発生を押さえる事が出来る。
【００１２】
【発明の実施の形態】図１は、本発明による半導体装置
の一実施例を概念的に示す平面図であり。図２は、図１
のＡ−Ａ’線上の断面を示した図である。１は半導体素
子である。２は半導体素子１上の突起電極であり本実施
例ではＡｕバンプを用いている。３は基板であり本実施
例では、ポリイミド樹脂を用いており厚さは７５μｍで
ある。４は基板上に形成された配線パターンであり一部
は外部電極４ａとなる。配線パターン４および外部電極
４ａは、本実施例では厚み３５μｍのＣｕを用いてお
り、その表面にＳｎメッキを約０．５μｍ形成してい
る。ここで基板３および配線パターン４には、従来から
存在する例えばポリイミドによる基板３と銅箔からなり
表面にＳｎメッキやＮｉ−Ａｕメッキ処理を施した配線
パターン４よりなる、いわゆるＴＡＢ基板を用いてもよ
いが、特にこだわる必要はない。５は封止樹脂であり、
本実施例ではエポキシ系樹脂を用いているが、樹脂成形
に適した樹脂であれば良い。なお樹脂は、外部電極４ａ
が配線パターン４上に格子状に形成されるように所定部
分を除いて設けられている。６は封止樹脂５より露出し
た外部電極４ａ上に形成した金属バンプであり、本実施
例ではＳｎ／Ｐｂ半田を用いている。
の一実施例を概念的に示す平面図であり。図２は、図１
のＡ−Ａ’線上の断面を示した図である。１は半導体素
子である。２は半導体素子１上の突起電極であり本実施
例ではＡｕバンプを用いている。３は基板であり本実施
例では、ポリイミド樹脂を用いており厚さは７５μｍで
ある。４は基板上に形成された配線パターンであり一部
は外部電極４ａとなる。配線パターン４および外部電極
４ａは、本実施例では厚み３５μｍのＣｕを用いてお
り、その表面にＳｎメッキを約０．５μｍ形成してい
る。ここで基板３および配線パターン４には、従来から
存在する例えばポリイミドによる基板３と銅箔からなり
表面にＳｎメッキやＮｉ−Ａｕメッキ処理を施した配線
パターン４よりなる、いわゆるＴＡＢ基板を用いてもよ
いが、特にこだわる必要はない。５は封止樹脂であり、
本実施例ではエポキシ系樹脂を用いているが、樹脂成形
に適した樹脂であれば良い。なお樹脂は、外部電極４ａ
が配線パターン４上に格子状に形成されるように所定部
分を除いて設けられている。６は封止樹脂５より露出し
た外部電極４ａ上に形成した金属バンプであり、本実施
例ではＳｎ／Ｐｂ半田を用いている。
【００１３】図１および図２において、半導体素子１上
の突起電極２は、基板３上に形成された配線パターン４
と熱圧着法により圧着される。次に基板３は封止樹脂５
により封止される。この時に配線パターン４の一部であ
る外部電極４ａが封止樹脂５より露出するように樹脂封
止を行う。最後に露出した外部電極６上に金属バンプ６
を形成する。
の突起電極２は、基板３上に形成された配線パターン４
と熱圧着法により圧着される。次に基板３は封止樹脂５
により封止される。この時に配線パターン４の一部であ
る外部電極４ａが封止樹脂５より露出するように樹脂封
止を行う。最後に露出した外部電極６上に金属バンプ６
を形成する。
【００１４】図３は、図１および図２の半導体装置を得
る為の製造方法の一工程を概念的に示す断面図である。
７，８は金型、７ａ，８ａは金型７，８より突出した突
起、９は樹脂注入口を示す。その他の記号は、図１およ
び図２と共通である。
る為の製造方法の一工程を概念的に示す断面図である。
７，８は金型、７ａ，８ａは金型７，８より突出した突
起、９は樹脂注入口を示す。その他の記号は、図１およ
び図２と共通である。
【００１５】図３において、半導体素子１を搭載した基
板３は、樹脂封止工程において、金型７および８により
上下より挟み込まれる。この際、金型７および金型８に
は、外部電極４ａと対応する位置に突起７ａおよび８ａ
が形成されている。外部電極４ａは突起８ａと、基板３
の裏面側は突起７ａにより、図中上下より挟み込まれて
いるため、樹脂５注入時に外部電極４ａ上には樹脂が覆
う事が無い。
板３は、樹脂封止工程において、金型７および８により
上下より挟み込まれる。この際、金型７および金型８に
は、外部電極４ａと対応する位置に突起７ａおよび８ａ
が形成されている。外部電極４ａは突起８ａと、基板３
の裏面側は突起７ａにより、図中上下より挟み込まれて
いるため、樹脂５注入時に外部電極４ａ上には樹脂が覆
う事が無い。
【００１６】樹脂５は樹脂注入口９より注入され、所定
の温度と時間により加熱硬化される。次に金型７および
８を取り去ると樹脂５によって封止され、なおかつ外部
電極４ａが樹脂５より露出した半導体装置を得る。最後
に外部電極４ａ上に半田ディップ方法や、球状に形成さ
れた半田ボールを電極４ａ上に溶融接合させる事により
金属バンプ６を形成し、図１および図２の半導体装置を
得る。
の温度と時間により加熱硬化される。次に金型７および
８を取り去ると樹脂５によって封止され、なおかつ外部
電極４ａが樹脂５より露出した半導体装置を得る。最後
に外部電極４ａ上に半田ディップ方法や、球状に形成さ
れた半田ボールを電極４ａ上に溶融接合させる事により
金属バンプ６を形成し、図１および図２の半導体装置を
得る。
【００１７】
【発明の効果】以上のように本発明によれば、基板のう
ち前記配線パターンの設けられた面及び他方の面のそれ
ぞれに樹脂が設けられるため、基板と樹脂との剥離が生
じにくくなる。
ち前記配線パターンの設けられた面及び他方の面のそれ
ぞれに樹脂が設けられるため、基板と樹脂との剥離が生
じにくくなる。
【図１】図１は本発明による半導体装置の一実施例を概
念的に示す平面図である。
念的に示す平面図である。
【図２】図２は本発明による半導体装置の一実施例を概
念的に示す断面図である。
念的に示す断面図である。
【図３】図３は本発明による半導体装置の製造方法の一
工程を概念的に示す断面図である。
工程を概念的に示す断面図である。
１ 半導体素子 ２ 突起電極 ３ 基板 ４ 配線パターン ４ａ 外部電極 ５ 樹脂 ６ 金属バンプ ７ 金型 ７ａ 金型７の突起部 ８ 金型 ８ａ 金型８の突起部 ９ 樹脂注入口を示す矢印
Claims (6)
- 【請求項１】配線パターンが少なくとも一方の面に設け
られた基板と、前記配線パターンに接続された半導体素
子と、が樹脂封止されてなる半導体装置であって、前記
基板のうち前記配線パターンの設けられた前記一方の面
及び他方の面のそれぞれ一部を除き樹脂が設けられ、前
記一部にあたる前記樹脂の設けられず前記基板の表面が
露出されてなる露出部のうち、前記配線パターン側の露
出部を外部接続用の電極となるよう形成されてなること
を特徴とする半導体装置。 - 【請求項２】前記配線パターン側の露出部及び前記基板
側の露出部は前記基板の延設方向を基準として各々が線
対称位置に設けられてなることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】前記露出部は、一平面上に格子状に形成さ
れていることを特徴とする請求項１または２記載の半導
体装置。 - 【請求項４】前記外部接続用の電極上には、前記樹脂の
高さよりも高い金属バンプが形成されていることを特徴
とする請求項１または請求項２記載の半導体装置。 - 【請求項５】前記基板はＴＡＢ用のフレキシブル基板を
用いることを特徴とする請求項１乃至４のいずれか１項
記載の半導体装置。 - 【請求項６】配線パターンが少なくとも一方の面に設け
られた基板の前記配線パターンと半導体素子とを接続
し、更に前記基板および前記半導体素子を樹脂封止する
半導体装置の製造方法であって、 前記樹脂封止される工程では、前記基板の一方の面側及
びその反対側となる他方面側の各々所望の位置に突起を
有する金型を用いて、前記金型の前記突起を前記基板の
所望の位置に接触させることで前記基板を挟み込んだ状
態にて樹脂を注入し、その後硬化させることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323202A JPH10163250A (ja) | 1996-12-03 | 1996-12-03 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323202A JPH10163250A (ja) | 1996-12-03 | 1996-12-03 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163250A true JPH10163250A (ja) | 1998-06-19 |
Family
ID=18152190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323202A Withdrawn JPH10163250A (ja) | 1996-12-03 | 1996-12-03 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163250A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1840941A2 (en) | 2006-03-07 | 2007-10-03 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7372130B2 (en) | 2004-05-20 | 2008-05-13 | Elpida Memory, Inc. | Semiconductor device including a semiconductor chip formed on an insulating element such as a tape, and including an improved insulating arrangement |
| JP2013089893A (ja) * | 2011-10-21 | 2013-05-13 | Mitsubishi Electric Corp | 半導体装置、半導体装置モジュールおよび半導体装置の製造方法 |
-
1996
- 1996-12-03 JP JP8323202A patent/JPH10163250A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372130B2 (en) | 2004-05-20 | 2008-05-13 | Elpida Memory, Inc. | Semiconductor device including a semiconductor chip formed on an insulating element such as a tape, and including an improved insulating arrangement |
| EP1840941A2 (en) | 2006-03-07 | 2007-10-03 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1840941A3 (en) * | 2006-03-07 | 2008-01-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100917745B1 (ko) * | 2006-03-07 | 2009-09-15 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8766408B2 (en) | 2006-03-07 | 2014-07-01 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| JP2013089893A (ja) * | 2011-10-21 | 2013-05-13 | Mitsubishi Electric Corp | 半導体装置、半導体装置モジュールおよび半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US6828661B2 (en) | Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same | |
| KR100394809B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| JP2000323623A (ja) | 半導体装置 | |
| US20030230792A1 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| JP2001217354A (ja) | 半導体チップの実装構造、および半導体装置 | |
| US6841884B2 (en) | Semiconductor device | |
| KR20060042872A (ko) | 반도체장치의 실장 방법 | |
| KR100526667B1 (ko) | 수지밀봉형반도체장치및그제조방법 | |
| US20090178836A1 (en) | Wiring board for semiconductor device | |
| KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
| KR20010070124A (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
| JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP3703960B2 (ja) | 半導体装置 | |
| KR100459820B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2004327652A (ja) | 半導体装置およびその製造方法 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH10189792A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |