JPH10189792A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10189792A
JPH10189792A JP8349210A JP34921096A JPH10189792A JP H10189792 A JPH10189792 A JP H10189792A JP 8349210 A JP8349210 A JP 8349210A JP 34921096 A JP34921096 A JP 34921096A JP H10189792 A JPH10189792 A JP H10189792A
Authority
JP
Japan
Prior art keywords
package
resin
base metal
package resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8349210A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8349210A priority Critical patent/JPH10189792A/ja
Publication of JPH10189792A publication Critical patent/JPH10189792A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 パッケージ全体の耐湿性を向上させるととも
に、モールド成形時の樹脂バリの発生を抑える。 【解決手段】 チップ実装用の段付凹部2を有するパッ
ケージ樹脂3と、パッケージ樹脂3の段付凹部2内に実
装された半導体チップ4と、断面略U字形の曲げ凹部5
aとその上端から水平に延出した肩部5bとそこからパ
ッケージ樹脂3の内部を通して下方に延出した側壁部5
cとその下端から水平に延出した脚部5dとを有する板
状のベースメタル5と、ベースメタル5の外側表面に積
層されるとともに、脚部5b上の積層領域を半導体チッ
プ4との電気的接続部6aとし、脚部5d上の積層領域
を外部接続用の電極部6bとしてパッケージ樹脂3の底
部に露出配置してなる配線層6と、段付凹部2を塞ぐ状
態でパッケージ樹脂3の上端に接合された蓋体7とを備
える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを気
密封止する中空構造の半導体パッケージに関するもので
ある。
【0002】
【従来の技術】一般に、中空構造をなす気密封止タイプ
の半導体パッケージには、パッケージベースとしてセラ
ミックスが採用されているが、近年では低コスト化を実
現するためにパッケージベースとして樹脂を採用したも
のが開発されている。この種の半導体パッケージでは、
図6に示すように、リードフレームのリード端子30と
パッケージ樹脂31とを一体構造とし、パッケージ樹脂
31に一体形成した凹部32に図示せぬ半導体チップを
実装している。また、リード端子30のインナーリード
部30aと半導体チップとを図示せぬワイヤで電気的に
接続したうえで、パッケージ樹脂31の上端に図示せぬ
蓋体を被せて半導体チップを気密状態に封止している。
【0003】
【発明が解決しようとする課題】しかしながら上記従来
の半導体パッケージにおいては、樹脂のバルクを通して
パッケージ内部に水分が浸入することから、耐湿性がき
わめて低いという問題があった。この対策としては、図
7に示すように、パッケージ樹脂31の底部にリードフ
レームの一部(ダイパッド部分)30bを沈めたものも
提案されているが、その場合でも樹脂バルクからの水分
の浸入を部分的にしか防ぐことができないため、十分に
満足のいく効果が得られるものではなかった。
【0004】また、図6及び図7に示す半導体パッケー
ジでは、パッケージ樹脂31を金型でモールド成形する
場合、半導体チップとの電気的な接続部分となるインナ
ーリード部30aを金型で上から押えるようにしている
が、インナーリード部30aが非常に撓みやすく且つフ
リー(動きが自由)の状態にあるため確実に押さえ込む
ことができなかった。そのため、金型キャビティに樹脂
を注入した際には、インナーリード部30aとこれを押
える金型との界面に樹脂が浸入し、これによってインナ
ーリード部30aの上に厚い樹脂バリ(以下、厚バリと
いう)が発生するという問題があった。その結果、ワイ
ヤボンディングを行うのに先立って、モールド成形時に
発生した厚バリを除去しなければならず、その除去作業
が非常に面倒で時間のかかるものとなっていた。また、
厚バリを除去する際にインナーリード部30aの表面が
荒れてしまい、これが原因で上記ワイヤとのボンディン
グ性が悪化するなどの不具合も招いていた。
【0005】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、チップ実装用の段付凹部を有するパッケージ
樹脂と、このパッケージ樹脂の段付凹部内に実装された
半導体チップと、上記パッケージ樹脂の段付凹部の段差
面上に水平配置された肩部と、この肩部からパッケージ
樹脂の内部を通して下方に延出した側壁部と、この側壁
部の下端から水平に延出した脚部とを有する板状のベー
スメタルと、上記脚部、側壁部及び脚部に亘ってベース
メタルの外側表面に積層され、脚部上の積層領域を半導
体チップとの電気的接続部とし、脚部上の積層領域を外
部接続用の電極部としてパッケージ樹脂の底部に露出配
置してなる配線層と、パッケージ樹脂の段付凹部を塞ぐ
状態で該パッケージ樹脂の上端に接合された蓋体とを備
えた構成となっている。
【0006】上記構成からなる半導体パッケージにおい
ては、パッケージ樹脂の内部にベースメタルの側壁部が
広範囲に埋め込まれた状態となり、これによって側壁部
が樹脂バルクからの水分の浸入を阻止する、いわゆる防
湿板として機能することから、パッケージ全体の耐湿性
が格段に高まる。また、パッケージ樹脂をモールド成形
するに際には、配線層を積層したベースメタルの肩部と
脚部とを上下方向から金型で押え込み、この状態で金型
キャビティに樹脂を注入することにより、上記配線層の
電気的接続部及び外部接続用の電極部での樹脂バリの発
生が抑えられる。
【0007】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図1は本発明に係
る半導体パッケージの一実施形態を示す側断面図であ
る。図示した半導体パッケージ1は、主として、チップ
実装用の段付凹部2を有するパッケージ樹脂3と、この
パッケージ樹脂3の段付凹部2内に実装された半導体チ
ップ4と、板状のベースメタル5と、このベースメタル
5の外側表面に積層された配線層6と、上記パッケージ
樹脂3の上端に接合された蓋体7とから構成されてい
る。
【0008】パッケージ樹脂3は、熱伝導性を高めるた
めのフィラー(シリカ等の充填剤)を混合したエポキシ
系等の熱硬化性樹脂から成るもので、その上部にチップ
実装用の段付凹部2が設けられている。段付凹部2の底
部は、そこに半導体チップ4を実装し得るように、チッ
プ外形寸法に対応して平面視矩形状に形成されている。
なお、パッケージ樹脂3の材料としては、上記エポキシ
系等の熱硬化性樹脂に限らず、例えばPPS(ポリフェ
ニレンスルフィド)、PES(ポリエーテルスルホ
ン)、液晶ポリマーなどの熱可塑性樹脂を採用するよう
にしてもよい。
【0009】ベースメタル5は、例えば高強度で且つ低
熱膨張特性を示す42アロイ(鉄−ニッケル合金)等の
金属材料から成るもので、形状的には、パッケージ樹脂
3の凹部形状に倣った断面略U字形の曲げ凹部5aと、
この曲げ凹部5aの上端からパッケージ外方に向けて水
平に延出した肩部5bと、この肩部5bからパッケージ
樹脂3の内部を通して下方に延出した側壁部5cと、こ
の側壁部5cの下端からパッケージ内方に向けて水平に
延出した脚部5dとを有し、全体的に見ると断面略M字
形に曲げ成形されている。
【0010】このうち、曲げ凹部5aの底面は、パッケ
ージ樹脂3の段付凹部2の底面に水平配置され、この曲
げ凹部5aの底面に半導体チップ4がダイボンド剤8に
よって接合固定されている。また、肩部5bは、パッケ
ージ樹脂3の段付凹部2の段差面2a上に水平配置され
ており、その一部(外側端部)が上記側壁部5cととも
にパッケージ樹脂3の内部に埋め込まれている。
【0011】配線層6は、上述した肩部5b、側壁部5
c及び脚部5dに亘ってベースメタル5の外側表面に積
層されたもので、図示はしないがベースメタル5の外側
表面を被覆するポリイミド等の絶縁層と、この絶縁層の
上に形成された銅パターンとから構成されている。そし
て、ベースメタル5の肩部5b上の積層領域を半導体チ
ップ4との電気的接続部6aとし、同脚部5d上の積層
領域を外部接続用の電極部6bとしてパッケージ樹脂3
の底部に露出配置している。
【0012】ここで、半導体チップ4上には所定数の電
極パッド(不図示)が形成されており、この電極パッド
とこれに対応する配線層6の電気的接続部(銅パターン
の一端部)6aとがワイヤ9を介して電気的に接続され
ている。また、配線層6の外部接続用の電極部6bは、
それぞれパッケージ樹脂3の底面から所定量(例えば
0.3mm程度)だけ突出した状態で配置されている。
さらに、パッケージ樹脂3の底面においては、上述した
外部接続用の電極部6bがパッケージ実装形態に対応し
て、例えば図2(a)に示すようにパッケージ外周部に
沿って四角い枠状に配列されるか、或いは図2(b)に
示すようにパッケージ長辺部に沿って二列に配列されて
いる。
【0013】蓋板(リッド)7は、平面視四角形の平板
構造をなすもので、上述したチップ実装用の段付凹部2
を塞ぐ状態で、パッケージ樹脂3の上端にシール剤10
にて接合され、これによって半導体チップ4がパッケー
ジ樹脂3の段付凹部2内に気密封止されている。この蓋
体7の材料としては、ガラス、樹脂、セラミックス、金
属などを採用することができるが、パッケージの耐湿性
を考慮すると、樹脂以外のものを採用した方が好適であ
る。
【0014】続いて、本実施形態における半導体パッケ
ージ1の製造手順につき、図3及び図4を用いて説明す
る。先ず、図3(a)に示すように、厚さ0.2mm程
度の平板状のベースメタル5を用意する。なお、このベ
ースメタル5は、従来のリードフレーム材と同様に複数
個取り用、つまり複数の半導体パッケージを同時進行で
製造し得るように長尺状をなすもので、以下の製造手順
ではそのうちの単個の半導体パッケージに対応した各種
の処理について説明することとする。
【0015】次いで、図3(b)に示すように、ベース
メタル5の片面に絶縁層となる接着剤付きポリイミドフ
ィルム11を貼り付け、このポリイミドフィルム11を
介して例えば厚さ数十μmの銅箔12をラミネートす
る。このとき、ベースメタル5の両面をポリイミドフィ
ルム11で被覆してもよいが、銅箔12のラミネートは
ベースメタル5の片面だけにする。
【0016】次に、図3(c)に示すように、周知のフ
ォトレジスト技術、エッチング技術を用いて上記銅箔1
2をパターニングし、これによってベースメタル5上に
ポリイミドフィルム(絶縁層)11を介して所望の銅パ
ターン12aを形成する。この段階で、上記ポリイミド
フィルム11及び銅パターン12aから成る配線層6が
得られ、この配線層6がベースメタル5の片面に積層さ
れた状態となる。
【0017】続いて、精度重視の観点から、図3(d)
及び図3(e)に示すように、ベースメタル5を二段階
に分けて曲げ加工し、これによってベースメタル5に曲
げ凹部5a、肩部5b、側壁部5c及び脚部5dを一体
形成する。このとき、ベースメタル5が十分な強度を有
しているので、金型で精度良く曲げ加工することができ
る。
【0018】次に、図4(a)に示すように、配線層6
を構成する銅パターン12a上に貴金属(ノーブルメタ
ル)によるメッキ膜13を形成する。このメッキ膜13
は、例えば銅パターン12aの上に下地膜として厚さ5
0〜300μmのニッケルメッキを施し、その上に厚さ
0.1〜2.0μmの金メッキを施すか、或いは厚さ
0.05〜1.0μmのパラジウムメッキを施したうえ
で、厚さ10Å〜0.5μmの金メッキを施すことによ
り形成される。なお、メッキ膜13の形成については、
ベースメタル5の曲げ加工前に行うようにしてもよい
が、その場合には曲げ加工によるメッキ膜13のダメー
ジも懸念されるため、上述のごとく曲げ加工後に行った
方が好適である。
【0019】次いで、図4(b)に示すように、ベース
メタル5をモールド成形用の金型14にセットする。こ
のとき、ベースメタル5の構造上、その上下端で肩部5
bと脚部5dとがいずれも同じ向き(水平)に曲げ加工
されているため、ベースメタル5自体の剛性又はバネ性
を利用して金型14の押えコマ14a,14bによりベ
ースメタル5を上下方向から確実に押え込むことができ
る。この状態で加熱加圧し可塑化させた樹脂(液状樹
脂)を金型キャビティ15に注入し、これをキュアする
ことで、図4(c)に示すように、金型キャビティ15
の形状に倣ったパッケージ樹脂3が成形される。
【0020】その後、パッケージ樹脂3の段付凹部2内
(本形態例ではベースメタル5の曲げ凹部5aの底面)
にダイボンド剤8を用いて半導体チップ4を搭載し、さ
らに半導体チップ4と配線層6とをワイヤ9で結線した
のち、パッケージ樹脂3の上端にシール剤10を用いて
蓋体7を接合することにより、図1に示した半導体パッ
ケージ1が得られる。ちなみに、製品化された半導体パ
ッケージ1をプリント配線板等に実装するにあたって
は、一般的な表面実装部品と同様のハンダリフロー方式
又は導電接着剤による実装方式などを採用することがで
きる。
【0021】このように本実施形態の半導体パッケージ
1においては、パッケージ樹脂3をモールド成形するに
あたり、ベースメタル5の肩部5bと脚部5dとを金型
14で上下方向から確実に押え込むことができるため、
ベースメタル5に積層された配線層6の電気的接続部
(ワイヤ接続部)6a及び外部接続用の電極部6bでの
樹脂バリの発生を抑えることができる。これにより、モ
ールド成形後に樹脂バリを除去する必要がなくなるとと
もに、バリ取り作業に伴うワイヤボンディング性の悪化
も解消される。また、パッケージ樹脂3の材質によって
は樹脂バリが発生することもあるが、その場合でも従来
の厚バリに比較すれば格段に薄い樹脂バリとなるため、
液体ホーニングなどの機械的処理や溶剤膨潤などの化学
的処理等によって簡単に取り除くことができる。
【0022】さらに本実施形態の半導体パッケージ1で
は、パッケージ樹脂3の内部にベースメタル5の側壁部
5cが埋め込まれた状態となり、この状態で上記側壁部
5cが樹脂バルクからの水分の浸入を阻止する防湿板と
して機能することから、パッケージ全体の耐湿性が格段
に向上したものとなる。また、パッケージ樹脂3の段付
凹部2形状に倣った曲げ凹部5aをベースメタル5に一
体形成し、その曲げ凹部5aの上端から肩部5bを水平
に延出した構成を採用することで、リードと樹脂界面か
らの湿気の浸入が図1のリード顔出し部分(6b)で従
来よりリードパスが大幅に長くなり、これによって耐湿
性の向上が可能となる。さらに、チップ実装領域となる
段付凹部2がベースメタル5の曲げ凹部5a及び肩部5
bによって樹脂部分から遮蔽された状態となり、これに
よってチップ実装領域への湿気の浸入がベースメタル5
の曲げ凹部5a及び肩部5bによって確実に阻止される
ため、パッケージ全体の耐湿性がより一層向上したもの
となる。
【0023】加えて、ベースメタル5の曲げ凹部5aの
底面に半導体チップ4を搭載することにより、半導体チ
ップ4で発生した熱をチップ裏面(図中下面)からベー
スメタル5を通して効率良く外部に逃がすことができる
ため、パッケージの放熱性も格段に高いものとなる。さ
らに、ベースメタル5の材料を上述した42アロイに代
えて、例えば銅やアルミニウムなどの高熱伝導性の金属
材料で構成することにより、ベースメタル5自体の熱抵
抗が小さくなるため、パッケージ全体の放熱性をより一
層高めることができる。
【0024】また従来のパッケージ構造では、外部接続
用のリード端子がパッケージ樹脂から外側に延出したか
たちで設けられていたが、本実施形態では外部接続用の
電極部6bがパッケージ樹脂3の内側に位置する、いわ
ゆるリードレス構造を採用しているため、パッケージの
小型化、ひいてはパッケージ実装面積の縮小化を図るこ
とができる。
【0025】さらに従来では、モールド成形後のバリ取
り作業によってリード表面のメッキが剥がれてしまうこ
とから、どうしてもバリ取り後に個々のパッケージに対
してメッキ処理を行う必要があったが、本実施形態では
モールド成形時に樹脂バリの発生が抑えられることか
ら、モールド成形前の段階でベースメタル5上の配線層
6にメッキ処理を行うことができる。これにより、複数
個取り用のベースメタル5に対して一括にメッキ処理を
行うことが可能となるため、パッケージのコストダウン
が期待できる。
【0026】なお、上記実施形態においては、パッケー
ジ樹脂3の底面をほぼフラットに形成したものを例示し
たが、例えば図5に示すように、脚部5d及び電極部6
bの厚み分に対応した凹状の座ぐり部分3aをパッケー
ジ樹脂3の底面に設けるようにすれば、パッケージ実装
に際して各電極部6bでの半田濡れ性がきわめて良好な
ものとなる。
【0027】
【発明の効果】以上説明したように本発明の半導体パッ
ケージによれば、パッケージ樹脂の内部を通るベースメ
タルの側壁部が防湿板として機能し、その側壁部の防湿
効果によって樹脂バルクからの水分の浸入が大幅に低減
されるため、パッケージの耐湿性が格段に向上したもの
となる。また、パッケージ樹脂をモールド成形するにあ
たり、配線層を積層したベースメタルの肩部と脚部とを
上下方向から金型で確実に押え込むことができるため、
配線層の電気的接続部及び外部接続用の電極部での樹脂
バリの発生を抑えることができる。これにより、モール
ド成形後に面倒なバリ取り作業を行わなくても済むよう
になる。また、バリ取り作業に起因したワイヤボンディ
ング性の悪化も確実に回避することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの一実施形態を
示す側断面図である。
【図2】外部接続用の電極部の配置例を説明する図であ
る。
【図3】実施形態における半導体パッケージの製造手順
を示す図(その1)である。
【図4】実施形態における半導体パッケージの製造手順
を示す図(その2)である。
【図5】本発明の変形例を示す図である。
【図6】従来のパッケージ構造を説明する図である。
【図7】従来の他のパッケージ構造を説明する図であ
る。
【符号の説明】
1 半導体パッケージ 2 段付凹部 2a 段差
面 3 パッケージ樹脂 4 半導体チップ 5 ベー
スメタル 5a 曲げ凹部 5b 肩部 5c 側壁部 5
d 脚部 6 配線層 6a 電気的接続部 6b 電極部
7 蓋体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 チップ実装用の段付凹部を有するパッケ
    ージ樹脂と、 前記パッケージ樹脂の段付凹部内に実装された半導体チ
    ップと、 前記パッケージ樹脂の段付凹部の段差面上に水平配置さ
    れた肩部と、この肩部から前記パッケージ樹脂の内部を
    通して下方に延出した側壁部と、この側壁部の下端から
    水平に延出した脚部とを有する板状のベースメタルと、 前記脚部、前記側壁部及び前記脚部に亘って前記ベース
    メタルの外側表面に積層され、前記脚部上の積層領域を
    前記半導体チップとの電気的接続部とし、前記脚部上の
    積層領域を外部接続用の電極部として前記パッケージ樹
    脂の底部に露出配置してなる配線層と、 前記パッケージ樹脂の段付凹部を塞ぐ状態で該パッケー
    ジ樹脂の上端に接合された蓋体とを備えたことを特徴と
    する半導体パッケージ。
  2. 【請求項2】 前記ベースメタルは、前記パッケージ樹
    脂の凹部形状に倣った断面略U字形の曲げ凹部を有し、
    この曲げ凹部の上端から前記肩部が水平に延出している
    ことを特徴とする請求項1記載の半導体パッケージ。
  3. 【請求項3】 前記ベースメタルの曲げ凹部の底面に前
    記半導体チップを搭載してなることを特徴とする請求項
    2記載の半導体パッケージ。
  4. 【請求項4】 前記ベースメタルを高熱伝導性の金属材
    料で構成してなることを特徴とする請求項3記載の半導
    体パッケージ。
JP8349210A 1996-12-27 1996-12-27 半導体パッケージ Pending JPH10189792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8349210A JPH10189792A (ja) 1996-12-27 1996-12-27 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8349210A JPH10189792A (ja) 1996-12-27 1996-12-27 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10189792A true JPH10189792A (ja) 1998-07-21

Family

ID=18402229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8349210A Pending JPH10189792A (ja) 1996-12-27 1996-12-27 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10189792A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533926A (ja) * 1998-12-21 2002-10-08 インテル・コーポレーション 埋込みフレームを有する窓付き非セラミック・パッケージ
CN1316610C (zh) * 2003-10-16 2007-05-16 威盛电子股份有限公司 芯片封装结构及芯片与衬底间的电连接结构
JP2007158217A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002533926A (ja) * 1998-12-21 2002-10-08 インテル・コーポレーション 埋込みフレームを有する窓付き非セラミック・パッケージ
CN1316610C (zh) * 2003-10-16 2007-05-16 威盛电子股份有限公司 芯片封装结构及芯片与衬底间的电连接结构
JP2007158217A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP3619773B2 (ja) 半導体装置の製造方法
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH10261753A (ja) 樹脂封止型半導体装置
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2002217514A (ja) マルチチップ半導体装置
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2024026696A (ja) 半導体装置及びその製造方法
JP3478139B2 (ja) リードフレームの製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JPH10242385A (ja) 電力用混合集積回路装置
US6429517B1 (en) Semiconductor device and fabrication method thereof
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP2000124401A (ja) 半導体装置
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
JP2004172647A (ja) 半導体装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
JP2013165304A (ja) 半導体装置の製造方法