JPH10163406A - 半導体パッケージングのためのカラム・グリッド・アレーおよび方法 - Google Patents

半導体パッケージングのためのカラム・グリッド・アレーおよび方法

Info

Publication number
JPH10163406A
JPH10163406A JP9318616A JP31861697A JPH10163406A JP H10163406 A JPH10163406 A JP H10163406A JP 9318616 A JP9318616 A JP 9318616A JP 31861697 A JP31861697 A JP 31861697A JP H10163406 A JPH10163406 A JP H10163406A
Authority
JP
Japan
Prior art keywords
substrate
conductive material
holes
grid array
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9318616A
Other languages
English (en)
Inventor
Donald C Abbott
シー．アボット ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10163406A publication Critical patent/JPH10163406A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 カラム・グリッド・アレー半導体パッケージ
と製造方法を得る。 【解決手段】 第１側と第２側を有する基板物質を供給
するステップと、基板中に複数の孔を形成するステップ
と、基板の第１面上に接点を形成するステップと、電気
接点が作られ得る基板の第２側上に拡張部が形成される
範囲にまで導電性物質で孔を充填するステップを含んで
なる。拡張部は、キャッピング物質でコートされ得る。
孔の充填は、基板の第１側上で孔を覆って物質を置き、
また導電性物質で孔を充填することによりなされ得る。
それからレジストが除去される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は一般に集積回路に
関し、より特殊には、半導体パッケージングのためのグ
リッドアレーに関する。
【０００２】
【従来の技術】現代の多くの電子的システムは、種々な
モジュール方式電子部品を含んでいる。例えば、パーソ
ナルコンピュータは、ダイナミックランダムアクセスメ
モリユニットの形式で、モジュール方式電子部品を含み
得る。各モジュール方式電子部品は、半導体基板上に製
作された一つの集積回路を含み得る。各モジュール方式
電子部品は、モジュール方式電子部品のボディから所定
の順序で突き出ている一連のピンにより、電子システム
へ結合され得る。これらのピンは、リードフレームの導
線に結合され得るし、外部導線または球は、電子システ
ムへ結合され得る。
【０００３】集積回路上のデバイスの密度が増加し続け
るので、一つの集積チップに必要なリードとトレースの
数も増加する。同時に、集積回路チップのサイズは、多
くの場合、減少してきた。増加した密度と、小さくなっ
たサイズを処理するために、ボールグリッドアレー
（［ＢＧＡ」）が開発された。
【０００４】ボールグリッドアレーは、集積回路のパッ
ケージの一つのタイプで、そこでは一つまたはそれ以上
の集積回路チップが基板上面に沈積され、プリント回路
板のような電気伝導物質への電気的接続が、集積回路チ
ップに対向する基板の表面に配置された半田の小球によ
り行われる。基板のチップ側のトレースは、電気的にメ
ッキされたスルーホールにより、半田の球へ電気的に接
続され得る。
【０００５】
【発明が解決しようとする課題】種々の構成要素の熱膨
張係数が異なるために、ＢＧＡには多数の困難があり得
る。このことおよびいくつかの領域での高い応力が、い
くつかの半田球をひび割れさせ、他の問題を表示する。
更に、典型的なＢＧＡ操作は、チップと反対の基板の側
の上のスルーホールのメッキに半田球を配置して付着さ
せるのに、極度の注意を必要とする。半田球のひび割れ
と高応力領域のいくつかの問題を軽減するために、半田
球の周りと中間に、アンダフィル（ｕｎｄｅｒｆｉｌ
ｌ）を置くことがある。しかしながら、半田球の周りに
アンダフィルを配置することは、余分な加工ステップを
示し、恐らくは困難な操作を含むであろう。
【０００６】
【課題を解決するための手段】この発明の一つの面によ
れば、従来に開発されたパッケージンググリッドアレー
に結びついた不利な点と問題を実質的に除去または減少
させる半導体パッケージングのためのカラム・グリッド
・アレーおよび方法が提供される。この発明の一つの面
によれば、半導体パッケージングのためのカラム・グリ
ッド・アレーの一つの製造方法は、基板物質を提供する
ステップと、基板中に複数の孔を形成するステップと、
基板の第１面上に接点を形成するステップと、前記複数
の孔を導電性物質で充填することにより、基板の第２側
に拡張部が形成されて、そこに一つの電気接点が形成さ
れ得るまでにするステップを含む。
【０００７】この発明のもう一つの面によれば、カラム
・グリッド・アレー半導体パッケージの製造方法であっ
て、基板物質を提供するステップと、この基板物質の第
１側を第１導電性物質でコートするステップと、前記基
板と第１導電性物質を希望するパッケージ接触点に対応
する位置で貫通する多数の孔を形成するステップと、前
記第１導電性物質と前記多数の孔をレジストでラミネー
トするステップと、前記レジストを希望するパターンに
露出するステップと、第２導電性材料を前記多数の孔の
中へ塗布して、各孔の中に、前記基板の第２側を越えて
まで達して形成される拡張部によりカラムを形成するス
テップと、前記レジストを現像するステップと、前記レ
ジストを腐食して希望する接点パターンを形成するステ
ップとを含む前記製造方法が提供される。この発明のも
う一つの面によれば、前記拡張部はキャッピング（ｃａ
ｐｐｉｎｇ）材料でコートされ得る。
【０００８】この発明のもう一つの面によれば、第１側
および第２側のある基板を有し、前記基板を貫通する少
なくとも一つの孔と、半導体チップを結合するための前
記基板の前記第１側に少なくとも一つの接点と、少なく
とも一つの孔の中に配置され、少なくとも一つの接点に
電気的に結合された導電性物質と、基板の第２側の表面
を越えて少なくとも一つの孔から延び出ている導電性物
質から形成されたパッケージ接触点とを有するグリッド
アレー半導体パッケージが提供される。
【０００９】この発明の一つの技術的長所は、この発明
のカラム・グリッド・アレーが、半田付けされる球を必
要とせずに製造でき、これによりシステム内の鉛（Ｐ
ｂ）を排除できることである。この発明のもう一つの面
によれば、フレキシブル基板が使用可能であり、これに
よりリール・ツー・リール加工が可能になる。この発明
のもう一つの面によれば、基板製造中に、アンダフィル
を便利に供給し得る。
【００１０】
【発明の実施の形態】この発明の好ましい実施例とその
利点は、図面の図１から図８間でを参照することにより
最も良く理解されるが、異なる図面の同一と対応の部分
には、同一の数字が使用されている。
【００１１】図１は、この発明の一面によるカラム・グ
リッド・アレー半導体パッケージの断面の概略図であ
る。集積回路すなわち半導体チップすなわちダイ１２
は、基板１４に接着剤で付けられている。基板１４は、
第１側１６と第２側１８を有する。基板１４は、任意の
数のふさわしい物質からなる。基板１４にふさわしい一
つの物質は、リール・ツー・リール加工ができるフレキ
シブルな重合体である。基板１４はまた、多層の基板で
もあり得る。
【００１２】半導体チップ１２は、多くの方法で、多数
のカラム２０へ電気的に結合される。例えば、フリップ
チップマウンティングが使用でき、またはボンドパター
ン付きのトレースが使える。この実施例では、チップ１
２はボンディングワイヤ２２を有し、これはチップ１２
を多数のカラム２０へ結合する。トレース２４は、多数
のカラム２０へ電気的に結合される。カラム２０は、基
板１４の第２側１８のパッケージ接点２６の希望の位置
により、所定の配置に置かれる。パッケージ接点２６
は、各カラム２０の拡張部２８により形成される。半導
体チップ１２とトレース２４は、完成されたパッケージ
を形成するために、成形材料すなわち樹脂３０で覆われ
得る。
【００１３】図２を参照すると、図１のカラム・グリッ
ド・アレー１０の一部分の詳細が示される。導電性トレ
ース２４が基板１４の第１側１６に示される。銅または
ニッケルのような導電性物質３２が、近接参照番号３４
であるトレース２４の一部分へ電気的に結合されてい
る。導電性物質３２は、基板１４中に形成された孔３６
内に付けられている。孔３６は、希望するパッケージ接
触点２６（図１）の数に従って基板１４上に形成され得
る複数の孔の一つである。孔３６は、基板１４中の内壁
３８に形成される。
【００１４】カラム拡張部２８は、パラジウムまたはパ
ラジウム／ニッケルなどのようなキャッピング物質４０
で覆われ得る。キャッピング物質４０は、パッケージ接
触点２６の半田付けのしやすさを増強するであろう。
【００１５】図３から図７までを参照しながら、カラム
・グリッド・アレー１０の製造方法を提示する。特に図
３を参照すれば、基板１１４は、例えば０．０１０イン
チ厚のフレキシブルな重合体の基板であり、その上に塗
布またはコートされた第１導電性物質を有し、これは結
局トレースまたはパッド１２４（図７）を形成するのに
使用される。第１導電性物質１２３は、基板１１４の第
１面１１６に塗布される。第１導電性物質１２３は、例
えば、厚さ約０．００２インチの銅の層であり得る。
【００１６】さて第４図を参照すれば、基板１１４内に
形成される多数の孔１３６の一つの半分が示される。多
数の孔１３６は機械的なドリル、レーザドリル、腐食ま
たは化学ミル、または他の手段で形成される。図５を参
照すれば、例えばドライフィルムレジストであるレジス
ト１４６が、第１導電性物質１２３の上と、基板１１４
の第１層１１６上の孔１３６の開口の上をラミネートし
ている。レジスト１４６は、フリップチップマウンティ
ングのために集積回路の後側に接触するパターンに露出
され、またはワイヤボンディングのためのトレースボン
ドパターンに露出される。第１導電性物質１２３および
基板１１４は、銅またはニッケルのような第２導電性物
質１３２で電気メッキされる。
【００１７】図６を参照すれば、第２の導体１３２が付
けられて、完全に孔１３６（図４と図５）を完全に充填
し、また拡張部１２８を形成する。レジスト１４６は、
現像され得て、第１導電物質層１２３が腐食され、フリ
ップチップマウンティングのためのパターンまたはワイ
ヤボンディングのためのトレース１２４が残る。トレー
ス１２４は、コラム１２０へ電気的に結合される。
【００１８】拡張部１２８は、パラジウム、パラジウム
／ニッケルまたはニッケル／金などのキャッピング物質
でコートされ得る。トレース１２４もまた、例えばキャ
ッピング物質１４０でコートされ得る。キャッピング物
質１４０は、第２導電性物質１３２に薄い保護コートを
提供して、結果として生ずるパッケージ接触点１２６に
半田付けの容易さを確保する。レジスト１４６（図５と
図６）は、図７に示すように、剥ぎ取られてカラム・グ
リッド・アレーを残す。
【００１９】さて図８を参照すれば、カラム・グリッド
・アレー半導体パッケージ２１０が、一つの特定のパッ
ケージ接触点２２６について示される。この代案の実施
例において、大体は図３から図７に結びつけて提示した
ステップと類似のステップで形成されるが、物質２６０
を付ける追加のステップが取られる。物質２６０は、そ
の場に残されるべきアンダフィルまたは拡張部２２８が
形成された後に除去されるべきレジストであり得る。物
質２６０は、カラム２２０が形成される以前に付けられ
る。物質２６０は、基板２１４を貫通する第１孔２３６
よりも大きな直径を追加する孔２６２を形成するため
に、加工される。この仕方で、第２の導体物質２３２が
付けられるときに、形成された拡張部２２８は、非常に
制御された形を有し、基板２１４、レジスト２６０、レ
ジスト２４６、内壁２３８のいずれによっても、一つの
面が成形されるだけである。アンダフィルとして、物質
２６０は、基板加工工程中にアンダフィルを付けるのを
可能にし、また、希望の熱属性を得るために厚さをあら
かじめ制御することを可能にする。
【００２０】この発明を前述の詳細な説明により特定的
に示し記述してきたが、前記の特許請求の範囲に定義し
たこの発明の精神と範囲から離れることなく、形式と細
目において他の種々な変更をなし得ることは、当業者に
理解できるであろう。
【００２１】以上の説明に関して更に以下の項を開示す
る。
【００２２】（１） グリッドアレー半導体パッケージ
の製造方法であって、第１側と第２側を有する基板を提
供するステップと、前記基板を貫通する多数の孔を形成
するステップと、前記基板の第１面に複数の接点を形成
するステップと、前記基板の第２側に拡張部が形成され
て、そこへ電気的接点が作られ得る範囲まで、多数の孔
に導電性物質を充填するステップを含んでなる、前記製
造方法。
【００２３】（２） 第１側と第２側を有する基板を提
供するステップは、フレキシブルな重合体の基板を供給
するステップを含んでなる第１項記載のグリッドアレー
半導体パッケージの製造方法。
【００２４】（３） 前記接点は導線を含んでなり、前
記基板の第１面に接点を形成するステップは、前記基板
の前記第１面上にレジストを付けるステップと、希望の
パターンにレジストを露出するステップと、希望のパタ
ーンを形成するためにレジストを腐食するステップを含
んでなる第１項記載のグリッドアレー半導体パッケージ
の製造方法。
【００２５】（４） 第１項記載のグリッドアレー半導
体パッケージの製造方法であって、前記基板の第１面に
接点を形成するステップは、前記基板の前記第１面上に
レジストを付けるステップと、希望のパターンにレジス
トを露出するステップと、露出されたステップを現像す
るステップと、希望のパターンを形成するためにレジス
トを腐食するステップを含んでなり、前記多数の孔に充
てんするステップは、前記レジストを現像する以前にニ
ッケルで前記孔の内部を電気メッキするステップを含ん
でなる、前記製造方法。
【００２６】（５） 前記拡張部をキャッピング物質で
おおうステップを更に含んでなる第１項記載のグリッド
アレー半導体パッケージの製造方法。
【００２７】（６） カラム・グリッド・アレー半導体
パッケージの製造方法であって、基板物質を供給するス
テップと、前記基板物質の第１側を第１導電性物質でコ
ートするステップと、前記基板と前記第１導電性物質を
貫通して多数の孔を形成するステップと、前記第１導電
性物質と多数の孔をレジストでラミネートするステップ
と、前記レジストを希望のパターンへ露出するステップ
と、前記多数の孔に第２導電性物質を付けて、基板の第
２側を越えて延びて形成された拡張部を有するカラムを
各孔内に形成するステップと、前記レジストを現像する
ステップと、前記レジストを腐食して希望の接触パター
ンを形成するステップとを含んでなる、前記製造方法。
【００２８】（７） 基板の第２側を越えて延びる拡張
部の外部をキャッピング物質でコーティングするステッ
プを更に含んでなる第６項記載の方法。
【００２９】（８） 前記基板物質の第１側を第１導電
性物質でコートするステップは、前記基板の前記第１側
を銅でコートするステップを更に含んでなる第６項記載
の方法。
【００３０】（９） 前記第１導電性物質と多数の孔を
レジストでラミネートするステップは、前記第１導電性
物質と多数の孔をドライフィルムレジストでラミネート
するステップを更に含んでなる第６項記載の方法。
【００３１】（１０） 前記多数の孔に第２導電性物質
を付けて、基板の第２側を越えて延びて形成された拡張
部を有するカラムを各孔内に形成するステップは、前記
多数の孔にニッケルを付けて、基板の第２側を越えて延
びて形成された拡張部を有するカラムを各孔内に形成す
るステップを含んでなる第６項記載の方法。
【００３２】（１１） 第二導電性物質を付ける前記ス
テップは、前記第１導電性物質と異なる導電性物質を付
けるステップを含んでなる第６項記載の方法。
【００３３】（１２） 第二導電性物質を付ける前記ス
テップは、多数の孔の各々の内壁を電気メッキして、そ
れから前記孔をニッケルで充てんするステップを含んで
なる第６項記載の方法。
【００３４】（１３） 第二導電性物質を付ける前記ス
テップは、多数の孔の各々の内壁を電気メッキして、そ
れから前記孔を銅で充てんするステップを含んでなる第
６項記載の方法。
【００３５】（１４） 各カラムの拡張部をパラジウム
でコートするステップを更に含んでなる第６項記載の方
法。
【００３６】（１５） 基板物質を供給するステップは
フレキシブルな重合体基板を供給するステップを含んで
なり、第１側で前記基板物質を第１伝導性物質でコート
するステップは、第１側で前記基板を銅でコートするス
テップを含んでなり、前記多数の孔に第２導電性物質を
付けて、基板の第２側を越えて延びて形成された拡張部
を有するカラムを各孔内に形成するステップは、前記多
数の孔にニッケルを付けて、基板の第２側を越えて延び
て形成された拡張部を有するカラムを各孔内に形成する
ステップを含んでなる第６項記載の方法。
【００３７】（１６） 第１側と第２側を有し、基板を
貫通する少なくとも一つの孔を有する前記基板と、半導
体チップに結合するために前記基板の第１側にある少な
くとも一つの接点と、少なくとも一つの孔の中に配置さ
れ、少なくとも一つの接点と電気的に結合された導電性
物質と、導電性物質から形成され、少なくとも一つの孔
から前記基板の第２側の表面を越えて延びているパッケ
ージ接点を含んでなる、グリッドアレー半導体パッケー
ジ。
【００３８】（１７） パッケージ接触点は、前記導電
性物質から形成される拡張部と前記拡張部の外部上でキ
ャッピング物質のコーティングを含んでなる第１６項記
載の前記グリッドアレー半導体パッケージ。
【００３９】（１８） 前記導電性物質はニッケルを含
んでなる第１６項記載の前記グリッドアレー半導体パッ
ケージ。
【００４０】（１９） 前記導電性物質は銅を含んでな
る第１６項記載の前記グリッドアレー半導体パッケー
ジ。
【００４１】（２０） 前記パッケージ接点は、パラジ
ウムをコートしたニッケルを含んでなる第１６項記載の
前記グリッドアレー半導体パッケージ。
【００４２】（２１） カラム・グリッド・アレー半導
体パッケージ１０、２１０の製造方法は、第１側１６、
１１６と第２側１８を有する基板物質１４、１１４、２
１４を供給するステップと、基板１４、１１４、２１４
中に複数の孔３６、１３６、２３６を形成するステップ
と、基板１４、１１４、２１４の第１面１６、１１６上
に接点２４、１２４を形成するステップと、電気接点が
作られ得る基板１４、１１４、２１４の第２側１８上に
拡張部２８、１２８、２２８が形成される範囲にまで導
電性物質３２、１３２、２３２で孔３６、１３６、２３
６を充填するステップを含んでなる。拡張部２８、１２
８、２２８は、キャッピング物質４０、１４０、２４０
でコートされ得る。孔３６、１３６、２３６の充填は、
基板１４、１１４、２１４の第１側１６、１１６上で孔
３６、１３６、２３６を覆って物質１４６、２４６を置
き、また導電性物質３２、１３２、２３２で孔３６、１
３６、２３６を充填することによりなされ得る。それか
らレジスト１４６、２４６が除去される。
【図面の簡単な説明】
この発明とその目的と利点の一層完全な理解のために、
添付の図面に関連して、上記の説明がなされた。
【図１】この発明によるカラム・グリッド・アレー半導
体パッケージの概略の立面図である。
【図２】図１の一部分の詳細を透視図にしたものであ
る。
【図３】この発明によるカラム・グリッド・アレー半導
体パッケージの製造の諸段階を示す概略図である。
【図４】この発明によるカラム・グリッド・アレー半導
体パッケージの製造の諸段階を示す概略図である。
【図５】この発明によるカラム・グリッド・アレー半導
体パッケージの製造の諸段階を示す概略図である。
【図６】この発明によるカラム・グリッド・アレー半導
体パッケージの製造の諸段階を示す概略図である。
【図７】この発明によるカラム・グリッド・アレー半導
体パッケージの製造の諸段階を示す概略図である。
【図８】この発明によるカラム・グリッド・アレー半導
体パッケージの概略の断面図である。
【符号の説明】
１０、２１０ カラム・グリッド・アレー半導体パッケ
ージ １４、１１４、２１４ 基板 １６、１１６ 第１側 １８ 第２側 ２４、１２４ 接点 ２８、１２８、２２８ 拡張部 ３２、１３２、２３２ 導電性物質 ３６、１３６、２３６ 孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 グリッドアレー半導体パッケージの製造
    方法であって、第１側と第２側を有する基板を提供する
    ステップと、前記基板を貫通する多数の孔を形成するス
    テップと、前記基板の第１面に複数の接点を形成するス
    テップと、前記基板の第２側に拡張部が形成されて、そ
    こへ電気的接点が作られ得る範囲まで、多数の孔に導電
    性物質を充填するステップを含んでなる、前記製造方
    法。
  2. 【請求項２】 第１側と第２側を有し、基板を貫通する
    少なくとも一つの孔を有する前記基板と、半導体チップ
    に結合するために前記基板の第１側にある少なくとも一
    つの接点と、少なくとも一つの孔の中に配置され、少な
    くとも一つの接点と電気的に結合された導電性物質と、
    導電性物質から形成され、少なくとも一つの孔から前記
    基板の第２側の表面を越えて延びているパッケージ接点
    を含んでなる、グリッドアレー半導体パッケージ。
JP9318616A 1996-11-19 1997-11-19 半導体パッケージングのためのカラム・グリッド・アレーおよび方法 Pending JPH10163406A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3137996P 1996-11-19 1996-11-19
US031379 1996-11-19

Publications (1)

Publication Number Publication Date
JPH10163406A true JPH10163406A (ja) 1998-06-19

Family

ID=21859127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9318616A Pending JPH10163406A (ja) 1996-11-19 1997-11-19 半導体パッケージングのためのカラム・グリッド・アレーおよび方法

Country Status (6)

Country Link
US (1) US5989935A (ja)
EP (1) EP0843357B1 (ja)
JP (1) JPH10163406A (ja)
KR (1) KR19980042551A (ja)
DE (1) DE69723801T2 (ja)
TW (1) TW357418B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492254B2 (en) * 2001-01-31 2002-12-10 Bae Systems Information And Electronic Systems Integration, Inc. Ball grid array (BGA) to column grid array (CGA) conversion process
US6605867B2 (en) 2001-07-16 2003-08-12 Oki Electric Industry Co., Ltd. Surface mount type semiconductor package and manufacturing method therefor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534337B1 (en) * 1997-05-15 2003-03-18 Texas Instruments Incorporated Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JPH11186432A (ja) * 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
US6242284B1 (en) * 2000-05-05 2001-06-05 Advanced Semiconductor Engineering, Inc. Method for packaging a semiconductor chip
JP2003007916A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
US6432748B1 (en) * 2001-09-24 2002-08-13 Phoenix Precision Technology Corp. Substrate structure for semiconductor package and manufacturing method thereof
US6921975B2 (en) 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US20050026416A1 (en) * 2003-07-31 2005-02-03 International Business Machines Corporation Encapsulated pin structure for improved reliability of wafer
WO2005103234A1 (en) * 2004-04-23 2005-11-03 Héma-Québec A new method of expanding cord blood cells
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68929282T2 (de) * 1988-11-09 2001-06-07 Nitto Denko Corp., Ibaraki Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung
JP2705263B2 (ja) * 1990-01-12 1998-01-28 日立電線株式会社 Ｔａｂ用テープキャリアの製造方法
JP2839376B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 半導体装置の製造方法
DE69229661T2 (de) * 1991-04-26 1999-12-30 Citizen Watch Co., Ltd. Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492254B2 (en) * 2001-01-31 2002-12-10 Bae Systems Information And Electronic Systems Integration, Inc. Ball grid array (BGA) to column grid array (CGA) conversion process
US6605867B2 (en) 2001-07-16 2003-08-12 Oki Electric Industry Co., Ltd. Surface mount type semiconductor package and manufacturing method therefor

Also Published As

Publication number Publication date
EP0843357A1 (en) 1998-05-20
EP0843357B1 (en) 2003-07-30
US5989935A (en) 1999-11-23
DE69723801T2 (de) 2004-03-18
KR19980042551A (ko) 1998-08-17
TW357418B (en) 1999-05-01
DE69723801D1 (de) 2003-09-04

Similar Documents

Publication Publication Date Title
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US7253022B2 (en) Method for fabricating semiconductor package with multi-layer metal bumps
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US7185426B1 (en) Method of manufacturing a semiconductor package
US7670962B2 (en) Substrate having stiffener fabrication method
US20070137029A1 (en) Method for fabricating semiconductor component with adjustment circuit for adjusting physical or electrical characteristics of substrate conductors
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
US5989935A (en) Column grid array for semiconductor packaging and method
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
US20100203684A1 (en) Semiconductor package formed within an encapsulation
WO2009136496A1 (ja) ３次元実装半導体装置及びその製造方法
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
TWI819808B (zh) 半導體封裝及其製造方法
US7745260B2 (en) Method of forming semiconductor package
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
US20090111213A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US6207354B1 (en) Method of making an organic chip carrier package
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US20080303150A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
WO2007127202A1 (en) Molded sip package with reinforced solder columns
WO2007136651A2 (en) Semiconductor device with a distributed plating pattern