JPH11186432A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH11186432A
JPH11186432A JP9358100A JP35810097A JPH11186432A JP H11186432 A JPH11186432 A JP H11186432A JP 9358100 A JP9358100 A JP 9358100A JP 35810097 A JP35810097 A JP 35810097A JP H11186432 A JPH11186432 A JP H11186432A
Authority
JP
Japan
Prior art keywords
solder resist
package
substrate
semiconductor package
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9358100A
Other languages
English (en)
Inventor
Yasushi Taniguchi
靖 谷口
Masayuki Kono
公志 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9358100A priority Critical patent/JPH11186432A/ja
Priority to US09/215,190 priority patent/US6221690B1/en
Publication of JPH11186432A publication Critical patent/JPH11186432A/ja
Priority to US09/718,361 priority patent/US6531766B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/097—Cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 吸湿性を改善した信頼性の高い半導体パッケ
ージ及びその製造方法を提供する。 【解決手段】 基板表面の導体回路２、４、５の間にも、
適度な厚さのソルダーレジスト３を有することを特徴と
する半導体パッケージ、及び、レーザー照射によるソル
ダーレジストの除去により、導体回路２、４、５の間にソ
ルダーレジスト３を残しつつパターニングする工程を含
む半導体パッケージの製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡパッケージ
等の半導体パッケージ及びその製造方法に関し、更に詳
しくは、耐湿性に優れたＢＧＡパッケージ及びその製造
方法に関する。
【０００２】
【従来の技術】従来より、ＬＳＩデバイスの高集積化、
高速化に対応したＬＳＩパッケージとして、ＢＧＡ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージが実用化さ
れている。
【０００３】図６は、従来のＢＧＡパッケージの代表例
を示す断面模式図である。このＢＧＡパッケージは、Ｏ
ＭＰＡＣ（Ｏｖｅｒ Ｍｏｌｄｅｄ Ｐａｄ Ａｒｒａ
ｙＣａｒｒｉｅｒ）タイプのＢＧＡパッケージである。
この従来例においては、基板１の裏面にボール状のはん
だバンプ１３が配置され、基板１の表面には半導体チッ
プ６が搭載されており、Ａｕ線でワイヤボンディングさ
れている。そして基板１の上面に配置された半導体チッ
プ及びワイヤボンディング７は、封止樹脂９で片面モー
ルドされている。
【０００４】このＢＧＡパッケージは、構造が簡単で、
はんだバンプ１３を基板の裏面に設けることでボールピ
ッチを広くすることが可能となり、基板実装が容易にな
ることから高密度実装技術として注目されている。―
方、モールドされた封止樹脂９が収縮してパッケージ自
体に反りが発生したり、搬送部分となる基板１の外枠は
はんだパンプ完了後不要となり切除されるので、コスト
が高くなるという問題が指摘されている。
【０００５】この問題を解決するために、搬送枠にリー
ドフレームを用いたＬ−ＢＧＡ（Ｌｅａｄ ｆｒａｍｅ
ｓｕｐｐｏｒｔｅｄ ＢＧＡ）パッケージが提案され
ている。このＬ−ＢＧＡパッケージは、半導体素子を封
止樹脂が完全に覆うので信頼性に優れており、金型で緻
密に成形するのでパッケージの外観も良好であることか
ら、現在この方法が広く用いられている。また近年、実
装スペースの微細化に伴う更なる薄型化の要請に対し、
半導体チップを未硬化状の封止樹脂シートで両側から挟
み、金型を用いて加熱しながら加圧成形する方式が試み
られている。
【０００６】
【発明が解決しようとする課題】しかしながら、ＢＧＡ
パッケージを回路基板に実装する場合、ペーパーフェー
ズリフロー、赤外線リフロー、はんだ浸漬などの工程が
採用されているので、パッケージが２４０〜２８０℃の
高温プロセスを経る。このため、水分が封止樹脂９に透
過・拡散していると、水分が急激に気化し、封止樹脂９
にクラックが発生し易い。このクラックが表面にまで達
すると、耐湿信頼性が保証できなくなる。また、封止樹
脂９が膨潤すると、回路基板面に実装できなくなるとい
う問題も生じる。更に、配線回路にＮｉ−Ａｕメッキを
施す際、耐熱性保護と回路自体の腐食防止を目的に形成
しているソルダーレジスト膜に剥離を生じたり、時には
Ａｕワイヤボンディング７の断線などの問題が発生す
る。
【０００７】本発明は上述した従来技術の問題を解決
し、パッケージの吸湿性を改善した信頼性の高い半導体
パッケージ及びその製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明の半導体パッケー
ジは、基板表面の導体回路間にソルダーレジストを有す
ることを特徴とする半導体パッケージである。
【０００９】本発明の半導体パッケージの製造方法は、
上記本発明の半導体パッケージを製造するための方法で
あって、レーザー照射によるソルダーレジストの除去に
より、基板表面の導体回路間にソルダーレジストを残し
つつパターニングする工程を含むことを特徴とする半導
体パッケージの製造方法である。
【００１０】本発明においては、例えば、基板表面のグ
ランド用配線、パワー用配線、信号用配線等の導体回路
間に、所望の厚さのソルダーレジストを保護層として残
しておくことにより、封止樹脂を流入・充填したとき、
従来法に比べ導体回路間での段差が小さいことから、気
泡の発生や未充填部などの欠陥が無い緻密な封止樹脂層
が得られ、封止樹脂とソルダーレジスト（基板）との密
着性が良好なパッケージングが実現でき、パッケージの
封止特性を向上できると共に基板の吸湿を防止できる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態
を、従来の半導体パッケージと比較しつつ、説明する。
【００１２】図１、２は、従来のＢＧＡパッケージの例
を示す断面模式図である。このように、従来のＢＧＡパ
ッケージでは、基板表面の導体回路間にソルダーレジス
トは残っていない。
【００１３】この従来例は、ＯＭＰＡＣタイプのＢＧＡ
パッケージである。ＢＧＡの回路基板となるガラスエポ
キシ基板１の表面側には、半導体チップ６のグランド用
配線５、パワー用配線４、信号用配線２がパターニング
されており、半導体チップ６からＡｕ線等でワイヤボン
ディングされている。
【００１４】これらの導体回路パターンの形成は、まず
両面に銅箔を張ったガラスエポキシ基板１に常道のスル
ーホール孔あけとスルーホールメッキ工程によってスル
ーホール８を形成した後、フォトリソ手法によるパター
ニングにより行われる。表面・裏面側の導体回路にはソ
ルダーレジスト３が形成されており、表面側の導体回路
と裏面側の導体回路はスルーホール８により接続されて
いる。
【００１５】ソルダーレジスト３は、電子部品を回路基
板と電気的に接続するための半田接合工程において、回
路自体を半田メッキから熱的に保護あるいは腐食から保
護する目的で用いられるのが一般的である。近年、電極
間の狭ピッチ化に伴う半田ブリッジの問題を解決する目
的からソルダーレジストダムとしても利用されている。
ＢＧＡ基板の表面側に形成されるソルダーレジスト３
は、ワイヤボンディングされる金メッキ領域を制限し低
コスト化を図ること、吸湿性の高い基板材料の耐湿性を
向上させること、Ｃｕからなる導体回路の化学的安定性
を向上させることなどの目的によって形成される。
【００１６】従来、ソルダーレジストとしては、光照射
によりレジスト被膜の露光部分に生じた化学反応を利用
してパターンを形成するフォトレジストの内、解像性・
被膜性能に優れ前記要求を満足するものが使用されてい
る。一般には、カルボン酸を分子中に有する不飽和樹脂
とポリエポキシ化合物を主成分とする二液型の光硬化型
の材料が用いられている。導体の回路パターンを有する
基板上にレジストを塗布し、必要箇所にネガ型のフォト
マスクを介して、感光するに十分の光エネルギーを照射
し、炭酸ソーダ水溶液等のアルカリ性の現像液で未露光
部分を溶解除去しパターンを形成した後、加熱してカル
ボキシル基とエポキシ基とを反応させ架橋度を高めると
共に、イオン形成基であるカルボキシル基をエステル基
に転換することにより硬化被膜の耐熱性、耐薬品性の被
膜を形成する。
【００１７】ＢＧＡパッケージでは、図１の基板１の表
裏に所望の導体回路をパターニングした後、前述のソル
ダーレジスト３を全面に塗布する。引き続き、図１に示
すように、半導体チップからワイヤボンディング配線さ
れる部分のソルダーレジスト３を前述のフォトリソ工程
によりパターニング、除去する。次に、ソルダーレジス
トを除去した導体回路にＡｕメッキを施した後、基板に
半導体チップ６をマウントし、Ａｕ線等により半導体チ
ップ６と各電極（２、４、５）をワイヤボンディングす
る。この状態で、図２の電極１０部分から封止用樹脂を
型に流入して封止樹脂９を形成して封止を行う。
【００１８】一般的な封止樹脂９の組成は、エポキシ樹
脂、硬化剤（例えば、フェノールノボラック樹脂）、無
機充填剤（シリカ）、各種添加剤によって構成されてい
る。ＢＧＡパッケージは、基板の上側のみの片面封止に
なるため、反りの小さい材料が求められる。反りを小さ
くするためには、低膨張係数化と高Ｔｇ化（成形後の冷
却収縮をガラス領域で行うため）に対応できるエポキシ
材料が必要である。
【００１９】この封止工程において、封止樹脂が流入さ
れるゲート部分となる電極１０以外の部分は、ソルダー
レジスト３上に封止樹脂９が形成される。そして、従来
のソルダーレジストのパターニングにおいては、図１、
２に示すように半導体チップ６が搭載される部分とグラ
ンド用配線５間、グランド用配線５とパワー用配線４
間、パワー用配線４と信号用配線２間、信号用配線２同
士の間のソルダーレジストは、エッチングにより除去さ
れる。
【００２０】一方、本発明の半導体パッケージにおいて
は、配線同士の間のソルダーレジストが保護層として残
っている。図３は、本発明の半導体パッケージの例を示
す断面模式図である。このソルダーレジスト３以外の構
成は、図１、２に示した従来例と同様の構成でよい。
【００２１】なお、ソルダーレジスト３は、レーザーに
よりパターン除去できるものが好ましく、従来と同様の
カルボン酸を分子中に有する不飽和樹脂とポリエポキシ
化合物を主成分とする二液型の光硬化型のものが好適に
使用できる。また、レーザーによるパターン除去を行な
えば、ソルダーレジストには感光性が必要無いので、耐
はんだ性、絶縁性、密着性等、感光性以外のソルダーレ
ジストに要求される性能を満足できる材料であれば好適
に使用でき、従来技術と比較して、材料の選択幅も広く
なる。
【００２２】また本発明において、ソルダーレジストを
保護層として残す基板表面の導体回路の間の幅寸法は、
一般に、０.０５ｍｍ〜０.２ｍｍ程度である。
【００２３】本発明の半導体パッケージを製造するため
方法を、以下に例示する。
【００２４】ＢＧＡの基板となるガラスエポキシ樹脂基
板上に、銅薄膜を形成する。この銅薄膜上に、ネガ型も
しくはポジ型の感光性樹脂性のレジストフィルムをラミ
ネートし、熱圧着する。ネガ型のレジストフィルムの場
合には所望の導体パターンの開口したマスクパターンに
よリレジストフィルムを光硬化する。その後、塩化第２
銅溶液などにより未露光部分を溶解除去し、銅のエッチ
ャントである塩化第二鉄により銅をエッチングし、所望
の導体パターンを得る。引き続き、所望の位置にスルー
ホール８を形成し、アルカリ金属化合物水溶液または酸
溶液で表面処理した後、無電解Ｃｕメッキでスルーホー
ルメッキを行う。
【００２５】次に、カルボン酸を分子中に有する不飽和
樹脂とポリエポキシ化合物を主成分とする二液型の光硬
化型の材料からなるソルダーレジストをスクリーン印刷
などにより一様に形成し、プレベイクする。このとき、
銅の導体パターンとソルダーレジストの密着性を向上さ
せるために、導体表面を機械的に研磨して表面酸化膜を
除去する工程が入る。フォトマスクに波長３６５ｎｍの
ＵＶ光を４００〜７００ｍＪ／ｃｍ2のエネルギー密度
で露光した後、アルカリ溶液で現像し、ポストベイクし
て、ソルダーレジストのパターン形成を行う。
【００２６】導体パターンの微細化に伴い、ソルダーレ
ジストの開口部の大きさも微細化している。導体パター
ン上に形成されるソルダーレジストの厚さは、１０〜２
０μｍが好適で、膜厚が薄いと耐熱性、金メッキ耐性が
低下し、厚いとアンダーカットの発生や指触性が低下す
るという問題がある。特に、信号用配線間同士の間のよ
うに微細なパターンになると、アスペクト比の高い加工
のできるフォトリソが必要となる。しかしながら、一般
的にフォトリソは、アスペクト比の大きなパターン形成
には向いていないため、従来技術では、信号用配線間同
士の間にはソルダーレジストを残さず一括でエッチング
が行われている。それ故に、従来技術では、ＢＧＡパッ
ケージの吸湿性や、封止樹脂が信号電極間同士の間に完
全に流入しない等の問題が生じる。
【００２７】一方、本発明では、図４に示すように、例
えば、所望のソルダーレジストパターンに対応したマス
ク１２を介してレーザー光１１を照射することにより、
所定の厚さを有するソルダーレジスト層を各電極間に残
す。
【００２８】このとき使用するレーザーとしては、ＣＯ
2、ＹＡＧの基本波、ＹＡＧの第２高調波、第３高調
波、第４高調波、エキシマレーザー等が使用できる。レ
ーザー照射は、レーザーの―括露光あるいは走査によっ
て行う。
【００２９】除去されるソルダーレジスト層の厚さは、
第５図に示すように、導体回路の厚さをＨｅとし、導体
回路の表面からソルダーレジストの表面までの距離をＨ
ｒとしたとき、０≦Ｈｒ≦２／３Ｈｅが好適である。Ｈ
ｒ＜０の場合は、ソルダーレジストの厚さが電極の厚さ
よりも厚くなるためにワイヤボンディング不良が起こり
易く、一方、Ｈｒ＞２／３Ｈｅの場合は、十分な耐湿性
が得られないことがあるからである。この点をソルダー
レジストの厚さとして表わすと、ソルダーレジストの厚
さは、導体回路の厚さＨに対し、１／３Ｈ以上、Ｈ以下
であることが好ましい。
【００３０】レーザーによるソルダーレジストの除去量
の制御は、各レーザー毎に最適なレーザーパラメーター
（ビームパワー、パルスパラメータ、ビーム形状、焦点
距離等）を設定することにより、一定の除去レートでの
加工時間制御によれば良い。電極層への到達は、除去部
分の光学的反射強度をモニターすることにより検知でき
る。
【００３１】
【実施例】以下、本発明の具体的な実施例を説明する。
【００３２】＜実施例１＞本実施例においては、図３に
示したＢＧＡパッケージを、以下のようにして作製し
た。
【００３３】基板１として、両面に１８μｍのＣｕ箔が
形成された両面銅張りガラスエポキシ板を用いた。ドリ
ルもしくはＣＯ2レーザーを用いて所望の位置にφ０．
３ｍｍのスルーホール８を形成し、アルカリ金属化合物
水溶液または酸溶液で表面処理した後、無電解Ｃｕメッ
キで１５μｍ厚のＣｕ膜を形成した。この銅薄膜上に、
ネガ型感光性樹脂性のレジストフィルムをラミネートし
熱圧着した。所望の導体パターンを開口したマスクパタ
ーンによりレジストフィルムを光硬化した後、塩化第二
銅溶液などにより未露光部分を溶解除去し、銅のエッチ
ャントである塩化第二鉄により、銅をエッチングし所望
の導体パターンを得た。
【００３４】次に、カルボン酸を分子中に有する不飽和
樹脂とポリエポキシ化合物を主成分とする二液型の光硬
化型の材料からなるソルダーレジスト３を６０μｍ（但
し、導体パターン上は２７μｍ）スクリーン印刷により
一様に形成し、８０℃程度でプレベイクした。このと
き、銅の導体パターンとソルダーレジストの密着性を向
上させるために、導体表面を機械的に研磨して表面酸化
膜を除去する工程を入れた。
【００３５】次に、図４に示すように、ソルダーレジス
トを除去する所望のパターンに対応した５００μｍ厚の
ＳＵＳ製マスク１２をソルダーレジスト面にコンタクト
した後、パルス幅０．１μｓ、繰返し周波数１ｋＨｚの
ＣＯ2レーザー装置を用い、エネルギー密度４．５Ｊ／
ｃｍ2、ビーム形状が３０＊３０ｍｍとなるように光学
系を調整し、１ショット照射した。この条件でソルダー
レジストは３０μｍ除去され、導体回路（厚さＨｅ＝１
５μｍ）の表面からソルダーレジストの表面までの距離
Ｈｒ＝３μｍであった（図５参照）。
【００３６】この状態で、ソルダーレジストを除去した
導体電極にＡｕメッキを施した。このＢＧＡ基板上に半
導体チップ６をマウント接着した後、Ａｕ線でグランド
用電極、パワー用電極、信号用電極にワイヤーボンディ
ングを行った。次いで、実装した基板上面のゲート部１
０より封止樹脂９を型内に流入した。封止樹脂９にはシ
リカ粉末を充填剤、フェノールノボラック樹脂を硬化剤
として含有する熱硬化性エポキシ樹脂を用い、毛細管現
象を利用して流入、充填した。このとき、基板１を６０
〜８０℃程度に加熱し封止樹脂の粘度を低減することに
より樹脂の充填性を改善した。充填した樹脂を１００℃
／４ｈｒ、１５０／２ｈｒのステップキュアにより硬化
させた。
【００３７】本実施例のＢＧＡパッケージでは、従来法
に比べ電極間での段差が小さい（Ｈｒ＝３μｍ）ので、
気泡の発生や未充槙部などの欠陥の無い、緻密な封止樹
脂層を得ることができた。
【００３８】得られたＢＧＡパッケージにおけるパッケ
ージの反りを、パッケージ表面の平坦な部分から最大変
位している部分のズレ量として測定した結果、４０μｍ
であり、問題となるレベルではなかった。
【００３９】また、温度８５℃、湿度８５％の雰囲気中
に１５０時間放置して吸湿処理を行った後、２４０℃の
はんだ浴に３０秒間浸漬し耐はんだ性とクラック発生率
を調べた結果、十分な耐はんだ性とクラック発生率０／
３０が確認された。
【００４０】また、耐熱衝撃性試験として、−６５℃〜
室温〜１５０℃を１サイクルとする冷熱サイクル試験
（ＴＣＴ試験）を５００サイクル繰り返した後、動作特
性をチェックした結果、不良発生率は０／３０であっ
た。
【００４１】また、耐湿信頼性を評価するために、１２
７℃、２.５気圧の飽和水蒸気圧雰囲気中に５００時間
放置するプレシャークッカー試験（ＰＣＴ試験）を行っ
た結果、リーク／オープン不良率は０／３０であった。
【００４２】以上のように、本実施例で得られたＢＧＡ
パッケージは、各性能に優れた信頼性の高いものである
ことが確認できた。
【００４３】＜参考例１＞本参考例においては、以下の
ように、レーザー条件を変え、ソルダーレジスト除去量
の異ならせたこと以外は、実施例１と同様にしてＢＧＡ
パッケージを作製した。
【００４４】ＣＯ2レーザー装置を用い、エネルギー密
度４．０Ｊ／ｃｍ2、ビーム形状が３０＊３０ｍｍとな
るように光学系を調整し、コンタクトマスクを介して１
ショット照射したものと、２ショット照射したものを作
製した。１ショット照射したサンプルにおけるソルダー
レジスト除去量は２６．５μｍで、電極上面よりも電極
周辺は０．５μｍ高くなっていた。一方、２ショット照
射したサンプルにおけるソルダーレジスト除去量は５２
μｍで、電極上面よりも電極周辺は２５μｍ低く（基板
表面からは８μｍの高さ）なっていた。
【００４５】この２つのサンプルを実施例１と同様にし
てパッケージングし、信頼性試験を行った。その結果、
１ショット照射サンプルでは、半導体チップと各電極間
のワイヤボンディング工程で、電極周辺のソルダーレジ
ストの存在に起因する接続不良が発生した。一方、２シ
ョット照射サンプルでは、ＴＣＴ試験、ＰＣＴ試験にお
いて３／３０、４／３０不良が発生した。
【００４６】＜実施例２＞本実施例においては、ソルダ
ーレジスト除去のレーザーとして、ＹＡＧレーザーの基
本波、ＹＡＧの第２高調波、第３高調波、第４高調波を
用い、下記表１に示すレーザー条件で実施したこと以外
は、実施例１と同様にしてＢＧＡパッケージを作製し
た。
【００４７】
【表１】 得られたＢＧＡパッケージを、実施例１と同様にして信
頼性試験をした結果、実施例１と同様の良好な結果が得
られた。
【００４８】＜実施例３＞本実施例においては、ソルダ
ーレジスト除去のレーザーとして、エキシマレーザーの
ＡｒＦ、ＫｒＦ、ＸｅＣｌを用い、下記表２に示すレー
ザー条件で実施したこと以外は、実施例１と同様にして
ＢＧＡパッケージを作製した。
【００４９】
【表２】 得られたＢＧＡパッケージを、実施例１と同様にして信
頼性試験をした結果、実施例１と同様の良好な結果が得
られた。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
ＢＧＡパッケージ用回路基板等において、グランド用配
線、パワー用配線、信号用配線間にもソルダーレジスト
を有することにより、ＢＧＡパッケージの封止特性を向
上できると共に基板の吸湿を防止でき、耐湿性に優れた
高信頼性の半導体パッケージを提供できる。
【００５１】また、プロセスをドライ化できることから
環境問題の心配もなく、感光性を必要としないので、ソ
ルダーレジストとしての材料の選択範囲が広く、比較的
安価な材料も使用でき、低コスト化も可能である。
【図面の簡単な説明】
【図１】従来のＢＧＡパッケージの例を示す断面模式図
である。
【図２】従来のＢＧＡパッケージの例を示す断面模式図
である。
【図３】本発明の半導体パッケージの例を示す断面模式
図である。
【図４】（ａ）（ｂ）は、本発明においてソルダーレジ
ストをレーザーによりパターニングするプロセスを示す
模式図である。
【図５】本発明において、ソルダーレジストの好適な膜
厚条件を説明するための模式図である。
【図６】従来のＢＧＡパッケージの代表例を示す断面模
式図である。
【符号の説明】
１ 基板 ２ 信号用配線 ３ ソルダーレジスト層 ４ パワー用配線 ５ グランド用配線 ６ 半導体チップ ７ ワイヤーボンディング ８ スルーホール ９ 封止樹脂 １０ リード電極 １１ レーザービーム １２ マスク １３ バンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板表面の導体回路間にソルダーレジス
    トを有することを特徴とする半導体パッケージ。
  2. 【請求項２】 基板表面の導体回路間のソルダーレジス
    トの厚さが、該導体回路の厚さＨに対し、１／３Ｈ以
    上、Ｈ以下である請求項１記載の半導体パッケージ。
  3. 【請求項３】 請求項１又は２記載の半導体パッケージ
    を製造するための方法であって、レーザー照射によるソ
    ルダーレジストの除去により、基板表面の導体回路間に
    ソルダーレジストを残しつつパターニングする工程を含
    むことを特徴とする半導体パッケージの製造方法。
  4. 【請求項４】 レーザーが、ＣＯ2、ＹＡＧの基本波、
    第２高調波、第３高調波、第４高調波、またはエキシマ
    レーザーである請求項３記載の半導体パッケージの製造
    方法。
JP9358100A 1997-12-25 1997-12-25 半導体パッケージ及びその製造方法 Pending JPH11186432A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9358100A JPH11186432A (ja) 1997-12-25 1997-12-25 半導体パッケージ及びその製造方法
US09/215,190 US6221690B1 (en) 1997-12-25 1998-12-18 Semiconductor package and production method thereof
US09/718,361 US6531766B1 (en) 1997-12-25 2000-11-24 Semiconductor package and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9358100A JPH11186432A (ja) 1997-12-25 1997-12-25 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11186432A true JPH11186432A (ja) 1999-07-09

Family

ID=18457546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9358100A Pending JPH11186432A (ja) 1997-12-25 1997-12-25 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (2) US6221690B1 (ja)
JP (1) JPH11186432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081176A (ja) * 2007-09-25 2009-04-16 Sharp Corp 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
JP4071914B2 (ja) * 2000-02-25 2008-04-02 沖電気工業株式会社 半導体素子及びこれを用いた半導体装置
US6826213B1 (en) * 2001-03-12 2004-11-30 Phillip J. Edwards Component interconnect apparatus
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
JP3980933B2 (ja) * 2002-05-23 2007-09-26 ローム株式会社 イメージセンサモジュールの製造方法
US6853060B1 (en) * 2003-04-22 2005-02-08 Amkor Technology, Inc. Semiconductor package using a printed circuit board and a method of manufacturing the same
US6853064B2 (en) 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
US20050194698A1 (en) * 2004-03-03 2005-09-08 St Assembly Test Service Ltd. Integrated circuit package with keep-out zone overlapping undercut zone
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
ATE460829T1 (de) * 2005-06-24 2010-03-15 Taiwan Semiconductor Mfg Substrate zur verhinderung von wellungen und herstellungsverfahren dafür
US7456505B2 (en) * 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2012040063A1 (en) * 2010-09-23 2012-03-29 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
US20120243147A1 (en) * 2010-10-14 2012-09-27 Endicott Interconnect Technologies, Inc. Land grid array (lga) contact connector modification
US8759977B2 (en) 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
DE102017208476A1 (de) * 2017-05-19 2018-11-22 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer elektronischen Komponente und elektronische Komponente

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701592A (en) * 1980-11-17 1987-10-20 Rockwell International Corporation Laser assisted deposition and annealing
JPH03104861A (ja) * 1989-05-26 1991-05-01 Rockwell Internatl Corp レーザアブレーションに使用するための装置
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US5523543A (en) * 1994-09-09 1996-06-04 Litel Instruments Laser ablation control system and method
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method
US6222280B1 (en) * 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081176A (ja) * 2007-09-25 2009-04-16 Sharp Corp 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
US11646287B2 (en) 2020-07-22 2023-05-09 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
US6221690B1 (en) 2001-04-24
US6531766B1 (en) 2003-03-11

Similar Documents

Publication Publication Date Title
JPH11186432A (ja) 半導体パッケージ及びその製造方法
US6346678B1 (en) Circuit board and method of manufacturing a circuit board
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US6888230B1 (en) Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
JP2010118634A (ja) 流れ防止用ダムを備えたプリント基板及びその製造方法
JPH07273439A (ja) 半田バンプ形成方法
JP2000151111A (ja) 半導体装置用基板
JP3939847B2 (ja) 半導体装置の製造方法
US6750132B2 (en) Flip chip package, circuit board thereof and packaging method thereof
JP3147113B2 (ja) マザーボードプリント配線板およびその製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP4589519B2 (ja) 半導体回路部品の製造方法
JP4015790B2 (ja) 半導体装置の製造方法
JP3057156B2 (ja) 配線基板とその製造方法
JP2005217054A (ja) レジスト付き配線基板及び電気装置並びにその製造方法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
KR100914892B1 (ko) 볼 그리드 어레이 패키지 및 그 제조방법
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JP2000101252A (ja) 半導体パッケージ用基板及び多層配線基板の製造方法
JP2000133664A (ja) 半導体装置
JP4461651B2 (ja) リードフレームの製造方法
JP2004140089A (ja) 多層配線基板およびフリップチップ方式の半導体パッケージ
JP4507473B2 (ja) リードフレームの製造方法
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
JP3716327B2 (ja) プリント基板の加工方法