JPH10163522A - Ｌｅｄアレイの製造方法 - Google Patents
Ｌｅｄアレイの製造方法Info
- Publication number
- JPH10163522A JPH10163522A JP8319286A JP31928696A JPH10163522A JP H10163522 A JPH10163522 A JP H10163522A JP 8319286 A JP8319286 A JP 8319286A JP 31928696 A JP31928696 A JP 31928696A JP H10163522 A JPH10163522 A JP H10163522A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- groove
- dicing
- led array
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ウェハのダイシング部の上端部に欠けが発生
し、ＬＥＤアレイが不良品となったり、欠けによって寸
法精度が低下するという問題があった。 【解決手段】 一枚のウェハ内に複数のＬＥＤアレイを
形成してダイシングによって分割する工程を有するＬＥ
Ｄアレイの製造方法であって、ウェハのダイシング部に
溝を設け、この溝にそってダイシングする。
し、ＬＥＤアレイが不良品となったり、欠けによって寸
法精度が低下するという問題があった。 【解決手段】 一枚のウェハ内に複数のＬＥＤアレイを
形成してダイシングによって分割する工程を有するＬＥ
Ｄアレイの製造方法であって、ウェハのダイシング部に
溝を設け、この溝にそってダイシングする。
Description
【０００１】
【発明の属する技術分野】本発明はウェハ内に複数のＬ
ＥＤアレイを形成してダイシングにより分割する工程を
有するＬＥＤアレイの製造方法に関する。
ＥＤアレイを形成してダイシングにより分割する工程を
有するＬＥＤアレイの製造方法に関する。
【０００２】
【従来の技術】従来のＬＥＤアレイの製造方法を図５及
び図６に基づいて説明する。図５は、ウェハ１内に複数
のＬＥＤアレイを形成した状態を示す平面図、図６はダ
イシング部分の拡大断面図である。図５及び図６におい
て、１はウェハ、２はＬＥＤアレイ、９はパシベーショ
ン膜、Ｃはダイシングラインである。
び図６に基づいて説明する。図５は、ウェハ１内に複数
のＬＥＤアレイを形成した状態を示す平面図、図６はダ
イシング部分の拡大断面図である。図５及び図６におい
て、１はウェハ、２はＬＥＤアレイ、９はパシベーショ
ン膜、Ｃはダイシングラインである。
【０００３】ウェハ１は、シリコン（Ｓｉ）やガリウム
砒素（ＧａＡｓ）などの単結晶半導体基板から成る。こ
のウェハ１上には、複数のＬＥＤアレイ２が形成されて
いる。各ＬＥＤアレイ２内には、例えば６４個又は１２
８個のＬＥＤ５が列状に形成され、個々のＬＥＤ５は主
として島状半導体層６、共通電極７、個別電極８で構成
される。共通電極７はウェハ１の表面側に形成される場
合に限らず、ウェハ１の裏面全面に形成される場合もあ
る。
砒素（ＧａＡｓ）などの単結晶半導体基板から成る。こ
のウェハ１上には、複数のＬＥＤアレイ２が形成されて
いる。各ＬＥＤアレイ２内には、例えば６４個又は１２
８個のＬＥＤ５が列状に形成され、個々のＬＥＤ５は主
として島状半導体層６、共通電極７、個別電極８で構成
される。共通電極７はウェハ１の表面側に形成される場
合に限らず、ウェハ１の裏面全面に形成される場合もあ
る。
【０００４】なお、ウェハ１の表面部にはＬＥＤ５を保
護すると共に、ウェハ１の反りを防止するために、厚み
３０００Å程度の窒化シリコン膜（ＳｉＮx ）などから
成るパシベーション膜９が形成されている。一枚のウェ
ハを複数のＬＥＤアレイ２に分割する際には、ダイヤモ
ンドソーなどでダイシングラインＣに沿って切断される
が、その切断部Ｚの端面が垂直に正確に切断されること
と、切断部Ｚに欠けなどが発生しないことが必要であ
る。
護すると共に、ウェハ１の反りを防止するために、厚み
３０００Å程度の窒化シリコン膜（ＳｉＮx ）などから
成るパシベーション膜９が形成されている。一枚のウェ
ハを複数のＬＥＤアレイ２に分割する際には、ダイヤモ
ンドソーなどでダイシングラインＣに沿って切断される
が、その切断部Ｚの端面が垂直に正確に切断されること
と、切断部Ｚに欠けなどが発生しないことが必要であ
る。
【０００５】そこで、従来は、図６に示すように、ダイ
シング部のパシベーション膜９を除去して、この除去部
分Ｘからウェハ１を切断していた。このパシベーション
膜９の除去部分Ｘでウェハ１を切断すると、パシベーシ
ョン膜９を除去した領域では欠けが発生するが、その欠
けの伸びはパシベーション膜９の縁部９ａで阻止され
る。これは、ウェハ１をダイヤモンドソーで切断する際
の剪断応力によって発生する線形破壊などに起因する亀
裂が、ウェハ１とは靱性の異なるパシベーション膜９に
よってその伸びが阻止されるためと考えられている。
シング部のパシベーション膜９を除去して、この除去部
分Ｘからウェハ１を切断していた。このパシベーション
膜９の除去部分Ｘでウェハ１を切断すると、パシベーシ
ョン膜９を除去した領域では欠けが発生するが、その欠
けの伸びはパシベーション膜９の縁部９ａで阻止され
る。これは、ウェハ１をダイヤモンドソーで切断する際
の剪断応力によって発生する線形破壊などに起因する亀
裂が、ウェハ１とは靱性の異なるパシベーション膜９に
よってその伸びが阻止されるためと考えられている。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
に、パシベーション膜９を除去して、この除去部分でウ
ェハ１をダイシングしたとしても、ダイシングソーの走
査ラインはウェハ１の表面部１ａとなり、欠けの発生防
止効果は充分でなく、図６（ｂ）に示すように、切断部
Ｚの端面にダイシング予定領域を越えてパシベーション
膜９の裏面側に達する欠けが発生してＬＥＤアレイ２が
不良品になるという問題があった。
に、パシベーション膜９を除去して、この除去部分でウ
ェハ１をダイシングしたとしても、ダイシングソーの走
査ラインはウェハ１の表面部１ａとなり、欠けの発生防
止効果は充分でなく、図６（ｂ）に示すように、切断部
Ｚの端面にダイシング予定領域を越えてパシベーション
膜９の裏面側に達する欠けが発生してＬＥＤアレイ２が
不良品になるという問題があった。
【０００７】特に、共通電極（カソード電極）７がウェ
ハ１の裏面側に形成される場合は、複数のＬＥＤアレイ
２を近接して並べたときに、この隣接するＬＥＤアレイ
２の共通電極７同志が接触しないようにするために、ま
たＬＥＤ５がＬＥＤアレイ２に高密度に形成される場合
は、複数のＬＥＤアレイ２を近接して並べたときに、隣
接するＬＥＤアレイ２の最外部のＬＥＤ５同志が等間隔
で配置されるように、正確に切断されなければならな
い。
ハ１の裏面側に形成される場合は、複数のＬＥＤアレイ
２を近接して並べたときに、この隣接するＬＥＤアレイ
２の共通電極７同志が接触しないようにするために、ま
たＬＥＤ５がＬＥＤアレイ２に高密度に形成される場合
は、複数のＬＥＤアレイ２を近接して並べたときに、隣
接するＬＥＤアレイ２の最外部のＬＥＤ５同志が等間隔
で配置されるように、正確に切断されなければならな
い。
【０００８】本発明は、このような従来技術の問題点を
解消することのできるＬＥＤアレイの製造方法を提供す
ることを目的とする。
解消することのできるＬＥＤアレイの製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るＬＥＤアレイの製造方法によれば、一
枚のウェハ内に複数のＬＥＤアレイを形成してダイシン
グによって分割する工程を有するＬＥＤアレイの製造方
法において、前記ウェハのダイシング部に溝を設け、こ
の溝にそって前記ウェハをダイシングする。
に、本発明に係るＬＥＤアレイの製造方法によれば、一
枚のウェハ内に複数のＬＥＤアレイを形成してダイシン
グによって分割する工程を有するＬＥＤアレイの製造方
法において、前記ウェハのダイシング部に溝を設け、こ
の溝にそって前記ウェハをダイシングする。
【００１０】
【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図１は、本発明に係るＬＥＤアレイの
製造方法の一実施形態を示す平面図、図２はダイシング
部の断面図である。図１及び図２において、１はウェ
ハ、２はＬＥＤアレイ、９はパシベーション膜、１０は
ウェハ１内に形成される溝、Ｃはダイシングラインであ
る。
詳細に説明する。図１は、本発明に係るＬＥＤアレイの
製造方法の一実施形態を示す平面図、図２はダイシング
部の断面図である。図１及び図２において、１はウェ
ハ、２はＬＥＤアレイ、９はパシベーション膜、１０は
ウェハ１内に形成される溝、Ｃはダイシングラインであ
る。
【００１１】図１に示すウェハ１は、シリコン（Ｓｉ）
やガリウム砒素（ＧａＡｓ）などから成り、複数のＬＥ
Ｄアレイ２が形成されている。各ＬＥＤアレイ２は、図
３及び図４に示すように、ウェハ１上に複数のＬＥＤ５
を形成して構成され、各ＬＥＤ５はガリウム砒素（Ｇａ
Ａｓ）やアルミニウムガリウム砒素（ＡｌＧａＡｓ）な
どから成る島状半導体層６ａ、６ｂと、第一の島状半導
体層６ａに接続された共通電極７と、第二の島状半導体
層６ｂに接続された個別電極８と、島状半導体層６ａ、
６ｂを覆うようにウェハ１上の略全面に形成されたパシ
ベーション膜９で構成される。
やガリウム砒素（ＧａＡｓ）などから成り、複数のＬＥ
Ｄアレイ２が形成されている。各ＬＥＤアレイ２は、図
３及び図４に示すように、ウェハ１上に複数のＬＥＤ５
を形成して構成され、各ＬＥＤ５はガリウム砒素（Ｇａ
Ａｓ）やアルミニウムガリウム砒素（ＡｌＧａＡｓ）な
どから成る島状半導体層６ａ、６ｂと、第一の島状半導
体層６ａに接続された共通電極７と、第二の島状半導体
層６ｂに接続された個別電極８と、島状半導体層６ａ、
６ｂを覆うようにウェハ１上の略全面に形成されたパシ
ベーション膜９で構成される。
【００１２】各ＬＥＤ５はウェハ１の表面に単結晶半導
体膜を有機金属気相エピタキシー（ＭＯＣＶＤ）法や分
子線エピタキシー（ＭＢＥ）法で形成し、その単結晶半
導体膜をＬＥＤ５となる部分を島状に残してエッチング
することにより形成される。この単結晶半導体膜は、例
えばガリウム砒素（ＧａＡｓ）、アルミニウムガリウム
砒素（ＡｌＧａＡｓ）、ガリウム砒素リン（ＧａＡｓ
Ｐ）、ガリウムリン（ＧａＰ）などで形成され、一導電
型不純物を含有する第一の島状半導体層６ａと逆導電型
不純物を含有する第二の島状半導体層６ｂで形成され
る。パシベーション膜９は、窒化シリコン膜などから成
り、プラズマＣＶＤ法などで厚み３０００Å程度に形成
される。共通電極７と個別電極８はパシベーション膜９
の一部をエッチング除去して開口９ａ、９ｂを形成し、
第一の半導体層６ａと第二の半導体層６ｂに接続して形
成され、金属膜を蒸着法などで堆積してパターニングす
ることで形成される。この電極７、８の材料としては、
金（Ａｕ）やクロム（Ｃｒ）などが用いられる。
体膜を有機金属気相エピタキシー（ＭＯＣＶＤ）法や分
子線エピタキシー（ＭＢＥ）法で形成し、その単結晶半
導体膜をＬＥＤ５となる部分を島状に残してエッチング
することにより形成される。この単結晶半導体膜は、例
えばガリウム砒素（ＧａＡｓ）、アルミニウムガリウム
砒素（ＡｌＧａＡｓ）、ガリウム砒素リン（ＧａＡｓ
Ｐ）、ガリウムリン（ＧａＰ）などで形成され、一導電
型不純物を含有する第一の島状半導体層６ａと逆導電型
不純物を含有する第二の島状半導体層６ｂで形成され
る。パシベーション膜９は、窒化シリコン膜などから成
り、プラズマＣＶＤ法などで厚み３０００Å程度に形成
される。共通電極７と個別電極８はパシベーション膜９
の一部をエッチング除去して開口９ａ、９ｂを形成し、
第一の半導体層６ａと第二の半導体層６ｂに接続して形
成され、金属膜を蒸着法などで堆積してパターニングす
ることで形成される。この電極７、８の材料としては、
金（Ａｕ）やクロム（Ｃｒ）などが用いられる。
【００１３】ＬＥＤアレイ２は、一つのウェハ１上にＬ
ＥＤ５を例えば６４個又は１２８個形成して構成され、
ＬＥＤ５を６４個形成する場合は、素子間距離２０μｍ
をもって８６μｍピッチで、またＬＥＤ５を１２８個形
成する場合は４３μｍピッチで形成する。素子間距離が
２０μｍの場合、ＬＥＤアレイ２を複数並べて用いる
と、ＬＥＤアレイ２の最端部と最外部のＬＥＤ５との距
離Ｙは９μｍ程度にしなければならない。
ＥＤ５を例えば６４個又は１２８個形成して構成され、
ＬＥＤ５を６４個形成する場合は、素子間距離２０μｍ
をもって８６μｍピッチで、またＬＥＤ５を１２８個形
成する場合は４３μｍピッチで形成する。素子間距離が
２０μｍの場合、ＬＥＤアレイ２を複数並べて用いる
と、ＬＥＤアレイ２の最端部と最外部のＬＥＤ５との距
離Ｙは９μｍ程度にしなければならない。
【００１４】図１及び図２に示すように、各ＬＥＤアレ
イ２の周辺部のウェハ１内には、ダイシングソーで切断
するための溝１０が形成される。溝１０の深さは２〜１
０μｍ程度に形成することが望ましい。すなわち、溝１
０の深さが２μｍ以下の場合、ダイシング端部における
欠け発生の防止効果が小さく、１０μｍ以上の場合、こ
の溝１０を形成する際に、ウェハ１が溝１０の横方向に
もエッチングされて最外部のＬＥＤ５まで到達するおそ
れがある。この溝１０はダイシングソーのブレードの厚
みよりも若干広幅に形成され、例えばダイシングソーの
ブレードの厚みが３５μｍの場合、溝１０の幅は３７μ
ｍ程度に形成される。
イ２の周辺部のウェハ１内には、ダイシングソーで切断
するための溝１０が形成される。溝１０の深さは２〜１
０μｍ程度に形成することが望ましい。すなわち、溝１
０の深さが２μｍ以下の場合、ダイシング端部における
欠け発生の防止効果が小さく、１０μｍ以上の場合、こ
の溝１０を形成する際に、ウェハ１が溝１０の横方向に
もエッチングされて最外部のＬＥＤ５まで到達するおそ
れがある。この溝１０はダイシングソーのブレードの厚
みよりも若干広幅に形成され、例えばダイシングソーの
ブレードの厚みが３５μｍの場合、溝１０の幅は３７μ
ｍ程度に形成される。
【００１５】この溝１０は、ＫＯＨもしくはＮＨ4 Ｆ：
Ｈ2 Ｏ2 などのエッチャントで形成される。なお、この
溝１０を形成するに先立って、この溝１０の上部に位置
するパシベーション膜９も除去されるが、このパシベー
ション膜９は、電極接続用の開口９ａ、９ｂを形成する
と同時に、フッ酸とフッ化アンモニウムの混合液などを
用いてエッチングされる。
Ｈ2 Ｏ2 などのエッチャントで形成される。なお、この
溝１０を形成するに先立って、この溝１０の上部に位置
するパシベーション膜９も除去されるが、このパシベー
ション膜９は、電極接続用の開口９ａ、９ｂを形成する
と同時に、フッ酸とフッ化アンモニウムの混合液などを
用いてエッチングされる。
【００１６】この溝１０内でダイシングソーを走査して
複数のＬＥＤアレイ２を切断する。この場合、切断部Ｚ
の上縁部は溝１０によって画定されることから、この切
断部Ｚに、溝１０を越えた欠けなどが発生することはな
い。つまり、ダイシングソーの走査ラインはウェハ１の
表面部ではなく、溝１０の底面部１０ａとなり、線形破
壊の伸びは溝１０の壁面１０ｂなどで阻止されることに
なる。なお、この溝１０はエッチングによって形成され
ることから、その位置や寸法は１μｍ程度の誤差で制御
できる。
複数のＬＥＤアレイ２を切断する。この場合、切断部Ｚ
の上縁部は溝１０によって画定されることから、この切
断部Ｚに、溝１０を越えた欠けなどが発生することはな
い。つまり、ダイシングソーの走査ラインはウェハ１の
表面部ではなく、溝１０の底面部１０ａとなり、線形破
壊の伸びは溝１０の壁面１０ｂなどで阻止されることに
なる。なお、この溝１０はエッチングによって形成され
ることから、その位置や寸法は１μｍ程度の誤差で制御
できる。
【００１７】
【発明の効果】以上のように、本発明に係るＬＥＤアレ
イの製造方法によれば、ＬＥＤアレイを複数形成したウ
ェハのダイシング部に溝を設け、この溝にそってウェハ
をダイシングすることから、ウェハのダイシング部の上
端部に欠けなどが発生することを抑制できる。これによ
り、ＬＥＤアレイが不良品となることが防止され、寸法
精度の低下も防止できる。
イの製造方法によれば、ＬＥＤアレイを複数形成したウ
ェハのダイシング部に溝を設け、この溝にそってウェハ
をダイシングすることから、ウェハのダイシング部の上
端部に欠けなどが発生することを抑制できる。これによ
り、ＬＥＤアレイが不良品となることが防止され、寸法
精度の低下も防止できる。
【図１】本発明に係る切断前のＬＥＤアレイを示す図で
ある。
ある。
【図２】本発明に係るＬＥＤアレイの溝部の拡大断面図
である。
である。
【図３】本発明に係る切断後のＬＥＤアレイを示す平面
図である。
図である。
【図４】図３のＡ−Ａ線断面図である。
【図５】従来のＬＥＤアレイの切断方法を示す図であ
る。
る。
【図６】従来のＬＥＤアレイの切断方法を示す断面図で
ある。
ある。
１・・・ウェハ、２・・・ＬＥＤアレイ、９・・・パシ
ベーション膜、１０・・・溝、Ｃ・・・ダイシングライ
ン
ベーション膜、１０・・・溝、Ｃ・・・ダイシングライ
ン
Claims (2)
- 【請求項１】 一枚のウェハ内に複数のＬＥＤアレイを
形成してダイシングによって分割する工程を有するＬＥ
Ｄアレイの製造方法において、前記ウェハのダイシング
部に溝を設け、この溝にそって前記ウェハをダイシング
することを特徴とするＬＥＤアレイの製造方法。 - 【請求項２】 前記溝の深さが２〜１０μｍであること
を特徴とする請求項１に記載のＬＥＤアレイの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8319286A JPH10163522A (ja) | 1996-11-29 | 1996-11-29 | Ｌｅｄアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8319286A JPH10163522A (ja) | 1996-11-29 | 1996-11-29 | Ｌｅｄアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163522A true JPH10163522A (ja) | 1998-06-19 |
Family
ID=18108518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8319286A Pending JPH10163522A (ja) | 1996-11-29 | 1996-11-29 | Ｌｅｄアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163522A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006013508A3 (en) * | 2004-07-26 | 2006-04-06 | Koninkl Philips Electronics Nv | Wafer with improved conductive loops in the dicing lines |
| JP2009094335A (ja) * | 2007-10-10 | 2009-04-30 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN114784613A (zh) * | 2022-06-20 | 2022-07-22 | 深圳市埃尔法光电科技有限公司 | 一种单元化双拓扑结构的激光芯片 |
| CN114784612A (zh) * | 2022-06-20 | 2022-07-22 | 深圳市埃尔法光电科技有限公司 | 一种拓扑结构激光芯片的晶圆排布方法 |
-
1996
- 1996-11-29 JP JP8319286A patent/JPH10163522A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006013508A3 (en) * | 2004-07-26 | 2006-04-06 | Koninkl Philips Electronics Nv | Wafer with improved conductive loops in the dicing lines |
| JP2009094335A (ja) * | 2007-10-10 | 2009-04-30 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN114784613A (zh) * | 2022-06-20 | 2022-07-22 | 深圳市埃尔法光电科技有限公司 | 一种单元化双拓扑结构的激光芯片 |
| CN114784612A (zh) * | 2022-06-20 | 2022-07-22 | 深圳市埃尔法光电科技有限公司 | 一种拓扑结构激光芯片的晶圆排布方法 |
| CN114784613B (zh) * | 2022-06-20 | 2022-11-11 | 深圳市埃尔法光电科技有限公司 | 一种单元化双拓扑结构的激光芯片 |
| JP2024000486A (ja) * | 2022-06-20 | 2024-01-05 | 深▲セン▼市埃爾法光電科技有限公司 | 二重トポロジー構造のモジュール化レーザーチップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| CN100541815C (zh) | 半导体器件及其制造方法和用于制造半导体器件的衬底 | |
| JP4493127B2 (ja) | 窒化物半導体チップの製造方法 | |
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| US8193016B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| US8962362B2 (en) | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same | |
| US6613461B1 (en) | Gallium nitride-based compound semiconductor chip and method for producing the same, and gallium nitride-based compound semiconductor wafer | |
| KR20090052291A (ko) | Ｇａｎ 기판의 제조 방법, ｇａｎ 기판 및 반도체 디바이스 | |
| JP7314269B2 (ja) | 積層体および積層体の製造方法 | |
| JPH0611071B2 (ja) | 化合物半導体基板の分割方法 | |
| US7968430B2 (en) | Compound semiconductor device and method for manufacturing same | |
| US8077751B2 (en) | Bar-shaped semiconductor laser chip and method of fabrication thereof | |
| JPH10163522A (ja) | Ｌｅｄアレイの製造方法 | |
| JPH06204336A (ja) | 半導体基板の分割方法 | |
| JPH0555143A (ja) | 円形ウエハ上の結晶成長方法 | |
| WO2021200832A1 (ja) | 半導体素子の製造方法および半導体素子体並びに半導体素子基板 | |
| JP2022148550A (ja) | 酸化ガリウム基板の分割方法 | |
| JP2002246679A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2536834Y2 (ja) | 半導体素子チツプ | |
| JP2002231994A (ja) | Ｌｅｄアレイおよびその製造方法ならびにｌｅｄヘッド | |
| US20240421243A1 (en) | Method for producing a trench in a iii-v multi-junction solar cell | |
| JP2997372B2 (ja) | 半導体発光装置 | |
| JP2001210913A (ja) | レーザ素子の製造方法 | |
| JPH05217904A (ja) | 半導体レーザーダイオードの素子分離方法 | |
| JPH0546285Y2 (ja) |