JPH10163599A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH10163599A JPH10163599A JP8322421A JP32242196A JPH10163599A JP H10163599 A JPH10163599 A JP H10163599A JP 8322421 A JP8322421 A JP 8322421A JP 32242196 A JP32242196 A JP 32242196A JP H10163599 A JPH10163599 A JP H10163599A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- wiring board
- mounting pad
- chip mounting
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半導体チップとソルダーレジストとの間隙寸
法を十分に確保することにより、狭ピッチフリップチッ
プ実装においても封止樹脂の浸透性を良好にし、半導体
の回路面への損傷なく高い信頼性を有したフリップチッ
プ実装を実現するためのプリント配線板を提供する。 【解決手段】 プリント配線板は、アディティブ工法に
より基材１上に回路パターンを形成する場合において、
少なくともフリップチップ実装パッド４を含む部品実装
パッドのめっき厚を、パーマネントレジスト２ａ，２ｂ
厚と同等以上にする構造を有している。また部品実装パ
ッドの導体厚がパーマネントレジスト２ａ，２ｂ厚より
も厚く、且つフリップチップ実装パッド４上にはんだ又
は金属からなる皮膜５を形成することにより、フリップ
チップ実装におけるバンプとしての機能を付与すること
もできる。
法を十分に確保することにより、狭ピッチフリップチッ
プ実装においても封止樹脂の浸透性を良好にし、半導体
の回路面への損傷なく高い信頼性を有したフリップチッ
プ実装を実現するためのプリント配線板を提供する。 【解決手段】 プリント配線板は、アディティブ工法に
より基材１上に回路パターンを形成する場合において、
少なくともフリップチップ実装パッド４を含む部品実装
パッドのめっき厚を、パーマネントレジスト２ａ，２ｂ
厚と同等以上にする構造を有している。また部品実装パ
ッドの導体厚がパーマネントレジスト２ａ，２ｂ厚より
も厚く、且つフリップチップ実装パッド４上にはんだ又
は金属からなる皮膜５を形成することにより、フリップ
チップ実装におけるバンプとしての機能を付与すること
もできる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線板に
関し、特に狭ピッチのフリップチップ実装に用いられる
高密度配線基板に関するものである。
関し、特に狭ピッチのフリップチップ実装に用いられる
高密度配線基板に関するものである。
【０００２】
【従来の技術】従来のフリップチップ実装構造を図５に
示す。プリント配線板に形成されたフリップチップ実装
パッド４にあらかじめはんだ６を供給し、半導体チップ
７をバンプ９を介してフェースダウンで搭載した後、半
導体チップ７の保護のために封止樹脂１０を浸透させ硬
化する。
示す。プリント配線板に形成されたフリップチップ実装
パッド４にあらかじめはんだ６を供給し、半導体チップ
７をバンプ９を介してフェースダウンで搭載した後、半
導体チップ７の保護のために封止樹脂１０を浸透させ硬
化する。
【０００３】プリント配線板の製造には、銅張積層板で
ある基材１上にエッチングにより配線パターン３を形成
し、その上からソルダーレジスト１２を印刷した後、フ
リップチップ実装パッド４部を開口させて製造するサブ
トラクティブ工法や、基材１上にパーマネントレジスト
２を形成後、メッキにより配線パターン３を析出させ、
その後同様な方法によりソルダーレジスト１２を形成す
るアディティブ工法を用いる。
ある基材１上にエッチングにより配線パターン３を形成
し、その上からソルダーレジスト１２を印刷した後、フ
リップチップ実装パッド４部を開口させて製造するサブ
トラクティブ工法や、基材１上にパーマネントレジスト
２を形成後、メッキにより配線パターン３を析出させ、
その後同様な方法によりソルダーレジスト１２を形成す
るアディティブ工法を用いる。
【０００４】半導体チップ７上に形成された電極の狭ピ
ッチ化に伴い、プリント配線板の配線密度もより高いも
のとなるが、サブトラクティブ工法では微細配線に限界
があり、これらに対応するためにアディティブ工法によ
るプリント基板が有望視されている。
ッチ化に伴い、プリント配線板の配線密度もより高いも
のとなるが、サブトラクティブ工法では微細配線に限界
があり、これらに対応するためにアディティブ工法によ
るプリント基板が有望視されている。
【０００５】アディティブ工法の場合、パターン精度は
パーマネントレジスト２の形成精度のみで制御できるた
め、高密度配線が可能となる。しかしソルダーレジスト
１２は配線パターン３の保護およびソルダーダムとして
の機能を目的として配線パターン３上に形成されるた
め、その厚みの分だけ半導体チップ７の下面とソルダー
レジスト１２表面との間隙が狭くなる。そのため封止樹
脂１０の浸透性が悪くなったり、又は封止樹脂１０中に
含まれるフィラーにより、半導体チップ７の回路面に損
傷を与える等の問題が発生する。これを回避するため特
開平４−３６０５９７号公報（図６）に示されるプリン
ト基板のように、チップ部品１３の下面におけるソルダ
ーレジスト１２の厚みを部分的に部品実装パッド１４よ
りも薄くする構造が、発明されている。
パーマネントレジスト２の形成精度のみで制御できるた
め、高密度配線が可能となる。しかしソルダーレジスト
１２は配線パターン３の保護およびソルダーダムとして
の機能を目的として配線パターン３上に形成されるた
め、その厚みの分だけ半導体チップ７の下面とソルダー
レジスト１２表面との間隙が狭くなる。そのため封止樹
脂１０の浸透性が悪くなったり、又は封止樹脂１０中に
含まれるフィラーにより、半導体チップ７の回路面に損
傷を与える等の問題が発生する。これを回避するため特
開平４−３６０５９７号公報（図６）に示されるプリン
ト基板のように、チップ部品１３の下面におけるソルダ
ーレジスト１２の厚みを部分的に部品実装パッド１４よ
りも薄くする構造が、発明されている。
【０００６】なお、基材１上の部品実装パッド１４間に
は、ソルダーレジスト１２とともに、はんだ流れによる
ショート防止やチップ部品１３の位置表示のためにシン
ボルプリント１５が塗布されている。
は、ソルダーレジスト１２とともに、はんだ流れによる
ショート防止やチップ部品１３の位置表示のためにシン
ボルプリント１５が塗布されている。
【０００７】
【発明が解決しようとする課題】従来の技術の第１の問
題点は、ますます高密度化が進み実装パッドピッチが狭
くなるにつれ、上述した半導体チップとソルダーレジス
ト間の間隙が狭まることである。
題点は、ますます高密度化が進み実装パッドピッチが狭
くなるにつれ、上述した半導体チップとソルダーレジス
ト間の間隙が狭まることである。
【０００８】その理由は、狭ピッチ化に伴い半導体チッ
プ上の電極寸法が小さくなるため、電極上に形成するバ
ンプ寸法も縮小するためである。
プ上の電極寸法が小さくなるため、電極上に形成するバ
ンプ寸法も縮小するためである。
【０００９】従来の技術の第２の問題点は、ソルダーレ
ジストの厚み制御が困難なことである。
ジストの厚み制御が困難なことである。
【００１０】その理由は、回路保護の信頼性を確保する
ために、配線パターン上に厚めに形成するからである。
ために、配線パターン上に厚めに形成するからである。
【００１１】本発明の課題は、半導体チップとソルダー
レジストとの間隙寸法を十分に確保することにより、狭
ピッチフリップチップ実装においても封止樹脂の浸透性
を良好にし、半導体の回路面への損傷なく高い信頼性を
有したフリップチップ実装を実現するためのプリント配
線板を提供することである。
レジストとの間隙寸法を十分に確保することにより、狭
ピッチフリップチップ実装においても封止樹脂の浸透性
を良好にし、半導体の回路面への損傷なく高い信頼性を
有したフリップチップ実装を実現するためのプリント配
線板を提供することである。
【００１２】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
決するため、次の手段を採用する。
【００１３】（１）絶縁層上の配線パターン部に実装用
パッドを設けているプリント配線板において、前記パタ
ーン部がアディティブ法により形成され、且つ前記実装
用パッドの導体厚が前記配線パターンの導体厚よりも厚
く形成されたプリント配線板。
パッドを設けているプリント配線板において、前記パタ
ーン部がアディティブ法により形成され、且つ前記実装
用パッドの導体厚が前記配線パターンの導体厚よりも厚
く形成されたプリント配線板。
【００１４】（２）前記実装用パッドのめっき厚が、パ
ーマネントレジスト厚と同等以上に形成されている前記
（１）記載のプリント配線板。
ーマネントレジスト厚と同等以上に形成されている前記
（１）記載のプリント配線板。
【００１５】（３）前記実装用パッドのめっき厚が、パ
ーマネントレジスト厚より厚く形成され、且つ前記実装
用パッドがはんだ又は金属により皮膜されている前記
（１）記載のプリント配線板。
ーマネントレジスト厚より厚く形成され、且つ前記実装
用パッドがはんだ又は金属により皮膜されている前記
（１）記載のプリント配線板。
【００１６】（４）フリップチップを実装された前記
（１）、（２）又は（３）記載のプリント配線板。
（１）、（２）又は（３）記載のプリント配線板。
【００１７】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図１を参照して説明する。
いて、図１を参照して説明する。
【００１８】図１（ａ）〜（ｃ）は、本発明の３つの実
施の形態である、プリント配線板の構造を示した断面図
である。
施の形態である、プリント配線板の構造を示した断面図
である。
【００１９】（ａ）は、本発明の第１実施の形態を示し
た断面図である。
た断面図である。
【００２０】一般的にプリント配線板に用いられる基材
１上に、フォトリソグラフィ技術によりめっきレジスト
となるパーマネントレジスト２ａを形成し、無電解めっ
きにより配線パターン３を形成する。その後少なくとも
フリップチップ実装パッド４部を含む部品実装パッド部
を開口し、且つ配線パターン３を完全に覆うようにパー
マネントレジスト２ｂを形成し、その後無電解めっきを
施す。これによりフリップチップ実装パッド４の導体厚
とパーマネントレジスト２ｂは、ほぼ同じ厚みとなる。
１上に、フォトリソグラフィ技術によりめっきレジスト
となるパーマネントレジスト２ａを形成し、無電解めっ
きにより配線パターン３を形成する。その後少なくとも
フリップチップ実装パッド４部を含む部品実装パッド部
を開口し、且つ配線パターン３を完全に覆うようにパー
マネントレジスト２ｂを形成し、その後無電解めっきを
施す。これによりフリップチップ実装パッド４の導体厚
とパーマネントレジスト２ｂは、ほぼ同じ厚みとなる。
【００２１】（ｂ）は、本発明の第２実施の形態を示す
断面図である。本実施形態は、前述（ａ）の構造と比較
し、フリップチップ実装パッド４の導体厚をパーマネン
トレジスト２ｂ厚よりも厚く形成したものである。
（ａ）と同様に基材１上にパーマネントレジスト２ａを
形成し、無電解めっきにより配線パターン３を形成した
後、さらにパーマネントレジスト２ｂを形成する。その
後パーマネントレジスト２ｂを上回る厚さに無電解めっ
きを施す。
断面図である。本実施形態は、前述（ａ）の構造と比較
し、フリップチップ実装パッド４の導体厚をパーマネン
トレジスト２ｂ厚よりも厚く形成したものである。
（ａ）と同様に基材１上にパーマネントレジスト２ａを
形成し、無電解めっきにより配線パターン３を形成した
後、さらにパーマネントレジスト２ｂを形成する。その
後パーマネントレジスト２ｂを上回る厚さに無電解めっ
きを施す。
【００２２】（ｃ）は、本発明の第３実施の形態を示し
た断面図である。本実施形態は、前述（ｂ）により形成
されたフリップチップ実装パッド４上に、フリップチッ
プ実装におけるバンプとしての機能を付与するために、
はんだ又は金属による皮膜５を形成した構造を示す。
た断面図である。本実施形態は、前述（ｂ）により形成
されたフリップチップ実装パッド４上に、フリップチッ
プ実装におけるバンプとしての機能を付与するために、
はんだ又は金属による皮膜５を形成した構造を示す。
【００２３】
【実施例】次に本発明の第１実施の形態の実施例につい
て図２を参照して説明する。
て図２を参照して説明する。
【００２４】半導体チップ７上に設けられたパッドのピ
ッチが８０〜１００μｍのＡｌ電極８上に、ボールバン
プ技術でバンプ９を形成する。この場合、バンプ９の高
さは、３５〜４５μｍ程度になる。
ッチが８０〜１００μｍのＡｌ電極８上に、ボールバン
プ技術でバンプ９を形成する。この場合、バンプ９の高
さは、３５〜４５μｍ程度になる。
【００２５】また、基材１としてガラス布基材エポキシ
樹脂板の上にフォトリソグラフィ技術によりパーマネン
トレジスト２ａを形成し、露光、現像を施した後に無電
解銅めっき処理により配線パターン３を形成する。その
後フリップチップ実装パッド４を除く配線パターン３部
分の全てに再度パーマネントレジスト２ｂを形成し、再
び無電解銅めっき処理を施す。無電解銅めっき厚は、め
っき厚公差を考慮し、通常パーマネントレジストよりも
約５μｍ程度低くなるよう設計するが、めっき厚精度と
して±３μｍ程度のばらつきが発生する。その後プリン
ト配線板上のフリップチップ実装パッド４に所定量のは
んだ６をめっき処理で供給する。
樹脂板の上にフォトリソグラフィ技術によりパーマネン
トレジスト２ａを形成し、露光、現像を施した後に無電
解銅めっき処理により配線パターン３を形成する。その
後フリップチップ実装パッド４を除く配線パターン３部
分の全てに再度パーマネントレジスト２ｂを形成し、再
び無電解銅めっき処理を施す。無電解銅めっき厚は、め
っき厚公差を考慮し、通常パーマネントレジストよりも
約５μｍ程度低くなるよう設計するが、めっき厚精度と
して±３μｍ程度のばらつきが発生する。その後プリン
ト配線板上のフリップチップ実装パッド４に所定量のは
んだ６をめっき処理で供給する。
【００２６】次に前述した半導体チップ７をフェースダ
ウンでプリント配線板上のフリップチップ実装パッド４
と位置合わせをし、所定の加熱および加圧を施し接合を
行う。
ウンでプリント配線板上のフリップチップ実装パッド４
と位置合わせをし、所定の加熱および加圧を施し接合を
行う。
【００２７】その後、フィラー入り封止樹脂１０を半導
体チップ７とプリント配線板の間隙部に浸透させ硬化す
る。このとき、半導体チップ７とプリント配線板の間隙
が１５μｍ以下になると、封止樹脂１０の充填性が著し
く悪くなり、半導体チップ７の中央部にボイドが発生し
たり、また封止樹脂１０の充填時間が長くなる。またフ
ィラーによる半導体チップ７上の回路を損傷したりもす
る。しかし、本実施例によれば、前記ギャップ寸法は前
記バンプ９の高さにのみ支配され、その寸法はおおよそ
２７〜４３μｍとなる。
体チップ７とプリント配線板の間隙部に浸透させ硬化す
る。このとき、半導体チップ７とプリント配線板の間隙
が１５μｍ以下になると、封止樹脂１０の充填性が著し
く悪くなり、半導体チップ７の中央部にボイドが発生し
たり、また封止樹脂１０の充填時間が長くなる。またフ
ィラーによる半導体チップ７上の回路を損傷したりもす
る。しかし、本実施例によれば、前記ギャップ寸法は前
記バンプ９の高さにのみ支配され、その寸法はおおよそ
２７〜４３μｍとなる。
【００２８】次に第２実施の形態の実施例について、図
３を参照して説明する。
３を参照して説明する。
【００２９】第１実施の形態の実施例と同様な方法によ
り、基材１に配線パターン３を形成するためパーマネン
トレジスト２ａを形成した後、無電解銅めっき処理をす
る。その後フリップチップ実装パッド４を除く配線パタ
ーン３部分全てに再度パーマネントレジスト２ｂを形成
し、再び無電解銅めっき処理を施し、フリップチップ実
装パッド４を形成する。さらにフリップチップ実装パッ
ド４をパーマネントレジスト２ｂから突出させるため、
めっきレジストを約１０μｍの厚さで形成し、無電解銅
めっき処理をする。その後前述しためっきレジストを除
去した後、フリップチップ実装パッド４に所定量のはん
だ６をめっき処理で供給する。
り、基材１に配線パターン３を形成するためパーマネン
トレジスト２ａを形成した後、無電解銅めっき処理をす
る。その後フリップチップ実装パッド４を除く配線パタ
ーン３部分全てに再度パーマネントレジスト２ｂを形成
し、再び無電解銅めっき処理を施し、フリップチップ実
装パッド４を形成する。さらにフリップチップ実装パッ
ド４をパーマネントレジスト２ｂから突出させるため、
めっきレジストを約１０μｍの厚さで形成し、無電解銅
めっき処理をする。その後前述しためっきレジストを除
去した後、フリップチップ実装パッド４に所定量のはん
だ６をめっき処理で供給する。
【００３０】その後第１実施の形態の実施例と同様な方
法により、バンプ９付き半導体チップ７をフェースダウ
ンでフリップチップ実装パッド４に接合した後、封止樹
脂１０を半導体チップ７とプリント配線板の間隙部に浸
透させ硬化する。
法により、バンプ９付き半導体チップ７をフェースダウ
ンでフリップチップ実装パッド４に接合した後、封止樹
脂１０を半導体チップ７とプリント配線板の間隙部に浸
透させ硬化する。
【００３１】この構造の場合、第１実施の形態の実施例
と比較し、半導体チップ７とプリント配線板との間隙寸
法が３７〜４３μｍとなり、さらに拡大させることがで
きる。
と比較し、半導体チップ７とプリント配線板との間隙寸
法が３７〜４３μｍとなり、さらに拡大させることがで
きる。
【００３２】次に第３実施の形態の実施例について、図
４を参照して説明する。
４を参照して説明する。
【００３３】第２実施の形態の実施例と同様な方法にて
フリップチップ実装パッド４がパーマネントレジスト２
ｂから突出した構造を形成する。ただし、ここではフリ
ップチップ実装パッド４は、フリップチップ実装時に半
導体チップ７上のＡｌ電極８とのコンタクト性を重視す
るため、２０〜３０μｍ角のパッド寸法にする。無電解
銅めっきによりフリップチップ実装パッド４を形成した
後、無電解金めっき処理を厚さ約５μｍ施し、フリップ
チップ実装パッド４上に金めっき皮膜１１を形成する。
フリップチップ実装パッド４がパーマネントレジスト２
ｂから突出した構造を形成する。ただし、ここではフリ
ップチップ実装パッド４は、フリップチップ実装時に半
導体チップ７上のＡｌ電極８とのコンタクト性を重視す
るため、２０〜３０μｍ角のパッド寸法にする。無電解
銅めっきによりフリップチップ実装パッド４を形成した
後、無電解金めっき処理を厚さ約５μｍ施し、フリップ
チップ実装パッド４上に金めっき皮膜１１を形成する。
【００３４】その後バンプを形成していない半導体チッ
プ７をフェースダウンで位置合わせし、所定の圧力およ
び加熱により半導体チップ７上のＡｌ電極８と、金めっ
き皮膜１１を形成したフリップチップ実装パッド４とを
接合する。
プ７をフェースダウンで位置合わせし、所定の圧力およ
び加熱により半導体チップ７上のＡｌ電極８と、金めっ
き皮膜１１を形成したフリップチップ実装パッド４とを
接合する。
【００３５】
【発明の効果】本発明によれば、アディティブ工法によ
り配線パターンを形成した高密度フリップチップ実装に
おいて、フリップチップ実装パッドの厚みを配線パター
ンの厚みより厚くし、且つパーマネントレジストと同等
又はそれ以上の厚みにすることにより、プリント配線板
と半導体チップの間隙寸法を十分確保することができ、
封止樹脂の充填性が良好で半導体チップの回路損傷がな
い高い信頼性を有した接合が可能となる。
り配線パターンを形成した高密度フリップチップ実装に
おいて、フリップチップ実装パッドの厚みを配線パター
ンの厚みより厚くし、且つパーマネントレジストと同等
又はそれ以上の厚みにすることにより、プリント配線板
と半導体チップの間隙寸法を十分確保することができ、
封止樹脂の充填性が良好で半導体チップの回路損傷がな
い高い信頼性を有した接合が可能となる。
【図１】本発明の３つの実施の形態である、プリント配
線板の断面図であり、（ａ）は第１実施の形態、（ｂ）
は第２実施の形態、（ｃ）は第３実施の形態を、それぞ
れ示す。
線板の断面図であり、（ａ）は第１実施の形態、（ｂ）
は第２実施の形態、（ｃ）は第３実施の形態を、それぞ
れ示す。
【図２】本発明の第１実施の形態の実施例を示し、
（ａ）は半導体チップの平面図、（ｂ）はプリント配線
板の断面図、（ｃ）はフリップチップ実装構造の断面図
である。
（ａ）は半導体チップの平面図、（ｂ）はプリント配線
板の断面図、（ｃ）はフリップチップ実装構造の断面図
である。
【図３】本発明の第２実施の形態の実施例を示すフリッ
プチップ実装構造の断面図である。
プチップ実装構造の断面図である。
【図４】本発明の第３実施の形態の実施例を示すフリッ
プチップ実装構造の断面図である。
プチップ実装構造の断面図である。
【図５】従来のフリップチップ実装構造の断面図であ
る。
る。
【図６】従来のプリント配線板の断面図である。
１ 基材 ２，２ａ，２ｂ パーマネントレジスト ３ 配線パターン ４ フリップチップ実装パッド ５ 皮膜 ６ はんだ ７ 半導体チップ ８ Ａｌ電極 ９ バンプ １０ 封止樹脂 １１ 金めっき皮膜 １２ ソルダーレジスト １３ チップ部品 １４ 部品実装パッド １５ シンボルプリント
Claims (4)
- 【請求項１】 絶縁層上の配線パターン部に実装用パッ
ドを設けているプリント配線板において、前記パターン
部がアディティブ法により形成され、且つ前記実装用パ
ッドの導体厚が前記配線パターンの導体厚よりも厚く形
成されたプリント配線板。 - 【請求項２】 前記実装用パッドのめっき厚が、パーマ
ネントレジスト厚と同等以上に形成されている請求項１
記載のプリント配線板。 - 【請求項３】 前記実装用パッドのめっき厚が、パーマ
ネントレジスト厚より厚く形成され、且つ前記実装用パ
ッドがはんだ又は金属により皮膜されている請求項１記
載のプリント配線板。 - 【請求項４】 フリップチップを実装された請求項１、
２又は３記載のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322421A JPH10163599A (ja) | 1996-12-03 | 1996-12-03 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322421A JPH10163599A (ja) | 1996-12-03 | 1996-12-03 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163599A true JPH10163599A (ja) | 1998-06-19 |
Family
ID=18143483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8322421A Pending JPH10163599A (ja) | 1996-12-03 | 1996-12-03 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163599A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260792A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | 半導体装置 |
| JP2011134818A (ja) * | 2009-12-24 | 2011-07-07 | Shinko Electric Ind Co Ltd | 半導体素子内蔵基板 |
-
1996
- 1996-12-03 JP JP8322421A patent/JPH10163599A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260792A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | 半導体装置 |
| JP2011134818A (ja) * | 2009-12-24 | 2011-07-07 | Shinko Electric Ind Co Ltd | 半導体素子内蔵基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368895B1 (en) | Method of producing an electronic circuit device | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| JP2842378B2 (ja) | 電子回路基板の高密度実装構造 | |
| KR101469698B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2000077471A (ja) | フリップチップ実装基板及びフリップチップ実装構造 | |
| JP3383811B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP3725300B2 (ja) | Ａｃｆ接合構造 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP2004128056A (ja) | 半導体装置及びその製造方法 | |
| JPH10163599A (ja) | プリント配線板 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| WO2003100850A1 (en) | Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them | |
| JP3246826B2 (ja) | 半導体パッケージ | |
| JP3897250B2 (ja) | 半導体パッケージ用基板とその製造方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| US11917756B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP4037521B2 (ja) | 半導体パッケージの製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JPH11191673A (ja) | はんだプリコート方法 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| JP2000243871A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990623 |