JPH10163763A - Ｂ級出力増幅回路 - Google Patents
Ｂ級出力増幅回路Info
- Publication number
- JPH10163763A JPH10163763A JP33473696A JP33473696A JPH10163763A JP H10163763 A JPH10163763 A JP H10163763A JP 33473696 A JP33473696 A JP 33473696A JP 33473696 A JP33473696 A JP 33473696A JP H10163763 A JPH10163763 A JP H10163763A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- emitter
- class
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
［目的］ 低電圧で動作することができ、歪み特性も良
好で、動作効率もよく、しかも負荷抵抗の変化による出
力レベルの変動の少ないＢ級出力増幅回路を提供するこ
と。 ［構成］ 電源と接地電位間にＮＰＮ型の第１のトラン
ジスタＱ１のコレクタ・エミッタとＰＮＰ型の第２のト
ランジスタＱ２のエミッタ・コレクタとを直列に接続し
たＢ級出力回路において、第１のトランジスタのベース
と第２のトランジスタのベースとの間にコンデンサＣを
介挿して、第１のトランジスタの導通時の最大出力電圧
を押し上げ、第２のトランジスタの導通時の最小出力電
圧を押し下げる。
好で、動作効率もよく、しかも負荷抵抗の変化による出
力レベルの変動の少ないＢ級出力増幅回路を提供するこ
と。 ［構成］ 電源と接地電位間にＮＰＮ型の第１のトラン
ジスタＱ１のコレクタ・エミッタとＰＮＰ型の第２のト
ランジスタＱ２のエミッタ・コレクタとを直列に接続し
たＢ級出力回路において、第１のトランジスタのベース
と第２のトランジスタのベースとの間にコンデンサＣを
介挿して、第１のトランジスタの導通時の最大出力電圧
を押し上げ、第２のトランジスタの導通時の最小出力電
圧を押し下げる。
Description
【０００１】
【発明の属する技術分野】本発明は、低電圧の電源で動
作し、歪み特性も良好で動作効率に優れ、かつ負荷抵抗
の変化による出力レベルの変動の少ないＢ級出力増幅回
路に関する。
作し、歪み特性も良好で動作効率に優れ、かつ負荷抵抗
の変化による出力レベルの変動の少ないＢ級出力増幅回
路に関する。
【０００２】
【従来の技術】従来、たとえば水晶発振回路では図４に
示すような回路構成のものが用いられている。この発振
回路では水晶振動子１を周波数源とするコルピッツ発振
回路２の発振出力を、ベース接地のバッファ回路３を介
して出力するようにしている。そして、ベース接地回路
の優れたアイソレート効果を利用して、負荷の状態の影
響を発振段が受けないようにしている。
示すような回路構成のものが用いられている。この発振
回路では水晶振動子１を周波数源とするコルピッツ発振
回路２の発振出力を、ベース接地のバッファ回路３を介
して出力するようにしている。そして、ベース接地回路
の優れたアイソレート効果を利用して、負荷の状態の影
響を発振段が受けないようにしている。
【０００３】しかしながら、このような回路構成では、
発振回路２のコレクタから取り出した比較的歪みの多い
信号を直線性の良好なベース接地のバッファ回路３に入
力するようにしている。このため出力信号に歪みが多
く、それによって高調波成分が多くなり、しかも負荷が
重くなると出力振幅が小さくなる問題があった。
発振回路２のコレクタから取り出した比較的歪みの多い
信号を直線性の良好なベース接地のバッファ回路３に入
力するようにしている。このため出力信号に歪みが多
く、それによって高調波成分が多くなり、しかも負荷が
重くなると出力振幅が小さくなる問題があった。
【０００４】さらに、このような回路構成では、電源と
接地電位との間に２個のＮＰＮ型トランジスタのコレク
タ・エミッタを、それぞれ抵抗を介して直列に介挿する
ようにしている。したがって、このようなものでは、た
とえば最低の動作電圧を２．６Ｖとするような低電圧で
動作する携帯型の電子機器における使用には適さない。
接地電位との間に２個のＮＰＮ型トランジスタのコレク
タ・エミッタを、それぞれ抵抗を介して直列に介挿する
ようにしている。したがって、このようなものでは、た
とえば最低の動作電圧を２．６Ｖとするような低電圧で
動作する携帯型の電子機器における使用には適さない。
【０００５】一般に、低消費電力で効率のよい出力回路
としてＢ級出力回路が知られている。 このＢ級出力回
路では、たとえばＰＮＰ型とＮＰＮ型のトランジスタの
コレクタ・エミッタ及びエミッタ・コレクタを直列に電
源と接地電位の間に接続して交流信号の半周期毎に片方
のトランジスタを交互に動作させるようにしている。
としてＢ級出力回路が知られている。 このＢ級出力回
路では、たとえばＰＮＰ型とＮＰＮ型のトランジスタの
コレクタ・エミッタ及びエミッタ・コレクタを直列に電
源と接地電位の間に接続して交流信号の半周期毎に片方
のトランジスタを交互に動作させるようにしている。
【０００６】したがって無信号時には、いずれのトラン
ジスタもオフになってコレクタ電流の流れない構成とす
ることができ、無駄な電力を消費しないために電力の利
用効率がよく高効率で動作させることができる。しかし
ながらＢ級出力回路では、トランジスタのベース・エミ
ッタ間電圧に起因して入力信号の振幅の小さな部分では
トランジスタがオンしないために、いわゆるクロスオー
バー歪みを発生する問題がある。
ジスタもオフになってコレクタ電流の流れない構成とす
ることができ、無駄な電力を消費しないために電力の利
用効率がよく高効率で動作させることができる。しかし
ながらＢ級出力回路では、トランジスタのベース・エミ
ッタ間電圧に起因して入力信号の振幅の小さな部分では
トランジスタがオンしないために、いわゆるクロスオー
バー歪みを発生する問題がある。
【０００７】またＢ級出力回路は、低電圧で動作させた
場合には出力信号の正負ピーク値がクリップされて歪み
を発生するとともに出力振幅が小さくなる問題があっ
た。前者のクロスオーバー歪みについては、回路的な手
法によって歪みを発生しないようにしたものが従来から
知られている。
場合には出力信号の正負ピーク値がクリップされて歪み
を発生するとともに出力振幅が小さくなる問題があっ
た。前者のクロスオーバー歪みについては、回路的な手
法によって歪みを発生しないようにしたものが従来から
知られている。
【０００８】しかしながら、後者の出力信号の正負ピー
ク値がクリップされる問題については、適当な解決策は
知られていない。この理由は、低電圧動作の回路を用い
ることによって、たとえば電池容量の限られた携帯電話
の利用時間を長くすることは極最近になって必要とされ
たためである。
ク値がクリップされる問題については、適当な解決策は
知られていない。この理由は、低電圧動作の回路を用い
ることによって、たとえば電池容量の限られた携帯電話
の利用時間を長くすることは極最近になって必要とされ
たためである。
【０００９】このように低電圧動作のＢ級出力回路で、
出力信号の正負ピーク値がクリップされた場合、出力信
号は本質的に電源電圧を越えることはできないので小さ
な振幅しか得られず、さらにピーク値がクリップされる
ことによって出力信号の振幅は、ますます小さくなって
しまう問題があった。
出力信号の正負ピーク値がクリップされた場合、出力信
号は本質的に電源電圧を越えることはできないので小さ
な振幅しか得られず、さらにピーク値がクリップされる
ことによって出力信号の振幅は、ますます小さくなって
しまう問題があった。
【００１０】
【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたもので、低電圧で動作することができ、
歪み特性も良好で、動作効率もよく、しかも負荷抵抗の
変化による出力レベルの変動の少ないＢ級出力増幅回路
を提供することを目的とするものである。
鑑みてなされたもので、低電圧で動作することができ、
歪み特性も良好で、動作効率もよく、しかも負荷抵抗の
変化による出力レベルの変動の少ないＢ級出力増幅回路
を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】本発明は、電源と接地電
位間にＮＰＮ型の第１のトランジスタのコレクタ・エミ
ッタとＰＮＰ型の第２のトランジスタのエミッタ・コレ
クタとを直列に接続したＢ級出力回路において、第１の
トランジスタのベースと第２のトランジスタのベースと
の間にコンデンサを介挿して、第１のトランジスタの導
通時の最大出力電圧を押し上げ、第２のトランジスタの
導通時の最小出力電圧を押し下げることを特徴とするも
のである。
位間にＮＰＮ型の第１のトランジスタのコレクタ・エミ
ッタとＰＮＰ型の第２のトランジスタのエミッタ・コレ
クタとを直列に接続したＢ級出力回路において、第１の
トランジスタのベースと第２のトランジスタのベースと
の間にコンデンサを介挿して、第１のトランジスタの導
通時の最大出力電圧を押し上げ、第２のトランジスタの
導通時の最小出力電圧を押し下げることを特徴とするも
のである。
【００１２】
【発明の実施の形態】以下、図２に示す回路図を参照し
て、本発明の実施の形態を説明する。Ｑ１はＮＰＮ型の
第１のトランジスタ、Ｑ２はＰＮＰ型の第２のトランジ
スタである。第１のトランジスタＱ１のコレクタを電源
Ｖｃｃに接続し、第２のトランジスタＱ２のコレクタを
接地し、エミッタを共通に出力端子Ｏｕｔに接続してい
る。
て、本発明の実施の形態を説明する。Ｑ１はＮＰＮ型の
第１のトランジスタ、Ｑ２はＰＮＰ型の第２のトランジ
スタである。第１のトランジスタＱ１のコレクタを電源
Ｖｃｃに接続し、第２のトランジスタＱ２のコレクタを
接地し、エミッタを共通に出力端子Ｏｕｔに接続してい
る。
【００１３】そして第１、第２のトランジスタＱ１、Ｑ
２によっていわゆる相補型のＢ級出力回路を形成してい
る。そして第１、第２のトランジスタＱ１、Ｑ２のベー
ス間にコンデンサＣを介挿している。
２によっていわゆる相補型のＢ級出力回路を形成してい
る。そして第１、第２のトランジスタＱ１、Ｑ２のベー
ス間にコンデンサＣを介挿している。
【００１４】そしてＱ３はＰＮＰ型の第３のトランジス
タで、負荷抵抗Ｒ１を介してエミッタを電源Ｖｃｃに接
続し、コレクタを接地している。またＱ４はＮＰＮ型の
第４のトランジスタでコレクタを電源Ｖｃｃに接続し、
エミッタを負荷抵抗Ｒ２を介して接地している
タで、負荷抵抗Ｒ１を介してエミッタを電源Ｖｃｃに接
続し、コレクタを接地している。またＱ４はＮＰＮ型の
第４のトランジスタでコレクタを電源Ｖｃｃに接続し、
エミッタを負荷抵抗Ｒ２を介して接地している
【００１５】そして第３、第４の各トランジスタＱ３、
Ｑ４のベースに入力端子Ｉｎに信号を与え、第３のトラ
ンジスタＱ３のエミッタを第１のトランジスタＱ１のベ
ースに接続し、第４のトランジスタＱ４のエミッタを第
２のトランジスタＱ２のベースに接続して、それぞれ出
力段のトランジスタＱ１、Ｑ２をドライブするようにし
ている。なお、電源Ｖｃｃはたとえば２．６Ｖで動作す
るようにしている。
Ｑ４のベースに入力端子Ｉｎに信号を与え、第３のトラ
ンジスタＱ３のエミッタを第１のトランジスタＱ１のベ
ースに接続し、第４のトランジスタＱ４のエミッタを第
２のトランジスタＱ２のベースに接続して、それぞれ出
力段のトランジスタＱ１、Ｑ２をドライブするようにし
ている。なお、電源Ｖｃｃはたとえば２．６Ｖで動作す
るようにしている。
【００１６】このような構成であれば、第３、第４のト
ランジスタＱ３、Ｑ４によって出力段の第１、第２の各
トランジスタＱ１、Ｑ２のベース・エミッタ電圧Ｖｂｅ
を吸収することができクロスオーバー歪の発生を防止す
ることができる。そして第３、第４のトランジスタＱ
３、Ｑ４のベースに与えられた入力信号はそれぞれ出力
段の第１、第２のトランジスタＱ１、Ｑ２を駆動する。
ランジスタＱ３、Ｑ４によって出力段の第１、第２の各
トランジスタＱ１、Ｑ２のベース・エミッタ電圧Ｖｂｅ
を吸収することができクロスオーバー歪の発生を防止す
ることができる。そして第３、第４のトランジスタＱ
３、Ｑ４のベースに与えられた入力信号はそれぞれ出力
段の第１、第２のトランジスタＱ１、Ｑ２を駆動する。
【００１７】ここで図２にＩｎで示すような正弦波信号
が入力された場合、トランジスタＱ１、Ｑ２のベース電
圧Ｖｂ１、Ｖｂ２は、それぞれ図２にＶｂ１、Ｖｂ２で
示すように変化する。
が入力された場合、トランジスタＱ１、Ｑ２のベース電
圧Ｖｂ１、Ｖｂ２は、それぞれ図２にＶｂ１、Ｖｂ２で
示すように変化する。
【００１８】すなわち、トランジスタＱ１の正のピーク
値はコンデンサＣの充電電荷によって押し上げられ、同
様にトランジスタＱ２の負のピーク値はコンデンサＣの
充電電荷によって押し下げられる。
値はコンデンサＣの充電電荷によって押し上げられ、同
様にトランジスタＱ２の負のピーク値はコンデンサＣの
充電電荷によって押し下げられる。
【００１９】なお図２で破線は、たとえば電源電圧が低
く、かつコンデンサＣのない場合に正負ピーク値が歪む
様子を示すものである。したがって、出力端子Ｏｕｔの
出力信号は図３に実線で示すように歪みのない信号を得
ることができる。なお図３で破線は、ベース電圧Ｖｂ
１、Ｖｂ２が図２に破線で示すように歪んだ場合の出力
信号の歪みを示すものである。
く、かつコンデンサＣのない場合に正負ピーク値が歪む
様子を示すものである。したがって、出力端子Ｏｕｔの
出力信号は図３に実線で示すように歪みのない信号を得
ることができる。なお図３で破線は、ベース電圧Ｖｂ
１、Ｖｂ２が図２に破線で示すように歪んだ場合の出力
信号の歪みを示すものである。
【００２０】またＢ級出力回路は、たとえば図４に示す
ようなベース接地回路に比して大きな出力を得ることが
でき、たとえば負荷変動による出力レベルの変動も少な
い利点がある。
ようなベース接地回路に比して大きな出力を得ることが
でき、たとえば負荷変動による出力レベルの変動も少な
い利点がある。
【００２１】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００２２】Ｂ級出力回路としているので動作効率がよ
く、かつ低電圧、たとえば２．６Ｖ程度の電源電圧でも
歪みを生じることなく大きな振幅の出力を得ることがで
きる。したがって負荷変動による出力レベルの変動も少
なく、消費電力も少ない出力回路を提供することができ
る。
く、かつ低電圧、たとえば２．６Ｖ程度の電源電圧でも
歪みを生じることなく大きな振幅の出力を得ることがで
きる。したがって負荷変動による出力レベルの変動も少
なく、消費電力も少ない出力回路を提供することができ
る。
【図１】本発明の一実施例の回路図である。
【図２】図１に示す実施例の出力段のトランジスタのベ
ース電圧の変化を示す波形図である。
ース電圧の変化を示す波形図である。
【図３】図１に示す実施例の出力信号を示す波形図であ
る。
る。
【図４】従来のベース接地のバッファーを持つ発振回路
の回路図である。
の回路図である。
Ｑ１、Ｑ２、Ｑ３、Ｑ４ トランジスタ Ｃ コンデンサ Ｒ１、Ｒ２ 抵抗
Claims (2)
- 【請求項１】電源と接地電位間にＮＰＮ型の第１のトラ
ンジスタのコレクタ・エミッタとＰＮＰ型の第２のトラ
ンジスタのエミッタ・コレクタとを直列に接続したＢ級
出力回路において、 ＮＰＮ型の第１のトランジスタのベースとＰＮＰ型の第
２のトランジスタのベースとの間にコンデンサを介挿
し、このコンデンサに充電された電荷によって、ＮＰＮ
型の第１のトランジスタの導通時の最大出力電圧を押し
上げ、ＰＮＰ型の第２のトランジスタの導通時の最小出
力電圧を押し下げることを特徴とするＢ級出力増幅回
路。 - 【請求項２】請求項１に記載のものにおいて、負荷抵抗
を介してエミッタを電源に接続しコレクタを接地したＰ
ＮＰ型の第３のトランジスタ及びコレクタを電源に接続
しエミッタを負荷抵抗を介して接地したＮＰＮ型の第４
のトランジスタの各ベースに入力信号を与え、第３のト
ランジスタのエミッタを第１のトランジスタのベースに
接続し、第４のトランジスタのエミッタを第２のトラン
ジスタのベースに接続したことを特徴とするＢ級出力増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33473696A JP3310889B2 (ja) | 1996-11-29 | 1996-11-29 | Ｂ級出力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33473696A JP3310889B2 (ja) | 1996-11-29 | 1996-11-29 | Ｂ級出力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163763A true JPH10163763A (ja) | 1998-06-19 |
| JP3310889B2 JP3310889B2 (ja) | 2002-08-05 |
Family
ID=18280651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33473696A Expired - Fee Related JP3310889B2 (ja) | 1996-11-29 | 1996-11-29 | Ｂ級出力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310889B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002525900A (ja) * | 1998-09-17 | 2002-08-13 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 電力増幅器の飽和を防止する方法および装置 |
-
1996
- 1996-11-29 JP JP33473696A patent/JP3310889B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002525900A (ja) * | 1998-09-17 | 2002-08-13 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 電力増幅器の飽和を防止する方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3310889B2 (ja) | 2002-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784743B2 (en) | High frequency amplifier and frequency mixer | |
| JPH09260964A (ja) | 高周波増幅回路 | |
| JPH0132684B2 (ja) | ||
| US4518930A (en) | Negative resistance circuit for VCO | |
| JPH05315862A (ja) | 増幅回路 | |
| JP3276137B2 (ja) | 水晶発振回路 | |
| JP3310889B2 (ja) | Ｂ級出力増幅回路 | |
| JP3310890B2 (ja) | Ｂ級出力増幅回路 | |
| US4706039A (en) | Amplifier arrangement | |
| US5451903A (en) | Low supply voltage output driver | |
| JPS6047503A (ja) | 集積トランジスタ高周波水晶発振回路 | |
| US4468630A (en) | Wide-band amplifier for driving capacitive load | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| US6265908B1 (en) | Low voltage balun circuit | |
| JP3309878B2 (ja) | アンプ | |
| JPH08293785A (ja) | 論理回路 | |
| JPS6210906A (ja) | トランジスタ増幅装置 | |
| JPS6119548Y2 (ja) | ||
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPH06204759A (ja) | プッシュプル回路 | |
| JP3778596B2 (ja) | 同調増幅回路 | |
| JPS5827537Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JPH036023Y2 (ja) | ||
| JP2000106507A (ja) | 電圧増幅器 | |
| JPH08139530A (ja) | バッファアンプ、ビデオ出力アンプ及びディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |