JPH10163867A - クロックジェネレータおよび製造方法 - Google Patents

クロックジェネレータおよび製造方法

Info

Publication number
JPH10163867A
JPH10163867A JP8335128A JP33512896A JPH10163867A JP H10163867 A JPH10163867 A JP H10163867A JP 8335128 A JP8335128 A JP 8335128A JP 33512896 A JP33512896 A JP 33512896A JP H10163867 A JPH10163867 A JP H10163867A
Authority
JP
Japan
Prior art keywords
trimming
programmable counter
signal
clock
switch means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8335128A
Other languages
English (en)
Inventor
Katsunori Yoshinaka
勝則 吉中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP8335128A priority Critical patent/JPH10163867A/ja
Priority to US08/979,880 priority patent/US5877657A/en
Publication of JPH10163867A publication Critical patent/JPH10163867A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 余分の端子の排除によってチップ寸法を小型
化でき、分周比設定の自由度に優れ、低コストのクロッ
クジェネレータを提供する。 【解決手段】 水晶発振器１０から発生した基準クロッ
クを分周して参照信号Ｒを出力する第１プログラマブル
・カウンタ１と、電圧制御型発振器８と、発生した出力
クロックＣＫを分周して帰還信号Ｆを出力する第２プロ
グラマブル・カウンタ２と、帰還信号Ｆと参照信号Ｒを
比較し、位相差信号Ｐを発する位相比較器６と、位相差
信号Ｐに基づき信号の発生および濾波を行う駆動手段７
とを備え、第１プログラマブル・カウンタ１および／ま
たは第２プログラマブル・カウンタ２の分周比をトリミ
ングによって行う第１トリミングスイッチ手段３および
／または第２トリミングスイッチ手段４を具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ発振回路で
クロックを発生させるクロックジェネレータに関するも
のである。
【０００２】
【従来の技術】クロックジェネレータは一般に、図４に
示されるクロックジェネレータＣＧ１０のように、基準
クロックを発生させる水晶発信器（ＸｔａｌＯＳＣ）１
０とその出力として発生した基準クロックをプログラマ
ブル・カウンタ１で分周し、一方、電圧制御で周波数を
変更可能な発振器（ＶＣＯ）８から発生した出力クロッ
クをプログラマブル・カウンタ２で分周し、プログラマ
ブル・カウンタ１および２の出力の位相を比較して位相
の進みと遅れ、または位相が一致しているかを検出する
位相比較器６と、位相比較器６で検知した位相の進みと
遅れ、または位相の一致信号に基づきＶＣＯに与える電
圧を決めさらにフィルタを行うチャージポンプおよびル
ープフィルタからなる駆動回路７を備えて構成されてい
る。
【０００３】動作時に、位相比較器６においてプログラ
マブル・カウンタ２の位相がプログラマブル・カウンタ
１に比べて遅れている場合、遅れ信号をチャージポンプ
およびループフィルタ７に送ると、チャージポンプおよ
びループフィルタ７はＶＣＯ８に与える電圧を上げ、Ｖ
ＣＯ８の出力周波数を早くする。
【０００４】一方、位相比較器６においてプログラマブ
ル・カウンタ２の位相がプログラマブル・カウンタ１に
比べて進んでいる場合、進み信号をチャージポンプおよ
びループフィルタ７に送ると、チャージポンプおよびル
ープフィルタ７はＶＣＯ８に与える電圧を下げ、ＶＣＯ
８の出力周波数を遅くする。
【０００５】さらに、位相比較器６においてプログラマ
ブル・カウンタ２の位相とプログラマブル・カウンタ１
の位相が一致している場合、位相一致信号をチャージポ
ンプおよびループフィルタ７に送ると、チャージポンプ
およびループフィルタ７はＶＣＯ８に与える電圧を固定
し、ＶＣＯ８の出力周波数を固定する。
【０００６】このような構成において、基準クロックの
周波数をＦ０とし、プログラマブルカウンタ１の分周比
をＭとし、プログラマブルカウンタ２の分周比をＮとす
ると、クロック出力には Ｆ１＝Ｆ０×Ｎ／Ｍ によって決定される、Ｆ１の周波数を有するクロックが
出力される。
【０００７】ここで、プログラマブル・カウンタ１およ
び／またはプログラマブル・カウンタ２の分周比Ｍ、Ｎ
は、図４に示されるクロックジェネレータＣＧ１００に
おいては、マスクＲＯＭ１０３、１０４または、ＥＥＰ
ＲＯＭ、ＲＡＭなどのプログラマブルメモリにプログラ
ムを格納しておき、この格納されたプログラムの実行に
より分周比を決定していた。
【０００８】あるいは、図５に示されるクロックジェネ
レータＣＧ１０１のように、外部からマイクロプロセッ
サ１０５などでプログラマブル・カウンタ１および／ま
たはプログラマブル・カウンタ２の制御を行って分周比
を決定していた。
【０００９】
【発明が解決しようとする課題】前記のように、従来の
プログラマブルなクロックジェネレータＩＣでは、発生
するクロックの周波数を決定する手段として、マスクＲ
ＯＭを用いるかＥＥＰＲＯＭまたはＲＡＭを用いるか、
外部からコントロール信号を入力する必要があった。
【００１０】先ず、マスクＲＯＭを用いた構成の場合
は、発生するクロックを変更するにはマスクを用意する
必要があり、イニシャルコストが発生して高コストにな
るという欠点があった。
【００１１】さらに、プログラムする工程がウエハプロ
セス工程の途中であるため、所望のクロックを発生させ
るＩＣを作成するまで時間を要するという問題があっ
た。また、マスクで回路を固定化するため、ループフィ
ルタ等のアナログ回路を、ＩＣの特性を確認して微調整
することができず、自由度に乏しいという問題があっ
た。
【００１２】さらに、ＥＥＰＲＯＭまたはＲＡＭを用い
た構成においては、その記憶素子をプログラムするの
に、信号を外部から入力する必要があった。この場合
は、操作が煩雑で生産性の改善が困難であり、また信号
を入力するための端子をＩＣに設けなくてはならず、チ
ップ寸法を小型化できない等の不都合があった。
【００１３】しかも、外部からコントロール信号を入力
する場合、コントロール信号を入力するための端子をＩ
Ｃに設けなくてはならず、チップ寸法の小型化の支障と
なっていた。また、コントロール信号を出力する外部マ
イクロプロセッサのクロックを、このクロックジェネレ
ータで発生させるという複合機能を実現することが困難
であった。
【００１４】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、余分の端子の排
除によってチップ寸法を小型化でき、分周比設定の自由
度に優れ、低コストのクロックジェネレータを提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】前記課題を解決するため
本発明に係るクロックジェネレータは、基準クロックを
発生させる水晶発振器と、前記水晶発振器から発生した
基準クロックを分周して参照信号を出力する第１プログ
ラマブル・カウンタと、電圧制御で周波数を変更可能な
電圧制御型発振器と、前記電圧制御型発振器から発生し
た出力クロックを分周して帰還信号Ｆを出力する第２プ
ログラマブル・カウンタと、前記第１および第２プログ
ラマブル・カウンタの出力の位相を比較し、検知した位
相差に基づく位相差信号を発する位相比較器と、前記位
相差信号に基づき前記電圧制御型発振器に与える信号の
発生および濾波を行うチャージポンプおよびループフィ
ルタから成る駆動手段とを備えるクロックジェネレータ
において、前記第１プログラマブル・カウンタおよび／
または第２プログラマブル・カウンタの分周比をトリミ
ングによって行う第１トリミングスイッチ手段および／
または第２トリミングスイッチ手段を具備することを特
徴とする。あるいは、前記スイッチ素子をフューズトリ
ミング素子またはレーザトリミング素子で具現したこと
を特徴とする。
【００１６】前記の構成を有する本発明にかかるクロッ
クジェネレータによれば、信号を入力するための余分の
端子を設ける必要がなくなり、チップ寸法が小型化さ
れ、イニシャルコストが発生しないので低コストとな
る。
【００１７】さらに、周波数の設定が容易になされるこ
とで自由度に優れ、トリミング操作が簡単で生産性の改
善がなされ、ＩＣ特性を確認しつつループフィルタ等の
アナログ回路の微調整が容易にでき、よってコストが削
減され、加えて例えば外部マイクロプロセッサのための
クロックを発生させ供給するという複合機能が実現され
る。
【００１８】あるいは、本発明に係るクロックジェネレ
ータの製造方法は、水晶発振器から発生した基準クロッ
クを分周する第１プログラマブル・カウンタと、前記第
１プログラマブル・カウンタの構成を規定する第１トリ
ミングスイッチ手段と、電圧制御で周波数を変更可能な
電圧制御型発振器と、前記電圧制御型発振器から発生し
た出力クロックを分周する第２プログラマブル・カウン
タと、前記第２プログラマブル・カウンタの構成を規定
する第２トリミングスイッチ手段と、前記第１および第
２プログラマブル・カウンタの出力の位相を比較する位
相比較器と、前記位相比較器で検知した信号に基づきＶ
ＣＯに与える電圧を発生させ、さらにフィルタを行うチ
ャージポンプおよびループフィルタをウエーハ上に形成
させるプロセス工程を有するクロックジェネレータの製
造方法であって、クロック周波数を設定するための前記
トリミングスイッチ手段のトリミング処理を前記ウエー
ハのプロセス工程終了後の工程で実施することを特徴と
する。
【００１９】前記のように、本発明に係るクロックジェ
ネレータの製造方法は、ウヱハープロセス工程の後の工
程においてクロック出力の周波数が設定されるものであ
るから、開発工程が短縮され、また調整の自由度が改善
される。
【００２０】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。図１は、本発明に係るクロックジェネレータの
一実施形態のブロック構成図である。同図に示されるよ
うに、本発明に係るクロックジェネレータ１は、基準ク
ロックを発生させる水晶発振器１０と、この水晶発振器
１０から発生した基準クロックを分周して参照信号Ｒを
出力する第１プログラマブル・カウンタ１と、電圧制御
で周波数を変更可能な電圧制御型発振器（ＶＣＯ）８
と、この電圧制御型発振器８から発生した出力クロック
ＣＫを分周して帰還信号Ｆを出力する第２プログラマブ
ル・カウンタ２を備える。
【００２１】さらに、第１および第２プログラマブル・
カウンタ１および４から出力される参照信号Ｒと帰還信
号Ｆの位相を比較し、検知した位相差に基づく位相差信
号Ｐを発する位相比較器６と、この位相差信号Ｐに基づ
き電圧制御型発振器８に与える信号の発生および濾波を
行う駆動手段７を備える。駆動手段７は、チャージポン
プおよびループフィルタから成る。
【００２２】さらに、第１プログラマブル・カウンタ１
および／または第２プログラマブル・カウンタ２の分周
比をトリミングによって行う第１トリミングスイッチ手
段３および／または、第２トリミングスイッチ手段４を
具備する。
【００２３】このクロックジェネレータＣＧ１の主たる
動作を説明すると、位相比較器６において、プログラマ
ブル・カウンタ２の位相がプログラマブル・カウンタ１
に比べて遅れている場合、遅れ信号を、チャージポンプ
およびループフィルタで構成されている駆動手段７に送
る。駆動手段７（チャージポンプおよびループフィル
タ）は、ＶＣＯ８に与える電圧を上げ、ＶＣＯ８の出力
周波数を早くする。
【００２４】一方、位相比較器６においてプログラマブ
ル・カウンタ２の位相がプログラマブル・カウンタ１に
比べて進んでいる場合、進み信号を駆動手段７であるチ
ャージポンプおよびループフィルタに送ると、チャージ
ポンプおよびループフィルタはＶＣＯ８に与える電圧を
下げ、ＶＣＯ８の出力周波数を遅くする。
【００２５】さらに、位相比較器６においてプログラマ
ブル・カウンタ２の位相とプログラマブル・カウンタ１
の位相が一致している場合、位相一致信号を駆動手段７
であるチャージポンプおよびループフィルタに送ると、
チャージポンプおよびループフィルタはＶＣＯ８に与え
る電圧を固定し、ＶＣＯ８の出力周波数を固定する。
【００２６】前記のように動作する際に、出力されるべ
きクロック周波数は以下のようにして設定される。基準
クロックの周波数をＦ０とし、プログラマブル・カウン
タ１の分周比をＭとし、プログラマブル・カウンタ２の
分周比をＮとすると、クロック出力には Ｆ１＝Ｆ０×Ｎ／Ｍ により規定される、Ｆ１の周波数をもつクロックが出力
される。
【００２７】そして、本発明に係る構成では、第１トリ
ミングスイッチ手段３および／または第２トリミングス
イッチ手段４で決定される信号により、プログラマブル
・カウンタ１および／またはプログラマブル・カウンタ
２の分周比が固定される。
【００２８】したがって、第１トリミングスイッチ手段
３および／または第２トリミングスイッチ手段４にトリ
ミングを施し、このトリミングによりトリミングスイッ
チ手段の回路を自在に設定することによって、上記の所
望の周波数Ｆ１のクロック信号を、クロック出力として
取り出すことができる。しかも前記トリミングによる回
路設定は、ウエハープロセスが終了してＩＣの形成後の
任意の時点で、初期（工場出荷時）設定により実施でき
る。
【００２９】このようなトリミングスイッチ手段として
は、図２に示されるような、第１フューズトリミング素
子１３あるいは／または第２フューズトリミング素子１
４によって具現できる。フューズトリミング素子はフュ
ーズアレーを内蔵し、必要部分を残し不要部分を焼き切
る操作でトリミングがなされる。
【００３０】あるいは、図２に示されるような、第１レ
ーザトリミング素子２３あるいは／または第２レーザト
リミング素子２４によって具現できる。レーザトリミン
グ素子はスイッチングアレーを内蔵し、必要部分を残し
不要部分をレーザカットする操作でトリミングがなされ
る。
【００３１】前記のように、トリミングスイッチ手段を
ウエハー上に搭載させることにより、トリミングによっ
て容易に所望の回路構築ができ、一旦回路が形成される
と、従来のメモリを使用した構成におけるような、その
後の作動に信号等で制御を加える必要が全くなく、した
がって従来にあった制御系不調による回路形成の故障ト
ラブルが解消される。
【００３２】また、任意のトリミングが可能であるか
ら、回路構築の自由度が改善される。しかも、従来のメ
モリを使用した構成におけるような、制御信号入力のた
めの端子をチップに設ける必要がなくなり、チップの小
型化が可能になる。
【００３３】また、本発明に係るクロックジェネレータ
の製造方法は、前記の各部分をウエーハ上に形成させる
プロセス工程の後に、クロック周波数を設定するためト
リミングスイッチ手段のトリミング処理工程を実施する
ものである。したがって、ウエーハのプロセス工程の完
了後に作業ができ、開発工程を短縮することができる。
【００３４】また、形成されたＩＣの特性を確認しつ
つ、ループフィルタ等のアナログ回路の微調整をするこ
とができ、調整工程の自由度を改善できる。また、トリ
ミング操作が簡単であるから生産性を改善することがで
き、よって低コストで高機能のクロックジェネレータを
製造できる。
【００３５】
【発明の効果】以上詳述したように、本発明の請求項１
に係るクロックジェネレータは、基準クロックを発生さ
せる水晶発振器と、前記水晶発振器から発生した基準ク
ロックを分周して参照信号を出力する第１プログラマブ
ル・カウンタと、電圧制御で周波数を変更可能な電圧制
御型発振器と、前記電圧制御型発振器から発生した出力
クロックを分周して帰還信号Ｆを出力する第２プログラ
マブル・カウンタと、前記第１および第２プログラマブ
ル・カウンタの出力の位相を比較し、検知した位相差に
基づく位相差信号を発する位相比較器と、前記位相差信
号に基づき前記電圧制御型発振器に与える信号の発生お
よび濾波を行うチャージポンプおよびループフィルタか
ら成る駆動手段とを備えるクロックジェネレータにおい
て、前記第１プログラマブル・カウンタおよび／または
第２プログラマブル・カウンタの分周比をトリミングに
よって行う第１トリミングスイッチ手段および／または
第２トリミングスイッチ手段を具備して構成されるもの
である。
【００３６】したがって、従来のマスクＲＯＭを用いた
構成のように新たにマスクを作成する必要がなく、マス
ク作成コストを削減できて低開発コストで実施すること
ができる。また、分周比設定すなわち周波数の設定が容
易にできることで、設定の自由度に優れるという効果が
ある。加えて例えば、外部マイクロプロセッサのための
クロックを発生させ供給するという複合機能を、このク
ロックジェネレータによって実現することが可能にな
る。
【００３７】本発明の請求項２または３に係るクロック
ジェネレータは、前記トリミングスイッチ手段をフュー
ズトリミング素子またはレーザトリミング素子で構成す
るものであるから、焼き切り等で容易に所望の回路設定
ができ、したがって従来のような、集積回路外部に接続
された外部メモリ類（例えばＥＥＰＲＯＭやＲＡＭな
ど）を用いて外部コントロール信号でプログラムを行う
必要がないので、余分な端子をＩＣ外に設ける必要がな
くなり、余分の端子の排除によってチップ寸法を小型化
できるという顕著な効果を実現できる。
【００３８】また、本発明の請求項４に係るクロックジ
ェネレータの製造方法は、水晶発振器から発生した基準
クロックを分周する第１プログラマブル・カウンタと、
前記第１プログラマブル・カウンタの構成を規定する第
１トリミングスイッチ手段と、電圧制御で周波数を変更
可能な電圧制御型発振器と、前記電圧制御型発振器から
発生した出力クロックを分周する第２プログラマブル・
カウンタと、前記第２プログラマブル・カウンタの構成
を規定する第２トリミングスイッチ手段と、前記第１お
よび第２プログラマブル・カウンタの出力の位相を比較
する位相比較器と、前記位相比較器で検知した信号に基
づきＶＣＯに与える電圧を発生させ、さらにフィルタを
行うチャージポンプおよびループフィルタをウエーハ上
に形成させるプロセス工程を有するクロックジェネレー
タの製造方法であって、クロック周波数を設定するため
の前記トリミングスイッチ手段のトリミング処理を前記
ウエーハのプロセス工程終了後の工程で実施するもので
ある。
【００３９】したがって、ウエーハのプロセス工程の完
了後に作業ができ、開発工程を短縮することができると
いう効果を奏する。また、ループフィルタ等のアナログ
回路を、ＩＣの特性を確認して微調整することが容易に
できるので調整工程の自由度に優れ、トリミング操作が
簡単であるから生産性を改善でき、よって低コストで高
機能のクロックジェネレータを製造することが可能にな
る。
【図面の簡単な説明】
【図１】本発明に係るクロックジェネレータの一実施形
態のブロック構成図である。
【図２】本発明に係るクロックジェネレータの他の実施
形態のブロック構成図である。
【図３】本発明に係るクロックジェネレータの別の実施
形態のブロック構成図である。
【図４】従来のクロックジェネレータの例のブロック構
成図である。
【図５】従来のクロックジェネレータの他の例のブロッ
ク構成図である。
【符号の説明】
ＣＧ１ クロックジェネレータ １ 第１プログラマブル・カウンタ ２ 第２プログラマブル・カウンタ ３ 第１トリミングスイッチ手段 ４ 第２トリミングスイッチ手段 ６ 位相比較器 ７ 駆動手段 ８ 電圧制御型発振器（ＶＣＯ） １０ 水晶発振子 ＣＫ クロック出力 Ｆ フィードバック信号 Ｐ 位相差信号 Ｒ 参照信号

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基準クロックを発生させる水晶発振器
    と、前記水晶発振器から発生した基準クロックを分周し
    て参照信号を出力する第１プログラマブル・カウンタ
    と、電圧制御で周波数を変更可能な電圧制御型発振器
    （ＶＣＯ）と、前記電圧制御型発振器から発生した出力
    クロックを分周して帰還信号を出力する第２プログラマ
    ブル・カウンタと、前記第１および第２プログラマブル
    ・カウンタの両出力の位相を比較し、検知した位相差に
    基づく位相差信号を発する位相比較器と、前記位相差信
    号に基づき前記電圧制御型発振器に与える信号の発生お
    よび濾波を行うチャージポンプおよびループフィルタか
    ら成る駆動手段とを備えるクロックジェネレータにおい
    て、 前記第１プログラマブル・カウンタおよび／または第２
    プログラマブル・カウンタの分周比をトリミングによっ
    て行う第１トリミングスイッチ手段および／または第２
    トリミングスイッチ手段を具備することを特徴とするク
    ロックジェネレータ。
  2. 【請求項２】 前記第１および／または第２トリミング
    スイッチ素子をフューズトリミング素子で具現したこと
    を特徴とする請求項１記載のクロックジェネレータ。
  3. 【請求項３】 前記第１および／または第２トリミング
    スイッチ素子をレーザトリミング素子で具現したことを
    特徴とする請求項１記載のクロックジェネレータ。
  4. 【請求項４】 水晶発振器から発生した基準クロックを
    分周する第１プログラマブル・カウンタと、前記第１プ
    ログラマブル・カウンタの構成を規定する第１トリミン
    グスイッチ手段と、電圧制御で周波数を変更可能な電圧
    制御型発振器と、前記電圧制御型発振器から発生した出
    力クロックを分周する第２プログラマブル・カウンタ
    と、前記第２プログラマブル・カウンタの構成を規定す
    る第２トリミングスイッチ手段と、前記第１および第２
    プログラマブル・カウンタの出力の位相を比較する位相
    比較器と、前記位相比較器で検知した信号に基づきＶＣ
    Ｏに与える電圧を発生させ、さらにフィルタを行うチャ
    ージポンプおよびループフィルタをウエーハ上に形成さ
    せるプロセス工程を有するクロックジェネレータの製造
    方法であって、 クロック周波数を設定するための前記トリミングスイッ
    チ手段のトリミング処理を前記ウエーハのプロセス工程
    終了後の工程で実施することを特徴とするクロックジェ
    ネレータの製造方法。
JP8335128A 1996-11-29 1996-11-29 クロックジェネレータおよび製造方法 Pending JPH10163867A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8335128A JPH10163867A (ja) 1996-11-29 1996-11-29 クロックジェネレータおよび製造方法
US08/979,880 US5877657A (en) 1996-11-29 1997-11-26 PLL clock generator having trimmable frequency dividers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8335128A JPH10163867A (ja) 1996-11-29 1996-11-29 クロックジェネレータおよび製造方法

Publications (1)

Publication Number Publication Date
JPH10163867A true JPH10163867A (ja) 1998-06-19

Family

ID=18285091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8335128A Pending JPH10163867A (ja) 1996-11-29 1996-11-29 クロックジェネレータおよび製造方法

Country Status (2)

Country Link
US (1) US5877657A (ja)
JP (1) JPH10163867A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081164A (en) * 1997-01-09 2000-06-27 Seiko Epson Corporation PLL oscillator package and production method thereof
US6154095A (en) * 1997-02-27 2000-11-28 Seiko Epson Corporation Phase locked loop clock source provided with a plurality of frequency adjustments
JP3522584B2 (ja) * 1999-04-27 2004-04-26 富士通株式会社 位相比較器及びその省電力動作制御方法及び半導体集積回路
US6946919B2 (en) * 2002-01-14 2005-09-20 Cts Corporation Controllable crystal oscillator component
US6661295B2 (en) 2001-04-09 2003-12-09 Cts Corporation Controllable crystal oscillator
US7242229B1 (en) 2001-05-06 2007-07-10 Altera Corporation Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
US6686805B2 (en) * 2001-05-25 2004-02-03 Infineon Technologies Ag Ultra low jitter clock generation device and method for storage drive and radio frequency systems
US6700448B1 (en) 2002-08-30 2004-03-02 Cts Corporation High performance dual range oscillator module
US7181572B2 (en) 2002-12-02 2007-02-20 Silverbrook Research Pty Ltd Cache updating method and apparatus
US7098715B2 (en) * 2003-01-30 2006-08-29 Qualcomm Incorporated Programmable dual-edge triggered counter
US6900675B2 (en) * 2003-09-02 2005-05-31 Standard Microsystems Corporation All digital PLL trimming circuit
DE102004041656B4 (de) * 2004-08-27 2007-11-08 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Abgleichen eines Schleifenfilters
DE102024202016A1 (de) * 2024-03-05 2025-09-11 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Einstellen eines Systemtakts einer integrierten Schaltung
WO2025235017A1 (en) * 2024-05-09 2025-11-13 Silicon Storage Technology, Inc. High voltage generation block with trimming circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654859A (en) * 1986-04-09 1987-03-31 Racal Data Communications Inc. Frequency synthesizer for frequency hopping communication system
US5036216A (en) * 1990-03-08 1991-07-30 Integrated Circuit Systems, Inc. Video dot clock generator
US5244836A (en) * 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices
IT1254196B (it) * 1992-02-06 1995-09-14 Ministero Dell Uni E Della Derivati tiazolici di alcossiacrilati ad attivita' fungicida
US5420545A (en) * 1993-03-10 1995-05-30 National Semiconductor Corporation Phase lock loop with selectable frequency switching time
US5339050A (en) * 1993-04-27 1994-08-16 National Semiconductor Corp. Frequency synthesizing phase lock loop with unvarying loop parameters
JP2572524B2 (ja) * 1993-05-10 1997-01-16 工業技術院長 フッ素化アルコール含有水切り溶剤
US5641701A (en) * 1995-03-30 1997-06-24 Texas Instruments Incorporated Method for fabricating a semiconductor device with laser programable fuses
JPH08335674A (ja) * 1995-06-06 1996-12-17 Sony Corp 半導体装置及び半導体装置のトリミング方法

Also Published As

Publication number Publication date
US5877657A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
JPH10163867A (ja) クロックジェネレータおよび製造方法
US5847617A (en) Variable-path-length voltage-controlled oscillator circuit
US5600279A (en) VCO having adjustment for fluctuations in relation between control voltage and output frequency
US6803830B2 (en) Phase-locked loop and method for automatically setting its output frequency
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
EP0376847B1 (en) PLL synthesizer
WO2003061129A1 (fr) Circuit generateur d'impulsions
US20020041214A1 (en) PLL circuit
US20020149087A1 (en) Semiconductor filter system and signal frequency control method
KR100316845B1 (ko) 이중대역을 갖는 위상 잠금 주파수 합성 장치
JP2001230667A (ja) 位相調整回路
JPH10271001A (ja) 発振制御装置
JPH09223962A (ja) Ｐｌｌ周波数シンセサイザ
JP2000010652A (ja) 周波数シンセサイザー
JP2001230670A (ja) Ｐｌｌ発振回路
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
US7116178B2 (en) Voltage-controlled oscillator with gain proportional to operating frequency
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
KR100244434B1 (ko) 위상 고정 루프
JP2592675B2 (ja) フェーズロックループ回路調整方法
JPH0851336A (ja) 自動校正可能低域通過フィルタ装置
JPS63287113A (ja) 位相同期ル−プ用集積回路
JPH11274951A (ja) 小電力無線装置
JP2009005165A (ja) Ｐｌｌ回路
JP2927801B2 (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216