JPH10170603A - Ｉｃテスタのキャリブレーション方法 - Google Patents

Ｉｃテスタのキャリブレーション方法

Info

Publication number
JPH10170603A
JPH10170603A JP8334268A JP33426896A JPH10170603A JP H10170603 A JPH10170603 A JP H10170603A JP 8334268 A JP8334268 A JP 8334268A JP 33426896 A JP33426896 A JP 33426896A JP H10170603 A JPH10170603 A JP H10170603A
Authority
JP
Japan
Prior art keywords
time
correction
calibration
pins
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8334268A
Other languages
English (en)
Inventor
Koichi Ito
浩一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP8334268A priority Critical patent/JPH10170603A/ja
Priority to US08/989,311 priority patent/US5884236A/en
Publication of JPH10170603A publication Critical patent/JPH10170603A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 ＩＣの試験開始までに必要なキャリブレーシ
ョンの時間の短いＩＣテスタのキャリブレーション方法
を提供する。 【解決手段】 記憶手段から前回のキャリブレーション
時の補正情報を読み出し、複数のピンの内、予め設定さ
れる任意のピンにおける時間伝播遅延値の各々を測定し
て補正情報と比較し、時間伝播遅延値の内で補正情報と
差のあるピンに対して遅延補正手段による補正値を制御
し、今般の補正値を含む補正情報を記憶手段に書き込
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ディジタルＩＣ
等の製造時に当該ＩＣの良否を判定するＩＣテスタのキ
ャリブレーション方法に関する。
【０００２】
【従来の技術】ＩＣテスタは、被測定ＩＣが有する複数
のピンに所定のタイミングで測定信号を入力させる必要
があるが、ＩＣのピンに対する配線は、様々な要因で遅
延時間にばらつきが生じる。このため、測定信号の供給
源とＩＣのピンとの間に、タイミングのキャリブレーシ
ョンが必要である。
【０００３】通常このキャリブレーションは、測定信号
の供給源とＩＣの複数のピンとの間に各々タイミング補
正素子（一例としてスキューダック）を挿入し、各タイ
ミング補正素子の補正量をコンピュータ等で管理してい
る。
【０００４】図３は、従来のＩＣテスタにおいてＩＣの
試験を開始するまでの手順を示すフローチャートであ
る。なお図３に示すフローチャートは、図示省略するが
ＩＣテスタが有する制御部による処理の流れを示してい
る。
【０００５】制御部は試験開始の指示を受けると、まず
キャリブレーションファイルが存在するか否かを確認す
る（ステップＳａ１）。即ち制御部はここで、以前に１
回でもキャリブレーションが実施されているか否かを検
出する。
【０００６】このキャリブレーションファイルには、キ
ャリブレーションを実施した際のタイミング補正値等の
キャリブレーションデータが含まれ、このキャリブレー
ションファイルは、制御部が有する記憶装置部（図示省
略）に書き込まれる。
【０００７】上述のステップＳａ１において、キャリブ
レーションファイルが存在しない場合には後述するステ
ップＳａ４の処理へ移る。また、ステップＳａ１におい
てキャリブレーションファイルが存在する場合には、前
回のキャリブレーションから予め設定される所定の時間
が経過しているか否かを確認する（ステップＳａ２）。
【０００８】上述のステップＳａ２において、所定の時
間が経過していない場合には、後述するステップＳａ５
の処理へ移る。また、Ｓａ２において所定の時間が経過
している場合には、ＩＣテスタ内に設けられている図示
しない温度検出器によって温度を測定し、前回のキャリ
ブレーション時に対して予め設定される所定値以上の温
度変化が有るか否かを確認する（ステップＳａ３）。
【０００９】上述のステップＳａ３において、前回のキ
ャリブレーション時に対して所定値以上の温度変化がな
い場合には、後述するステップＳａ５の処理へ移る。ま
た、Ｓａ３において、前回のキャリブレーション時に対
して所定値以上の温度変化がある場合には、被測定ＩＣ
の全てのピンに対するキャリブレーションを実施する
（ステップＳａ４）。
【００１０】この後、このキャリブレーション時の時刻
や温度、そして各タイミング補正値等のキャリブレーシ
ョンデータをキャリブレーションファイルに記録更新し
（ステップＳａ５）、ＩＣの試験を実施する（ステップ
Ｓａ６）。
【００１１】
【発明が解決しようとする課題】上述したキャリブレー
ションの実施は、ＩＣのピン全体のタイミング補正が対
象となっている。このため、デバイス測定時間に占める
キャリブレーション実施時間の割合が膨大な比率を占め
ている。
【００１２】また従来のＩＣテスタでは、キャリブレー
ションを実施するか否かは、上述したように温度変化に
依存している。従って、経年変化やハードウェアの変更
等のように、温度変動に無関係なタイミングずれには対
応できない。
【００１３】また、温度変動があってもタイミング補正
を必要としない場合でも、ＩＣの試験前に長時間のキャ
リブレーションを実施しなくてはならないといった問題
があった。
【００１４】この発明は、このような背景の下になされ
たもので、ＩＣの試験開始までに必要なキャリブレーシ
ョンの時間の短いＩＣテスタのキャリブレーション方法
を提供することを目的としている。
【００１５】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、ＩＣが有す
る複数のピンの各々に試験信号を供給する信号供給手段
と、前記信号供給手段と前記複数のピンとの間の各々に
挿入された遅延補正手段と、前記遅延補正手段の補正値
を制御する制御手段と、キャリブレーション時の前記補
正値を含む補正情報を記憶する記憶手段とを具備するＩ
Ｃテスタのキャリブレーション方法であって、前記記憶
手段から前回のキャリブレーション時の前記補正情報を
読み出す第１の行程と、前記複数のピンの内、予め設定
される任意のピンにおける時間伝播遅延値の各々を測定
して前記補正情報と比較する第２の行程と、前記時間伝
播遅延値の内で前記補正情報と差のある前記ピンに対し
て前記遅延補正手段による補正値を制御する第３の行程
と、今般の補正値を含む補正情報を前記記憶手段に書き
込む第４の行程とからなることを特徴とする。また、請
求項２に記載の発明にあっては、請求項１に記載のＩＣ
テスタのキャリブレーション方法では、前記複数のピン
は複数の領域に分割されており、前記第２の行程では、
前記領域毎に１つのピンにおける時間伝播遅延値の各々
を測定して前記補正情報と比較し、前記第３の行程で
は、前記差のある領域内の全てのピンに対して前記遅延
補正手段による補正値を制御することを特徴とする。ま
た、請求項３に記載の発明にあっては、請求項１あるい
は請求項２に記載のＩＣテスタのキャリブレーション方
法では、前記ＩＣテスタは、前記キャリブレーション時
の時刻を特定する計時手段と当該ＩＣテスタ内の雰囲気
温度を検出する温度検出手段とを有するとともに、前記
補正情報は前記キャリブレーション時の時刻と当該時刻
における前記雰囲気温度とを有し、前記補正情報が有す
る前記キャリブレーション時の時刻から所定時間が経過
しているか、あるいは当該時刻の雰囲気温度から所定温
度以上変化が認められる場合には、前記第３の行程で
は、前記ＩＣが有する複数のピンの全てに対して前記遅
延補正手段による補正値を制御することを特徴とする。
【００１６】
【発明の実施の形態】以下に本発明について説明する。
図１は、本発明の一実施の形態が適用されるＩＣテスタ
の概略構成を示すブロック図である。このＩＣテスタ１
は、ＩＣ２を装着するＩＣソケット（図示省略）とＩＣ
２のテストやキャリブレーションを行う制御部３、そし
てＩＣテスタ１内の温度を検出する温度センサ４を有し
ている。なお、ここでいうＩＣ２は、メモリやゲートア
レイ等、何れのディジタルＩＣにも適用できるものであ
る。
【００１７】制御部３は、発振回路３１やメモリ３２、
計時回路３３あるいはＣＰＵ（Ｃentral Ｐrocessing
Ｕnit：中央処理装置）３４等から構成されている。こ
の発振回路３１は、ＩＣ２の試験に際して、このＩＣ２
に供給する試験信号やキャリブレーション信号を出力す
る。
【００１８】メモリ３２はＲＡＭ（Ｒandom Ａccess Ｍ
emory:随時読み出し書き込み可能メモリ）やＲＯＭ（Ｒ
ead Ｏnly Ｍemory:読み出し専用メモリ）等の半導体メ
モリを総称したもので、ＩＣ２の試験手順やキャリブレ
ーション結果である時間遅延値等が記録される。
【００１９】計時回路３３はカウンタ回路等から構成さ
れており、ＩＣテスタ１のキャリブレーション時に時間
遅延値を計測したり、キャリブレーションを実施してか
らの時間を計測する。なお上述の発振回路３１、メモリ
３２および計時回路３３は、ＣＰＵ３４によって制御さ
れる。
【００２０】上述の制御部３は、ＩＣ２が有するピン２
-1、２-2・・・２-n（以降、必要に応じて単に２-nと称
する）の各々あるいは任意の幾つかに試験信号やキャリ
ブレーション信号を供給する。さらに制御部３は、各ピ
ン２-nにおけるキャリブレーション信号を取り込み、制
御部３から各ピン２-nまでの時間遅延値を求めることが
できる。
【００２１】これらの信号を制御部３からピン２-nに供
給する信号線の各々には、遅延補正素子５-1、５-2・・
・５-n（以降、必要に応じて単に５-nと称する）が挿入
されている。この遅延補正素子５-nは、制御部３が出力
する制御信号によって、遅延量が制御される。
【００２２】６は表示部や入力操作用のキーボード等を
有するコンピュータであり、これによって作業員等がＩ
Ｃ２の試験の開始やキャリブレーションの開始を指示す
る。また６ａは、コンピュータ６が有する磁気ディスク
等の記憶装置であり、キャリブレーション結果に基づい
て求められるタイミング補正値を初めとするキャリブレ
ーションデータを含むキャリブレーションファイル等が
記録される。
【００２３】図２は、本実施の形態における処理の流れ
を説明するフローチャートである。このフローチャート
はＣＰＵ３４による処理手順を示したものであり、通常
はメモリ３２のＲＯＭ部分等に予め書き込まれる。
【００２４】なお、複数種類のＩＣ２に対応して複数の
試験プログラム（処理手順）を予め記憶装置６ａに記憶
しておく構成であってもよい。この場合、作業員等の指
示によりコンピュータ６が記憶装置６ａから何れかの試
験プログラムを読み出してメモり３２のＲＡＭ部分に書
き込み、ＲＡＭに書き込まれた試験プログラムをＣＰＵ
３４が実行する。
【００２５】制御部３は試験開始の指示を受けると、ま
ずキャリブレーションファイルが存在するか否かを確認
する（ステップＳｔ１）。即ち制御部３はここで、以前
に１回でもキャリブレーションが実施されているか否か
を検出する。
【００２６】ここでキャリブレーションファイルが存在
する場合には、このキャリブレーションファイルを記憶
装置６ａから読み出してメモり３２に書き込む（ステッ
プＳｔ２）。一方キャリブレーションファイルが存在し
ない場合には、後述するステップＳｔ６の処理に移る。
【００２７】ステップＳｔ２においてキャリブレーショ
ンファイルを記憶装置６ａから読み出した制御部３は、
次に計時回路３３からは時間データを、温度センサ４か
らは温度データを読み出し、さらに必要に応じて各部か
ら諸データを読み出す。
【００２８】ここでＣＰＵ３４は、これら諸データとキ
ャリブレーションファイルに書き込まれている諸データ
とが一致するか（差が所定値以内か）、また前回のキャ
リブレーションから所定の時間が経過しているか否かを
確認する（ステップＳｔ３）。
【００２９】上述のステップＳｔ３において、両データ
が一致する（差が所定値以内である）場合、および前回
のキャリブレーションから所定の時間が経過していない
場合には後述するステップＳｔ９の処理に移る。
【００３０】一方、キャリブレーションファイルに書き
込まれている諸データと現在の諸データとが一致しない
（差が所定値を越えている）場合、あるいは前回のキャ
リブレーションから所定の時間が経過している場合に
は、予め設定される幾つかのピン２-n（キャリブレーシ
ョンポイント）についてＴＰＤ（Ｔime ＰropagationＤ
elay:時間伝播遅延）に変化があるか否かを確認する
（ステップＳｔ４）。
【００３１】本実施の形態では、複数のピン２−ｎを幾
つかのブロックに分割し、各ブロック毎に１つのピン２
-nを予め設定しておく。これら各ピン２-nに、制御部３
から対応する遅延補正素子５-nを介してキャリブレーシ
ョン信号を供給し、再び制御部３に取り込んで、このと
きの伝播時間（ＴＰＤ）を測定する。そしてこのＴＰＤ
の値が、キャリブレーションファイルに書き込まれてい
る値と一致するか否かを確認する。
【００３２】このステップＳｔ４において、ＴＰＤに変
化がない場合には、後述するステップＳｔ９の処理に移
る。一方ＴＰＤに変化がある場合には、メモリ３２に書
き込まれている試験プログラムや、記憶装置６ａに書き
込まれている試験プログラムや諸データに基づいて、全
てのピン２-nがキャリブレーション対象であるか否かを
確認する（ステップＳｔ５）。
【００３３】ここで全てのピン２-nがキャリブレーショ
ン対象であると判断された場合には、全てのピン２-nに
ついてキャリブレーションを行う（ステップＳｔ６）。
ここでは、全てのピン２-nのＴＰＤを測定した後、制御
部３は対応する遅延補正素子５-nに制御信号（タイミン
グ補正値）を送り、遅延時間を制御する。
【００３４】一方、ステップＳｔ５において全てのピン
２-nはキャリブレーション対象ではないと判断された場
合には、予め設定される必要なピン２-nについてキャリ
ブレーションを行う（ステップＳｔ７）。
【００３５】上述のステップＳｔ６あるいはステップＳ
ｔ７においてキャリブレーションを行った後、制御部３
はタイミング補正値や温度、キャリブレーションの実施
時刻等の諸データをキャリブレーションファイルとして
記憶装置６ａに書き込み（ステップＳｔ８）、ＩＣの試
験を実施する（ステップＳｔ９）。
【００３６】このように本実施の形態では、任意のキャ
リブレーションポイントにおけるＴＰＤの変化を検出
し、変化のあったピン、あるいはこのピンが含まれるブ
ロックのみをキャリブレーションすることができる。し
たがって、ＩＣの試験に先立って実施されるキャリブレ
ーションを短時間で完了することができる。
【００３７】
【発明の効果】以上説明したように、この発明によれ
ば、記憶手段から前回のキャリブレーション時の補正情
報を読み出し、複数のピンの内、予め設定される任意の
ピンにおける時間伝播遅延値の各々を測定して補正情報
と比較し、時間伝播遅延値の内で補正情報と差のあるピ
ンに対して遅延補正手段による補正値を制御し、今般の
補正値を含む補正情報を記憶手段に書き込むので、ＩＣ
の試験開始までに必要なキャリブレーションの時間の短
いＩＣテスタのキャリブレーション方法が実現可能であ
るという効果が得られる。
【００３８】この発明によるＩＣテスタのキャリブレー
ション方法では、ＩＣテスタ内の任意のキャリブレーシ
ョンポイントの測定（ＴＰＤ測定）により、総合キャリ
ブレーション実施を行なうかどうかが決定されるため、
正確なキャリブレーションの実施が実現できる。
【００３９】また、任意のブロック内の任意のキャリブ
レーションポイントタイミング変動比較によるキャリブ
レーション実施の有無や、ＩＣテスタ上のハードウエア
変更によるキャリブレーション実施の有無も選択可能と
なるので、キャリブレーション実施条件の融通性が大幅
に拡張する。
【００４０】さらに、キャリブレーションの補正対象を
任意のブロックのみ有効にする選択を追加することで、
キャリブレーション実施時間の短縮が図られ、デバイス
測定時間に占めるキャリブレーション時間の割合を、大
幅に軽減することが可能となる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態が適用されるＩＣテス
タの概略構成を示すブロック図である。
【図２】 同実施の形態における処理の流れを説明する
フローチャートである。
【図３】 従来のＩＣテスタにおいてＩＣの試験を開始
するまでの手順を示すフローチャートである。
【符号の説明】
１ ＩＣテスタ ２ ＩＣ ２-n ピン ４ 温度センサ（温度検出手段） ５-n 遅延補正素子（遅延補正手段） ６ａ 記憶装置（記憶手段） ３１ 発振回路（信号供給手段） ３３ 計時回路（計時手段） ３４ ＣＰＵ（制御手段）

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣ（２）が有する複数のピン（２-n）
    の各々に試験信号を供給する信号供給手段（３１）と、
    前記信号供給手段と前記複数のピンとの間の各々に挿入
    された遅延補正手段（５-n）と、前記遅延補正手段の補
    正値を制御する制御手段（３４）と、キャリブレーショ
    ン時の前記補正値を含む補正情報を記憶する記憶手段
    （６ａ）とを具備するＩＣテスタ（１）のキャリブレー
    ション方法であって、 前記記憶手段から前回のキャリブレーション時の前記補
    正情報を読み出す第１の行程（Ｓｔ２）と、 前記複数のピンの内、予め設定される任意のピンにおけ
    る時間伝播遅延値の各々を測定して前記補正情報と比較
    する第２の行程（Ｓｔ４）と、 前記時間伝播遅延値の内で前記補正情報と差のある前記
    ピンに対して前記遅延補正手段による補正値を制御する
    第３の行程（Ｓｔ７）と、 今般の補正値を含む補正情報を前記記憶手段に書き込む
    第４の行程（Ｓｔ８）とからなることを特徴とするＩＣ
    テスタのキャリブレーション方法。
  2. 【請求項２】 前記複数のピンは複数の領域に分割され
    ており、 前記第２の行程では、前記領域毎に１つのピンにおける
    時間伝播遅延値の各々を測定して前記補正情報と比較
    し、 前記第３の行程では、前記差のある領域内の全てのピン
    に対して前記遅延補正手段による補正値を制御すること
    を特徴とする請求項１に記載のＩＣテスタのキャリブレ
    ーション方法。
  3. 【請求項３】 前記ＩＣテスタは、前記キャリブレーシ
    ョン時の時刻を特定する計時手段（３３）と当該ＩＣテ
    スタ内の雰囲気温度を検出する温度検出手段（４）とを
    有するとともに、前記補正情報は前記キャリブレーショ
    ン時の時刻と当該時刻における前記雰囲気温度とを有
    し、 前記補正情報が有する前記キャリブレーション時の時刻
    から所定時間が経過しているか、あるいは当該時刻の雰
    囲気温度から所定温度以上変化が認められる場合には、
    前記第３の行程では、前記ＩＣが有する複数のピンの全
    てに対して前記遅延補正手段による補正値を制御するこ
    とを特徴とする請求項１あるいは請求項２に記載のＩＣ
    テスタのキャリブレーション方法。
JP8334268A 1996-12-13 1996-12-13 Ｉｃテスタのキャリブレーション方法 Pending JPH10170603A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8334268A JPH10170603A (ja) 1996-12-13 1996-12-13 Ｉｃテスタのキャリブレーション方法
US08/989,311 US5884236A (en) 1996-12-13 1997-12-12 Calibration method of IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8334268A JPH10170603A (ja) 1996-12-13 1996-12-13 Ｉｃテスタのキャリブレーション方法

Publications (1)

Publication Number Publication Date
JPH10170603A true JPH10170603A (ja) 1998-06-26

Family

ID=18275448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8334268A Pending JPH10170603A (ja) 1996-12-13 1996-12-13 Ｉｃテスタのキャリブレーション方法

Country Status (2)

Country Link
US (1) US5884236A (ja)
JP (1) JPH10170603A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116281A (ja) * 2006-11-02 2008-05-22 Yokogawa Electric Corp Ｉｃテスタ校正方法
CN102879757A (zh) * 2012-10-24 2013-01-16 北京空间飞行器总体设计部 一种热真空试验测试电缆校准数据修正方法
CN104049231A (zh) * 2014-06-05 2014-09-17 国家电网公司 一种光学电子式互感器分离单元一体化延时测试系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105157A (en) * 1998-01-30 2000-08-15 Credence Systems Corporation Salphasic timing calibration system for an integrated circuit tester
DE19817763C2 (de) * 1998-04-21 2001-02-15 Texas Instruments Deutschland Verfahren zum Kalibrieren einer Meßvorrichtung
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
US6820234B2 (en) 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
US6441627B1 (en) * 1998-10-26 2002-08-27 Micron Technology, Inc. Socket test device for detecting characteristics of socket signals
US6618686B2 (en) * 1999-05-14 2003-09-09 Xilinx, Inc. System and method for testing a circuit implemented on a programmable logic device
KR100574933B1 (ko) * 2000-06-16 2006-05-02 삼성전자주식회사 테스트 시스템의 채널 스큐를 줄이기 위한 조정방법
DE10061962A1 (de) * 2000-12-13 2002-03-28 Infineon Technologies Ag Verfahren zum Betrieb einer Testvorrichtung für Halbleiterbauelemente
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
EP1655614B1 (en) * 2003-08-06 2008-10-22 Advantest Corporation Test apparatus, correction value managing method, and corresponding computer program
CN100456042C (zh) * 2003-09-03 2009-01-28 爱德万测试株式会社 试验装置
US7239971B2 (en) * 2004-04-16 2007-07-03 Formfactor, Inc. Method and apparatus for calibrating communications channels
US9041422B2 (en) * 2011-03-31 2015-05-26 Intel Mobile Communications GmbH Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
CN110716120B (zh) * 2018-07-12 2021-07-23 澜起科技股份有限公司 芯片自动测试设备的通道延时偏差的校准方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517661A (en) * 1981-07-16 1985-05-14 International Business Machines Corporation Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Ｉｃテスタ
US4433414A (en) * 1981-09-30 1984-02-21 Fairchild Camera And Instrument Corporation Digital tester local memory data storage system
JPS60247942A (ja) * 1984-05-23 1985-12-07 Advantest Corp 半導体メモリ試験装置
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
JP2831780B2 (ja) * 1990-02-02 1998-12-02 株式会社アドバンテスト Ｉｃ試験装置
JP2813237B2 (ja) * 1990-06-08 1998-10-22 株式会社アドバンテスト Ｉｃ試験用クロック遅延時間の設定方法
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
JP2671817B2 (ja) * 1994-08-26 1997-11-05 日本電気株式会社 半導体集積回路の検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116281A (ja) * 2006-11-02 2008-05-22 Yokogawa Electric Corp Ｉｃテスタ校正方法
CN102879757A (zh) * 2012-10-24 2013-01-16 北京空间飞行器总体设计部 一种热真空试验测试电缆校准数据修正方法
CN104049231A (zh) * 2014-06-05 2014-09-17 国家电网公司 一种光学电子式互感器分离单元一体化延时测试系统

Also Published As

Publication number Publication date
US5884236A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JPH10170603A (ja) Ｉｃテスタのキャリブレーション方法
US6549000B2 (en) Semiconductor device testing apparatus having timing hold function
US7782064B2 (en) Test apparatus and test module
KR100958902B1 (ko) 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체
EP1655614B1 (en) Test apparatus, correction value managing method, and corresponding computer program
US6032107A (en) Calibrating test equipment
JPH0540147A (ja) 半導体記憶装置の試験方法
US7181660B2 (en) Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test
US6577150B1 (en) Testing apparatus and method of measuring operation timing of semiconductor device
CN119274632A (zh) 数字眼图测试方法、装置、电子设备和存储介质
TWI220934B (en) Ate calibration method
JP2003344507A (ja) 半導体装置の試験方法及び試験装置
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR100641953B1 (ko) 내부신호 측정장치 및 그 방법
US20010003051A1 (en) Semiconductor integrated circuit, semiconductor integrated circuit manufacturing method and semiconductor integrated circuit test method
JP2000156098A (ja) メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路
JP2007024524A (ja) 試験装置、制御方法、および制御プログラム
JP2005010069A (ja) テストシステム、テスト方法およびテストプログラム
US7092827B2 (en) Edge placement accuracy of signals generated by test equipment
KR100783647B1 (ko) 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리테스트 장비
JP2009257853A (ja) 半導体試験装置
JP2008116281A (ja) Ｉｃテスタ校正方法
WO2025041281A1 (ja) 試験装置および試験方法
JP2573401Y2 (ja) Ｉｃテスタ
JPH07160545A (ja) 情報処理装置の性能測定方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001107