JPH10171429A - ディスプレイ制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 パレットバッファに一旦書込んだ表示データ
をパレットレジスタに書込むときでも表示画面がちらつ
かないようにする。 【解決手段】 非表示期間（帰線期間）においてパレッ
トレジスタ５の書込みを行うのではなく、表示期間にお
いてパレットレジスタ５に書込む。そして、この書込む
タイミングを適切に設定し、書込みの瞬間に表示装置６
に表示されるようにする。 【効果】 一般に、表示期間中に書換えるとその書換え
る瞬間にすでに表示されている表示色も変化してしまう
が、上記のように書込もうとするデータが書換える瞬間
にそのまま表示すれば表示画面がちらつかない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディスプレイ制御回
路に関し、特に多色表示のためのパレットレジスタを用
いたディスプレイ制御回路に関する。

【０００２】

【従来の技術】従来のこの種のディスプレイ制御回路が
特開昭５９−１７８４９３号公報に記載されている。同
公報に記載されているように、ディスプレイ制御回路に
おいて、パレットレジスタを用いて表示用メモリの内容
を書き換えることなく表示色を迅速に変更可能とするこ
とは周知である。

【０００３】また、パレットレジスタの内容を更新する
際に表示期間中にカラーレジスタの書換えを行うと、書
込んでいるデータが不正な場所に表示され、ちらつきと
して画面上に表示される。これを防止するために、パレ
ットレジスタの更新を表示期間（帰線期間）に行うこと
も既に周知である。

【０００４】ここで、従来のディプレイ装置の一例が実
開昭６２−７９２９４号公報に記載されている。これに
ついて、図４を参照して説明する。図において、コマン
ドデータ２は、ＣＰＵ１からの要求に応じてパレットバ
ッファ９の内容（パレット情報データ）を書換える機能
を有する。表示用メモリ４は、表示装置６の表示画面の
各画素に対応して表示データをカラーコードとして記憶
する。パレットレジスタ５は、表示用メモリ４から出力
されるカラーコードデータを実際に表示される色情報デ
ータに変換後、表示装置６へ出力する。表示装置６はパ
レットレジスタ５から出力される色情報データに対応し
て画面を表示する。パレットデータロード制御回路１０
は、ＣＲＴタイミング回路３からの非表示期間を示すタ
イミング信号に応じてパレットバッファ９に格納されて
いる最新のパレット情報データをパレットレジスタ５に
書込む。

【０００５】この種のディスプレイ装置では、パレット
レジスタ５の内容を書換えることにより、表示用メモリ
４の内容を書換えることなく迅速に表示色を変更でき
る。この時、パレットレジスタ５の内容の書換えは非表
示期間に行うため、書換え時の表示ちらつきは発生しな
い。また、ＣＰＵ１からの表示色変更の指示によるパレ
ット情報データ変更のためのパレットバッファ９の書換
えは、表示メモリ４からパレットレジスタ５を通して表
示装置６へと出力される画面の表示系には直接影響を及
ぼさない。このため、パレットバッファ９の書換えは任
意のタイミングで行うことができる。

【０００６】

【発明が解決しようとする課題】上述した従来のディス
プレイ制御回路では、パレットレジスタ５の内容を最新
データに更新するために、パレットデータロード回路１
０を通してパレットバッファ９の全ての内容を読出しな
がら、パレットレジスタ５に転送する必要がある。この
ため、パレットレジスタ５の書換えを行っている期間
中、ＣＰＵ１からパレットバッファ９の内容を変更でき
ないという欠点がある。

【０００７】また、パレットレジスタ５の内容の更新
は、ＣＰＵ１がパレットバッファ９の内容を変更後、次
の非表示期間が発生するまで行われない。このため、Ｃ
ＰＵ１がパレットバッファ９の内容を変更した後、しば
らくの間、表示装置６への色情報として古い色情報が送
られ、誤った画面表示を行ってしまうという欠点もあ
る。

【０００８】本発明は上述した従来技術の欠点を解消す
べくなされたものであり、その目的はパレットレジスタ
変更時に表示ちらつきを発生させることなく、常にパレ
ットレジスタを書換え可能とし、かつ、パレットレジス
タ変更時にも不正な表示画面を発生させることのないデ
ィスプレイ制御装置を提供することである。

【０００９】

【課題を解決するための手段】本発明によるディスプレ
イ制御回路は、指定されるカラーコードに対応する表示
色データを出力するパレットレジスタを含み、この出力
される表示色データに応じた色でディスプレイに表示を
行うディスプレイ制御回路であって、前記パレットレジ
スタに対応して設けられ対応するパレットレジスタに書
込むべき表示色データが外部指令に応じて書込まれるパ
レットバッファと、前記パレットバッファに対応して設
けられ対応するパレットバッファに表示色データが書込
まれていることを示すフラグと、このフラグが前記パレ
ットバッファに表示色データが書込まれていることを示
しているとき前記ディスプレイの表示期間における前記
カラーコードの指定に応答して前記パレットバッファ内
の表示色データを読出して前記パレットレジスタに書込
む書込制御手段とを含むことを特徴とする。

【００１０】要するに本ディスプレイ制御回路は、非表
示期間（帰線期間）においてパレットレジスタの書込み
を行うのではなく、表示期間においてパレットレジスタ
に書込んでいるのである。そして、この書込むタイミン
グを適切に設定し、書込みの瞬間に表示されるようにし
ているのである。これにより、表示ちらつきが発生しな
いのである。

【００１１】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１２】図１は本発明によるディスプレイ制御回路
の実施の形態を示すブロック図である。同図において、
図４と同等部分は同一符号により示されており、その部
分の詳細な説明は省略する。

【００１３】図において、データ制御回路７は表示用メ
モリ４から送られてくるデータを、表示ピクセル単位に
時系列的に整列させ、順次パレットレジスタ５，パレッ
トバッファ９及びパレット更新制御回路８に送る。この
時パレットレジスタ５には、パレットバッファ９及びパ
レット更新制御回路８に送られたピクセルデータ（実体
はカラーコードデータ）よりも１ピクセル遅れたピクセ
ルデータを送るものとする。

【００１４】パレット更新制御回路８はパレットレジス
タ５を構成するカラーレジスタ５１の内容及びパレット
バッファ９を構成するカラーレジスタ９１の内容を更新
するものである。特に、カラーレジスタ５１の変更は表
示タイミングに同期して行う。この同期して変更を行う
ため、上述した様に、パレットレジスタ５に１ピクセル
遅れたピクセルデータを送るのである。

【００１５】本実施の形態によるディスプレイ制御回路
では、各画素に８ビットの表示データが対応し、この表
示データがカラーコードとして表示用メモリ４に記憶さ
れているものとする。そして、表示用メモリ４からパレ
ットレジスタ５，パレットバッファ９及びパレット更新
制御回路８へのデータパスの幅も８ビットとする。

【００１６】また、パレットレジスタ５は、２の８乗
（＝２５６）個のカラーレジスタ５１で構成されている
ものとする。そして各カラーレジスタ５１は、赤色情報
８ビット，緑色情報８ビット，青色情報８ビットの合計
２４ビットからなるものとする。

【００１７】同様に、パレットバッファ９も２の８乗
（＝２５６）個のカラーレジスタ９１で構成されている
ものとする。そして、各カラーレジスタ９１は、赤色情
報８ビット，緑色情報８ビット，青色情報８ビットの合
計２４ビットとそのカラーレジスタ９１の更新情報を示
す１ビットのフラグ部９２の合計２５ビットからなるも
のとする。

【００１８】次に、同図に示されているディスプレイ制
御回路の動作を説明する。

【００１９】まず、パレットレジスタの設定値を変更す
る場合の動作を説明する。本例においては、パレットレ
ジスタ５を構成するカラーレジスタ５１の値を直接変更
するわけではなく、ホストバス１１からの設定値変更コ
マンドを受けてパレット更新制御回路８の働きにより、
パレットバッファ９を構成するカラーレジスタ９１に設
定値を書込む。

【００２０】この書込みと同時に、カラーレジスタ９１
への設定値とは無関係に、そのカラーレジスタ９１に対
応するフラグ部９２に、そのカラーレジスタ９１が更新
されたことを示すデータが設定される。つまり、このデ
ータは、パレットレジスタ５側のカラーレジスタ５１が
更新保留状態であることを示すことになる。なお、この
状態のとき、本回路においてはフラグ部９２に“１”が
設定されるものとする。ここで設定されたカラーレジス
タのデータは、パレット更新制御回路８によって、表示
時に後述する方法で読出され、パレットレジスタ５に転
送されて書込まれる。

【００２１】この書込みと同時に、そのカラーレジスタ
９１に対応するフラグ部９２に、そのカラーレジスタ９
１の内容でパレットレジスタ５側のカラーレジスタ５１
が更新されたことを示すデータが設定される。本例にお
いては、“０”が設定されるものとする。

【００２２】設定値を読出す場合も同様に、ホストバス
からの設定値読出しコマンドを受けてパレット更新制御
回路８の働きにより、パレットバッファ９を構成するカ
ラーレジスタ９１のフラグ部９２を除いた部分のデータ
が読出される。なお、この読出し時にはフラグ部９２の
値は変化しない。

【００２３】これら、パレットバッファ９の内容の書込
み及び読出しは、直接表示に使用されるパレットレジス
タ５とは無関係に行われる。このため、表示期間／非表
示期間にかかわらず、任意のタイミングで書込み及び読
出しが可能であり、表示ちらつきが発生することはな
い。

【００２４】次に、表示期間における動作について説明
する。パレット更新制御回路８ではデータ制御回路７か
ら送られてくるピクセルデータの値から、実際の表示に
使用されるカラーレジスタ９１を特定し、そのカラーレ
ジスタ９１に対応するフラグ部９２の状態を調べる。

【００２５】ここで、カラーレジスタ９１が更新されて
いない状態（すなわち、フラグ部が“０”の状態）で
は、特別な処理は行われない。この場合は、従来技術と
同様にデータ制御回路７から送られてくるピクセルデー
タに応じてパレットレジスタ５の特定のカラーレジスタ
５１が選択される。これにより、カラーレジスタ５１に
設定されているＲ，Ｇ，Ｂ各々８ビットで合計８×３＝
２４ビットの色情報信号が表示装置６に送られる。

【００２６】一方、カラーレジスタ９１が更新されてい
る場合（すなわち、フラグ部が“１”の状態）には、パ
レット更新制御回路８はそのカラーレジスタ９１の設定
情報を読出す。そして、この読出した情報を、そのレジ
スタ９１に対応するパレットレジスタ５の中のカラーレ
ジスタ５１に書込み、パレットレジスタ５を更新する。
この書込みと同時に、前述の通りフラグ部９２には
“０”を設定し、そのカラーレジスタ９１の更新処理を
完了する。

【００２７】ところで、データ制御回路７からパレット
レジスタ５に送られるピクセルデータはパレット更新制
御回路８に送られるピクセルデータよりも１ピクセル分
だけ遅れている。このことから、パレットレジスタ５へ
の書込みタイミングは、そのカラーレジスタ５１の表示
タイミングと同期することとなる。同期のために必要で
あれば、より多くのピクセル分遅らせても良い。

【００２８】一般に、表示期間中にカラーレジスタ５１
の値を書換えると、その書換える瞬間に既に表示されて
いる表示色も変化してしまい、表示ちらつきという現象
が発生する。しかし、本例によれば、書込もうとするデ
ータが書換える瞬間にそのまま表示されるので、表示ち
らつきは発生しないのである。

【００２９】ここで、図１中のパレット更新制御回路の
動作について図２及び図３のフローチャートを参照して
説明する。

【００３０】図２には、パレット更新制御回路のパレッ
トバッファへの書込み処理動作が示されている。まず、
ホストバス１１から設定値変更コマンドが入力されたか
どうかを判断する（ステップ２１）。

【００３１】変更コマンドが入力された場合には、パレ
ットバッファ９の該当するカラーレジスタ９１に設定値
を書込む（ステップ２２）。この設定値を書込んだ後
は、その書込んだカラーレジスタ９１に対応するフラグ
部９２を“１”にし、書込み処理は終了となる（ステッ
プ２３）。

【００３２】次に、図３には、パレット更新制御回路の
パレットレジスタへの書込み処理動作が示されている。
まず、表示期間内であるかどうかを判断する（ステップ
３１）。表示期間である場合には、ピクセルデータの値
からパレットバッファ内のカラーレジスタを特定する
（ステップ３２）。そして、その特定したカラーレジス
タに対応するフラグ部の状態を調べる（ステップ３
３）。

【００３３】調べた結果、フラグ部が“０”であれば、
パレットレジスタ内の対応するカラーレジスタから色情
報信号が出力される（ステップ３４→３５）。この後、
ステップ３１に戻る。

【００３４】一方、フラグ部が“１”であれば、パレッ
トバッファ内の内容をパレットレジスタ内の対応するカ
ラーレジスタに書込み、それと同時にその内容（色情報
信号）を出力する（ステップ３４→３６）。この出力
後、フラグ部を“０”に変更し（ステップ３７）、ステ
ップ３１に戻る。

【００３５】以上のように本回路では、表示期間中にパ
レットレジスタの書換えを行い、この書込んでいるデー
タがそのまま画面に表示されることから、現在表示して
いるカラーレジスタと同一のカラーレジスタの値の更新
であれば表示ちらつきとしては見えないのである。

【００３６】また、本回路での各々のカラーレジスタの
値の更新は、そのカラーレジスタが実際に表示に使用さ
れるまで、表示画面に対して何ら作用しない。そこで、
この点に着目し、パレットレジスタに設定する色情報デ
ータを読出し及び書込みするためのパレットバッファを
用意し、パレットレジスタの内容をパレットバッファの
内容に更新するタイミングを実際の表示タイミングと同
期させているのである。こうすることにより、パレット
レジスタを用いたディスプレイ制御回路において、表示
画面にちらつきを発生させることなく、任意のタイミン
グでパレットレジスタの値の高速な書換えを実現し、更
に、書換えられたパレットレジスタの内容を即座に表示
画面に反映させることができるのである。

【００３７】請求項の記載に関連して本発明は更に次の
態様をとりうる。

【００３８】（４）前記パレットバッファに対する前記
表示色データの書込みは、前記ディスプレイの表示期間
及び非表示期間を問わず行うことを特徴とする請求項１
〜３のいずれかに記載のディスプレイ制御回路。

【００３９】（５）前記書込制御手段による前記パレッ
トレジスタへの前記表示色データの書込み後に前記フラ
グの内容を変更する手段を更に有することを特徴とする
請求項１〜４のいずれかに記載のディスプレイ制御回
路。

【００４０】

【発明の効果】以上説明したように本発明は、非表示期
間（帰線期間）においてパレットレジスタの書込みを行
うのではなく、表示期間においてパレットレジスタに書
込み、この書込むタイミングを適切に設定して書込みの
瞬間に表示されるようにすることにより、表示画面にち
らつきを発生させることがないという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態によるディスプレイ制御回
路の構成を示すブロック図である。

【図２】図１中のパレット更新制御回路のパレットバッ
ファへの書込み処理動作を示すフローチャートである。

【図３】図１中のパレット更新制御回路のパレットレジ
スタへの書込み処理動作を示すフローチャートである。

【図４】従来のディスプレイ制御回路の構成を示すブロ
ック図である。

【符号の説明】

３ ＣＲＴタイミング回路 ４ 表示用メモリ ５ パレットレジスタ ６ 表示装置 ７ データ制御回路 ８ パレット更新制御回路 ９ パレットバッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 指定されるカラーコードに対応する表示
   色データを出力するパレットレジスタを含み、この出力
   される表示色データに応じた色でディスプレイに表示を
   行うディスプレイ制御回路であって、前記パレットレジ
   スタに対応して設けられ対応するパレットレジスタに書
   込むべき表示色データが外部指令に応じて書込まれるパ
   レットバッファと、前記パレットバッファに対応して設
   けられ対応するパレットバッファに表示色データが書込
   まれていることを示すフラグと、このフラグが前記パレ
   ットバッファに表示色データが書込まれていることを示
   しているとき前記ディスプレイの表示期間における前記
   カラーコードの指定に応答して前記パレットバッファ内
   の表示色データを読出して前記パレットレジスタに書込
   む書込制御手段とを含むことを特徴とするディスプレイ
   制御回路。
2. 【請求項２】 前記パレットレジスタ及び前記パレット
   バッファ並びに前記フラグは、前記ディスプレイに表示
   すべき色の種類に対応した数の記憶領域を有し、それら
   記憶領域が互いに対応していることを特徴とする請求項
   １記載のディスプレイ制御回路。
3. 【請求項３】 前記書込制御手段は、前記カラーコード
   の指定のタイミングよりも所定ピクセル前のタイミング
   で前記表示色データを前記パレットバッファから読出
   し、その指定のタイミングと同時に前記パレットレジス
   タに書込むことを特徴とする請求項１又は２記載のディ
   スプレイ制御回路。