JPH0222518A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はイメージを表示するデジタル装置に関するも
のである。

〔従来の技術〕

第３図は惨ノ従来のディスプレイ装置の構成を示すブロ
ック図である。図において、１はイメージの発生及び更
新の制御などを行う中央処理手段としてのＣＰＵ、２は
イメージを表示画面上に対応するピクセル情報として記
憶するビットマツプメモリ、３はデュアルポートを有し
ビットマツプメモリ２のビクセル情報を表示画面上に繰
り返し表示させるためのフレームメモリとしてのフレー
ムバッファ、４はフレームバッファ３から読み出された
ビクセル情報を表示画面上に表示するＣＲＴなどで実現
される表示手段としての表示器である。

次に動作について説明する。

イメージはフレームバッファ３から同一ピクセル情報が
繰り返し読み出されることにより表示器４に表示される
。ここで表示器４に表示されるイメージを変更する場合
、初めにＣＰＵＩはビットマツプメモリ２に記憶さてい
るビクセル情報を修正する。この修正過程（更新過程）
ではビクセル情報は様々な形態で加工処理されるが、こ
の間、表示器４には修正前のフレームバッファ３の内容
が表示されているから、修正過程でのイメージは表示器
４には現れない。修正処理が完了すると、ＣＰＵＩはビ
ットマツプメモリ２の修正領域を最も効率的な転送方法
を採るべく管理された修正情報を参照しフレームバッフ
ァ３へ転送する。これによりフレームバッファ３の内容
が更新されて、新たなイメージが表示器４に表示される
。

〔発明が解決しようとする課題〕

従来のディスプレイ装置は上述したように構成されてい
るので、表示器４に表示されるイメージを変更する場合
、ＣＰＵＩはビットマツプメモリ２の修正領域を常に管
理しなければならず、そのため制御に要する時間（オー
バヘッド）が多くなり、そにれ伴ってビットマツプメモ
リ２のピクセル情報をフレームメモリ３に転送するのに
時間も多くかかるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、ビットマツプメモリ上の修正領域の管理を不
要とし、ビットマツプメモリのピクセル情報をフレーム
メモリに高速に転送できるディスプレイ装置を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係るディスプレイ装置は、中央処理手段（Ｃ
ＰＵＩ）からの指令を受けビットマツプメモリ２からフ
レームメモリ　（フレームバッファ３）へ１フレーム周
期間で全容量のピクセル情報の転送をフレームタイミン
グに従って制御する転送制御手段（転送制御回路５）を
備えたことを特徴とするものである。

〔作用〕

転送制御手段（転送制御回路５）は中央処理手段（ＣＰ
ＵＩ）からの指令を受けるとフレームタイミングに従っ
てビットマツプメモリ２のピクセル情報ヲフレームメモ
リ　（フレームバッファ３）へ転送する。従って、ビッ
トマツプメモリ２上の全ビクセル情報は１フレーム周期
間でフレームメモリ　（フレームバッファ３）に移され
る。

〔発明の実施例〕

第１図はこの発明の一実施例に係るディスプレイ装置の
構成を示すブロック図である。第１図において、第３図
に示す構成要素に対応するものには同一の符号を付し、
その説明を省略する。第１図において、５はＣＰＵＩか
らの指令を受けビットマツプメモリ２からフレームバッ
ファ３へ１フレーム周期間で全容量のピクセル情報の転
送をフレームタイミングに従って制御する転送制御手段
としての転送制御回路である。この実施例におけるビッ
トマツプメモリ２はＣＰＵＩからピクセル情報の更新を
行うためのポートとピクセル情報の読み出しを行うため
のボートとの２系統を有し、表示器４の表示画面の分解
能と同容量のピクセル情報を記憶する。フレームバッフ
ァ３はビットマツプメモリ２から表示読み出し時に転送
されるピクセル情報を記憶し、また、そのピクセル情報
をフレームタイミングに同期して繰り返し読み出して表
示器４へ供給する。

次に第２図に示すタイミングチャートを参照してこの実
施例の動作について説明する。この第２図に示すＴ１〜
Ｔ４の期間は１フレーム周期にそれぞれ相当する。

１つの期間はフレームタイミングの発生間隔に等しい。

期間Ｔ１がイメージの修正要求によるＣＰＵＩのビット
マツプメモリ２に対する更新処理を示している。この処
理期間Ｔ１ではフレームバッファ３からは旧イメージ（
旧ピクセル情報）が読み出され、表示器４には旧イメー
ジが表示される。ＣＰＵ１の更新処理が終了するとＣＰ
ＵＩは転送制御回路５に転送指令を行う。期間Ｔ２で転
送指令を受信した転送制御回路５は、次の表示タイミン
グであるフレームタイミングの発生開始時間、即ち期間
Ｔ３が来る迄、転送指令を保留する。次に期間Ｔ３の処
理開始（フレームタイミング）により、転送制御回路５
はビットマツプメモＩ７２に対しフレームバッファ３へ
の転送制御を開始しピクセル情報の転送を実行する。期
間Ｔ３の処理の終了により転送制御回路５は転送処理を
終了する。期間Ｔ３でフレームバッファ３は旧イメ−ジ
の読み出しと、新イメージの書き込みが平行して実行さ
れる。次に期間Ｔ４でフレームバッファ３からは更新後
の新イメージ（新ピクセル情報）が読み出されて表示器
４に表示される。以上によりイメージの更新処理が完了
する。

上記実施例によれば、ビットマツプメモリ２をデュアル
ポートを含み構成し、ビットマツプメモリ２からフレー
ムバッファ３へのピクセル情報の転送手段として表示の
読み出しタイミングであるフレームタイミングを用い、
ＣＰＵＩの指令により転送開始を検出する手段と１フレ
ーム周期で全ピクセル情報の転送を実行させる手段を有
する転送制御回路５を設けたので、ＣＰＵＩからの指令
により修正後のイメージ（ピクセル情報）をビットマツ
プメモリ２からフレームバッファ３へ１フレーム周期間
で転送できる。

なお、上記実施例では表示手段としてＣＲＴを用いたデ
ィスプレイ装置の場合について説明したが、印刷装置や
その他の表示手段を用いたディスプレイ装置であっても
よく、この場合も上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように本発明によれば、中央処理手段からの指令
を受けビットマツプメモリからフレームメモリへ１フレ
ーム周期間で全容量のピクセル情報の転送をフレームタ
イミングに従って制御する転送制御手段を設けて構成し
たので、表示されるイメージを変更する場合、中央処理
手段はビットマツプメモリ上の修正領域の管理をする必
要がなくなり、これによりオーバヘッドが少なくなり、
ビットマツプメモリのピクセル情報をフレームメモリに
高速に転送でき、したがって画像処理速度の向上を図れ
るという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るディスプレイ装置の
構成を示すブロック図、第２図はこの実施例の動作を説
明するためのタイミングチャート、第３図は従来のディ
スプレイ装置の構成を示すブロック図である。 １・・・ＣＰＵ　（中央処理手段）、２・・・ビットマ
ツプメモリ、３・・・フレームバッファ（フレームメモ
リ）、４・・・表示器（表示手段）、５・・・転送制御
回路（転送制御手段）。

Claims (1)

【特許請求の範囲】
1. イメージの発生及び更新の制御などを行う中央処理手段
   と、上記イメージを表示画面上に対応するピクセル情報
   として記憶するビットマップメモリと、このビットマッ
   プメモリのピクセル情報を表示画面上に繰り返し表示さ
   せるためのフレームメモリと、このフレームメモリから
   読み出されたピクセル情報を表示画面上に表示する表示
   手段とを備えたディスプレイ装置において、上記中央処
   理手段からの指令を受け上記ビットマップメモリから上
   記フレームメモリへ１フレーム周期間で全容量のピクセ
   ル情報の転送をフレームタイミングに従って制御する転
   送制御手段を設けたことを特徴とするディスプレイ装置
   。