JPH10173505A - 固体リレー - Google Patents
固体リレーInfo
- Publication number
- JPH10173505A JPH10173505A JP8333965A JP33396596A JPH10173505A JP H10173505 A JPH10173505 A JP H10173505A JP 8333965 A JP8333965 A JP 8333965A JP 33396596 A JP33396596 A JP 33396596A JP H10173505 A JPH10173505 A JP H10173505A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- output
- input signal
- emitting diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000007787 solid Substances 0.000 title claims abstract description 19
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】誤動作を低減した固体リレーを提供する。
【解決手段】ディプレッション型のＭＯＳＦＥＴ２は、
ドレインが抵抗Ｒ1 を介して整流回路１の高電位側出力
端に、ゲートが整流回路１の低電位側出力端に、ゲート
・ソース間がバイアス抵抗Ｒ2 を介して夫々接続され
る。発光ダイオードＤ1 はＭＯＳＦＥＴ２のドレイン・
ソース間に抵抗Ｒ3 を介して接続される。フォトカプラ
ＰＣは発光ダイオードＤ1 とフォトトランジスタＴ2 か
ら構成され、フォトトランジスタＴ2 の出力間にトラン
ジスタＴ1 のベース・エミッタ間が接続される。バイア
ス抵抗Ｒ2 の両端電圧がしきい値電圧に達する前後で、
発光ダイオードＤ1 に流れる電流が大きく変化するの
で、トランジスタＴ1 の出力がオフ状態とオン状態の間
の中間状態となる電圧範囲を狭くなる。
ドレインが抵抗Ｒ1 を介して整流回路１の高電位側出力
端に、ゲートが整流回路１の低電位側出力端に、ゲート
・ソース間がバイアス抵抗Ｒ2 を介して夫々接続され
る。発光ダイオードＤ1 はＭＯＳＦＥＴ２のドレイン・
ソース間に抵抗Ｒ3 を介して接続される。フォトカプラ
ＰＣは発光ダイオードＤ1 とフォトトランジスタＴ2 か
ら構成され、フォトトランジスタＴ2 の出力間にトラン
ジスタＴ1 のベース・エミッタ間が接続される。バイア
ス抵抗Ｒ2 の両端電圧がしきい値電圧に達する前後で、
発光ダイオードＤ1 に流れる電流が大きく変化するの
で、トランジスタＴ1 の出力がオフ状態とオン状態の間
の中間状態となる電圧範囲を狭くなる。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子と受光素
子とを光結合し、受光素子の出力によって出力用スイッ
チ素子をオン・オフさせる固体リレー〔所謂、ソリッド
ステートリレー（ＳＳＲ）〕に関するものである。
子とを光結合し、受光素子の出力によって出力用スイッ
チ素子をオン・オフさせる固体リレー〔所謂、ソリッド
ステートリレー（ＳＳＲ）〕に関するものである。
【０００２】
【従来の技術】従来より、この種の固体リレーとして
は、図３に示すように、入力端子Ｔ11，Ｔ12間に交流の
入力信号ＶINが印加される整流回路１と、整流回路１の
出力端子間に抵抗Ｒ3 を介して接続された発光素子とし
ての発光ダイオードＤ1 と、発光ダイオードＤ1 ととも
にフォトカプラＰＣを構成し、発光ダイオードＤ1 から
の光を受光して導通する受光素子としてのフォトトラン
ジスタＴ2 と、フォトカプラＰＣの出力間にベース・エ
ミッタが接続された出力用スイッチ素子としてのトラン
ジスタＴ1 と、トランジスタＴ1 のコレクタ・ベース間
に接続された抵抗Ｒ 4 とを備えたものがあり、出力端子
Ｔ21，Ｔ22はトランジスタＴ1 のコレクタ・エミッタ端
子に夫々接続される。
は、図３に示すように、入力端子Ｔ11，Ｔ12間に交流の
入力信号ＶINが印加される整流回路１と、整流回路１の
出力端子間に抵抗Ｒ3 を介して接続された発光素子とし
ての発光ダイオードＤ1 と、発光ダイオードＤ1 ととも
にフォトカプラＰＣを構成し、発光ダイオードＤ1 から
の光を受光して導通する受光素子としてのフォトトラン
ジスタＴ2 と、フォトカプラＰＣの出力間にベース・エ
ミッタが接続された出力用スイッチ素子としてのトラン
ジスタＴ1 と、トランジスタＴ1 のコレクタ・ベース間
に接続された抵抗Ｒ 4 とを備えたものがあり、出力端子
Ｔ21，Ｔ22はトランジスタＴ1 のコレクタ・エミッタ端
子に夫々接続される。
【０００３】この固体リレーでは、図４（ａ）に示すよ
うに、発光ダイオードＤ1 に流れる電流Ｉ1 は、入力端
子Ｔ11，Ｔ12間に印加される入力信号ＶINの絶対値｜Ｖ
IN｜に比例して略直線的に変化する。発光ダイオードＤ
1 から放射される光は電流Ｉ 1 に応じて増加するので、
発光ダイオードＤ1 の光を受光してフォトトランジスタ
Ｔ2 に発生する光電流も除々に増加する。したがって、
トランジスタＴ1 のベース電位が入力信号ＶINの絶対値
｜ＶIN｜に応じて除々に変化し、図４（ｂ）に示すよう
に、トランジスタＴ1 の出力（コレクタ・エミッタ間）
もオフ状態からオン状態に除々に変化する。
うに、発光ダイオードＤ1 に流れる電流Ｉ1 は、入力端
子Ｔ11，Ｔ12間に印加される入力信号ＶINの絶対値｜Ｖ
IN｜に比例して略直線的に変化する。発光ダイオードＤ
1 から放射される光は電流Ｉ 1 に応じて増加するので、
発光ダイオードＤ1 の光を受光してフォトトランジスタ
Ｔ2 に発生する光電流も除々に増加する。したがって、
トランジスタＴ1 のベース電位が入力信号ＶINの絶対値
｜ＶIN｜に応じて除々に変化し、図４（ｂ）に示すよう
に、トランジスタＴ1 の出力（コレクタ・エミッタ間）
もオフ状態からオン状態に除々に変化する。
【０００４】また、図５に示すように、整流回路１の出
力端子間に、抵抗Ｒ1 の代わりに定電圧回路３を介して
発光ダイオードＤ1 が接続された固体リレーもあった。
なお、定電圧回路３以外の構成は、図３に示す固体リレ
ーと同様であるので、同一の構成要素については同一の
符号を付し、その説明を省略する。この固体リレーで
は、定電圧回路３が整流回路１の出力電圧を所定の電圧
Ｖ1にクランプする。したがって、図６（ａ）に示すよ
うに、発光ダイオードＤ1 に流れる電流Ｉ1 は、入力信
号ＶINの絶対値｜ＶIN｜が電圧Ｖ1 以下の範囲では、入
力信号ＶINに比例して略直線的に変化し、入力信号ＶIN
の絶対値｜ＶIN｜が電圧Ｖ1 を越えると略一定となる。
ここで、図６（ｂ）に示すように、入力信号Ｖ INの絶対
値｜ＶIN｜が電圧Ｖ1 となる前に、トランジスタＴ1 の
出力はオフ状態からオン状態に変化するので、入力信号
ＶINの絶対値｜ＶIN｜とトランジスタＴ 1 の出力の関係
は、図３の回路と略同様になる。
力端子間に、抵抗Ｒ1 の代わりに定電圧回路３を介して
発光ダイオードＤ1 が接続された固体リレーもあった。
なお、定電圧回路３以外の構成は、図３に示す固体リレ
ーと同様であるので、同一の構成要素については同一の
符号を付し、その説明を省略する。この固体リレーで
は、定電圧回路３が整流回路１の出力電圧を所定の電圧
Ｖ1にクランプする。したがって、図６（ａ）に示すよ
うに、発光ダイオードＤ1 に流れる電流Ｉ1 は、入力信
号ＶINの絶対値｜ＶIN｜が電圧Ｖ1 以下の範囲では、入
力信号ＶINに比例して略直線的に変化し、入力信号ＶIN
の絶対値｜ＶIN｜が電圧Ｖ1 を越えると略一定となる。
ここで、図６（ｂ）に示すように、入力信号Ｖ INの絶対
値｜ＶIN｜が電圧Ｖ1 となる前に、トランジスタＴ1 の
出力はオフ状態からオン状態に変化するので、入力信号
ＶINの絶対値｜ＶIN｜とトランジスタＴ 1 の出力の関係
は、図３の回路と略同様になる。
【０００５】
【発明が解決しようとする課題】上述した固体リレーで
は、両者とも、入力信号ＶINの変化に応じて、トランジ
スタＴ1 の出力がオン状態とオフ状態との間の中間状態
となる入力信号ＶINの電圧範囲が広くなっている。した
がって、トランジスタＴ1 の出力がオフ状態となる入力
信号ＶINの電圧範囲が相対的に狭くなるため、ノイズ等
によってトランジスタＴ1 が誤動作する可能性があっ
た。
は、両者とも、入力信号ＶINの変化に応じて、トランジ
スタＴ1 の出力がオン状態とオフ状態との間の中間状態
となる入力信号ＶINの電圧範囲が広くなっている。した
がって、トランジスタＴ1 の出力がオフ状態となる入力
信号ＶINの電圧範囲が相対的に狭くなるため、ノイズ等
によってトランジスタＴ1 が誤動作する可能性があっ
た。
【０００６】本発明は上記問題点に鑑みて為されたもの
であり、トランジスタＴ1 の出力がオン状態とオフ状態
との間の中間状態となる入力信号ＶINの電圧範囲を狭め
ることによって、誤動作を低減した固体リレーを提供す
ることを目的とするものである。
であり、トランジスタＴ1 の出力がオン状態とオフ状態
との間の中間状態となる入力信号ＶINの電圧範囲を狭め
ることによって、誤動作を低減した固体リレーを提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、交流の入力信号を整流する整
流回路と、整流回路の出力により点灯・消灯する発光素
子と、発光素子とともにフォトカプラを構成する受光素
子と、受光素子の導通によってオン・オフされる出力用
スイッチ素子とを備え、ゲート・ソース間にバイアス抵
抗が接続されたディプレッション型ＭＯＳＦＥＴを発光
素子と並列に接続しており、請求項２の発明では、交流
の入力信号を整流する整流回路と、整流回路の出力によ
り点灯・消灯する発光素子と、発光素子とともにフォト
カプラを構成する受光素子と、受光素子の導通によって
オン・オフされる出力用スイッチ素子とを備え、ゲート
・ソース間にバイアス抵抗が接続された接合型ＦＥＴを
発光素子と並列に接続しているので、バイアス抵抗に発
生する両端電圧がディプレッション型ＭＯＳＦＥＴ或い
は接合型ＦＥＴのしきい値電圧に達する前後で、発光素
子に流れる電流を大きく変化させることができる。した
がって、出力用スイッチ素子の出力がオフ状態とオン状
態との間の中間状態となる入力信号ＶINの電圧範囲を狭
くすることができる。
記目的を達成するために、交流の入力信号を整流する整
流回路と、整流回路の出力により点灯・消灯する発光素
子と、発光素子とともにフォトカプラを構成する受光素
子と、受光素子の導通によってオン・オフされる出力用
スイッチ素子とを備え、ゲート・ソース間にバイアス抵
抗が接続されたディプレッション型ＭＯＳＦＥＴを発光
素子と並列に接続しており、請求項２の発明では、交流
の入力信号を整流する整流回路と、整流回路の出力によ
り点灯・消灯する発光素子と、発光素子とともにフォト
カプラを構成する受光素子と、受光素子の導通によって
オン・オフされる出力用スイッチ素子とを備え、ゲート
・ソース間にバイアス抵抗が接続された接合型ＦＥＴを
発光素子と並列に接続しているので、バイアス抵抗に発
生する両端電圧がディプレッション型ＭＯＳＦＥＴ或い
は接合型ＦＥＴのしきい値電圧に達する前後で、発光素
子に流れる電流を大きく変化させることができる。した
がって、出力用スイッチ素子の出力がオフ状態とオン状
態との間の中間状態となる入力信号ＶINの電圧範囲を狭
くすることができる。
【０００８】
【発明の実施の形態】本実施形態の固体リレーは、図１
に示すように、入力端子Ｔ11，Ｔ12に交流の入力信号Ｖ
INが印加される整流回路１と、整流回路１の高電位側の
出力端に抵抗Ｒ1 を介してドレインが接続されるととも
に、整流回路１の低電位側の出力端にゲートが接続され
たディプレッション型のＭＯＳＦＥＴ２と、ＭＯＳＦＥ
Ｔ２のゲート・ソース間に接続されたバイアス抵抗Ｒ2
と、ＭＯＳＦＥＴ２のドレイン・ソース間に抵抗Ｒ3 を
介して接続された発光素子としての発光ダイオードＤ1
と、発光ダイオードＤ1 とともにフォトカプラＰＣを構
成し、発光ダイオードＤ 1 からの光を受光して光電流を
発生する受光素子としてのフォトトランジスタＴ 2 と、
フォトトランジスタＴ2 のコレクタ・エミッタ間にベー
ス・エミッタ間が接続された出力用スイッチ素子として
のトランジスタＴ1 と、トランジスタＴ1のコレクタ・
ベース間に接続された抵抗Ｒ4 とから構成される。
に示すように、入力端子Ｔ11，Ｔ12に交流の入力信号Ｖ
INが印加される整流回路１と、整流回路１の高電位側の
出力端に抵抗Ｒ1 を介してドレインが接続されるととも
に、整流回路１の低電位側の出力端にゲートが接続され
たディプレッション型のＭＯＳＦＥＴ２と、ＭＯＳＦＥ
Ｔ２のゲート・ソース間に接続されたバイアス抵抗Ｒ2
と、ＭＯＳＦＥＴ２のドレイン・ソース間に抵抗Ｒ3 を
介して接続された発光素子としての発光ダイオードＤ1
と、発光ダイオードＤ1 とともにフォトカプラＰＣを構
成し、発光ダイオードＤ 1 からの光を受光して光電流を
発生する受光素子としてのフォトトランジスタＴ 2 と、
フォトトランジスタＴ2 のコレクタ・エミッタ間にベー
ス・エミッタ間が接続された出力用スイッチ素子として
のトランジスタＴ1 と、トランジスタＴ1のコレクタ・
ベース間に接続された抵抗Ｒ4 とから構成される。
【０００９】ここで、ＭＯＳＦＥＴ２はディプレッショ
ン型（ノーマリ・オン型）であるので、バイアス抵抗Ｒ
2 の両端電圧がしきい値電圧よりも低い場合、ＭＯＳＦ
ＥＴ２はオンし、バイアス抵抗Ｒ2 の両端電圧がしきい
値電圧を越えると、ＭＯＳＦＥＴ２はオフする。したが
って、図２（ａ）に示すように、入力信号ＶINの絶対値
｜ＶIN｜が電圧ＶL よりも低く、バイアス抵抗Ｒ2 の両
端電圧がＭＯＳＦＥＴ２のしきい値電圧よりも低い場
合、整流回路１から抵抗Ｒ1 →ＭＯＳＦＥＴ２→バイア
ス抵抗Ｒ2の経路で電流Ｉ2 が流れ、発光ダイオードＤ
1 には電流Ｉ1 は流れない。
ン型（ノーマリ・オン型）であるので、バイアス抵抗Ｒ
2 の両端電圧がしきい値電圧よりも低い場合、ＭＯＳＦ
ＥＴ２はオンし、バイアス抵抗Ｒ2 の両端電圧がしきい
値電圧を越えると、ＭＯＳＦＥＴ２はオフする。したが
って、図２（ａ）に示すように、入力信号ＶINの絶対値
｜ＶIN｜が電圧ＶL よりも低く、バイアス抵抗Ｒ2 の両
端電圧がＭＯＳＦＥＴ２のしきい値電圧よりも低い場
合、整流回路１から抵抗Ｒ1 →ＭＯＳＦＥＴ２→バイア
ス抵抗Ｒ2の経路で電流Ｉ2 が流れ、発光ダイオードＤ
1 には電流Ｉ1 は流れない。
【００１０】そして、入力信号ＶINの絶対値｜ＶIN｜が
電圧ＶL よりも大きくなり、バイアス抵抗Ｒ2 の両端電
圧、すなわち、ゲート・ソース間の逆バイアス電圧が除
々に増加すると、整流回路１から抵抗Ｒ1 →ＭＯＳＦＥ
Ｔ２→バイアス抵抗Ｒ2 の経路で流れる電流Ｉ2 が除々
に低下し、整流回路１から抵抗Ｒ1 →抵抗Ｒ3 →発光ダ
イオードＤ1 →バイアス抵抗Ｒ2 の経路で発光ダイオー
ドＤ1 に流れる電流Ｉ 1 が除々に増加する。
電圧ＶL よりも大きくなり、バイアス抵抗Ｒ2 の両端電
圧、すなわち、ゲート・ソース間の逆バイアス電圧が除
々に増加すると、整流回路１から抵抗Ｒ1 →ＭＯＳＦＥ
Ｔ２→バイアス抵抗Ｒ2 の経路で流れる電流Ｉ2 が除々
に低下し、整流回路１から抵抗Ｒ1 →抵抗Ｒ3 →発光ダ
イオードＤ1 →バイアス抵抗Ｒ2 の経路で発光ダイオー
ドＤ1 に流れる電流Ｉ 1 が除々に増加する。
【００１１】さらに、入力信号ＶINの絶対値｜ＶIN｜が
電圧ＶH を越えて、バイアス抵抗Ｒ 2 の両端電圧がしき
い値電圧を越えると、ＭＯＳＦＥＴ２は完全にオフして
電流Ｉ2 が流れなくなり、発光ダイオードＤ1 のみに電
流Ｉ1 が流れる。このように、入力信号ＶINが電圧ＶL
から電圧ＶH に変化するまでの僅かの電圧範囲で、発光
ダイオードＤ1 に流れる電流Ｉ1 は大きく変化するの
で、固体リレーの出力がオン状態とオフ状態との間の中
間状態となる入力信号ＶINの電圧範囲を、従来の固体リ
レーに比べて狭くすることができる。したがって、固体
リレーの出力がオフ状態となる入力信号ＶINの電圧範囲
を相対的に広くすることができるので、ノイズ等による
固体リレーの誤動作を低減することができる。
電圧ＶH を越えて、バイアス抵抗Ｒ 2 の両端電圧がしき
い値電圧を越えると、ＭＯＳＦＥＴ２は完全にオフして
電流Ｉ2 が流れなくなり、発光ダイオードＤ1 のみに電
流Ｉ1 が流れる。このように、入力信号ＶINが電圧ＶL
から電圧ＶH に変化するまでの僅かの電圧範囲で、発光
ダイオードＤ1 に流れる電流Ｉ1 は大きく変化するの
で、固体リレーの出力がオン状態とオフ状態との間の中
間状態となる入力信号ＶINの電圧範囲を、従来の固体リ
レーに比べて狭くすることができる。したがって、固体
リレーの出力がオフ状態となる入力信号ＶINの電圧範囲
を相対的に広くすることができるので、ノイズ等による
固体リレーの誤動作を低減することができる。
【００１２】なお、本実施形態では、出力用スイッチ素
子としてディプレッション型のＭＯＳＦＥＴ２を用いて
いるが、出力用スイッチ素子としてＭＯＳＦＥＴ２の代
わりに接合型ＦＥＴを用いても同様の効果を得ることが
できる。
子としてディプレッション型のＭＯＳＦＥＴ２を用いて
いるが、出力用スイッチ素子としてＭＯＳＦＥＴ２の代
わりに接合型ＦＥＴを用いても同様の効果を得ることが
できる。
【００１３】
【発明の効果】請求項１の発明は、上述のように、交流
の入力信号を整流する整流回路と、整流回路の出力によ
り点灯・消灯する発光素子と、発光素子とともにフォト
カプラを構成する受光素子と、受光素子の導通によって
オン・オフされる出力用スイッチ素子とを備え、ゲート
・ソース間にバイアス抵抗が接続されたディプレッショ
ン型ＭＯＳＦＥＴを発光素子と並列に接続しており、請
求項２の発明は、交流の入力信号を整流する整流回路
と、整流回路の出力により点灯・消灯する発光素子と、
発光素子とともにフォトカプラを構成する受光素子と、
受光素子の導通によってオン・オフされる出力用スイッ
チ素子とを備え、ゲート・ソース間にバイアス抵抗が接
続された接合型ＦＥＴを発光素子と並列に接続している
ので、バイアス抵抗の両端電圧がディプレッション型Ｍ
ＯＳＦＥＴ或いは接合型ＦＥＴのしきい値電圧に達する
前後で、発光素子に流れる電流を大きく変化させること
ができる。したがって、出力用スイッチ素子の出力がオ
フ状態とオン状態との間の中間状態となる入力信号ＶIN
の電圧範囲を狭くすることができ、出力用スイッチ素子
の出力がオフ状態となる電圧範囲を相対的に広くするこ
とができるので、ノイズ等による誤動作を低減できると
いう効果がある。
の入力信号を整流する整流回路と、整流回路の出力によ
り点灯・消灯する発光素子と、発光素子とともにフォト
カプラを構成する受光素子と、受光素子の導通によって
オン・オフされる出力用スイッチ素子とを備え、ゲート
・ソース間にバイアス抵抗が接続されたディプレッショ
ン型ＭＯＳＦＥＴを発光素子と並列に接続しており、請
求項２の発明は、交流の入力信号を整流する整流回路
と、整流回路の出力により点灯・消灯する発光素子と、
発光素子とともにフォトカプラを構成する受光素子と、
受光素子の導通によってオン・オフされる出力用スイッ
チ素子とを備え、ゲート・ソース間にバイアス抵抗が接
続された接合型ＦＥＴを発光素子と並列に接続している
ので、バイアス抵抗の両端電圧がディプレッション型Ｍ
ＯＳＦＥＴ或いは接合型ＦＥＴのしきい値電圧に達する
前後で、発光素子に流れる電流を大きく変化させること
ができる。したがって、出力用スイッチ素子の出力がオ
フ状態とオン状態との間の中間状態となる入力信号ＶIN
の電圧範囲を狭くすることができ、出力用スイッチ素子
の出力がオフ状態となる電圧範囲を相対的に広くするこ
とができるので、ノイズ等による誤動作を低減できると
いう効果がある。
【図１】本実施形態の固体リレーを示す回路図である。
【図２】（ａ）は同上の入力信号と発光ダイオード及び
ＭＯＳＦＥＴを流れる電流との関係を示す波形図であ
り、（ｂ）は入力信号と出力の関係を示す波形図であ
る。
ＭＯＳＦＥＴを流れる電流との関係を示す波形図であ
り、（ｂ）は入力信号と出力の関係を示す波形図であ
る。
【図３】従来の固体リレーを示す回路図である。
【図４】（ａ）は同上の入力信号と発光ダイオードを流
れる電流との関係を示す波形図であり、（ｂ）は入力信
号と出力の関係を示す波形図である。
れる電流との関係を示す波形図であり、（ｂ）は入力信
号と出力の関係を示す波形図である。
【図５】従来の別の固体リレーを示す回路図である。
【図６】（ａ）は同上の入力信号と発光ダイオードを流
れる電流との関係を示す波形図であり、（ｂ）は入力信
号と出力の関係を示す波形図である。
れる電流との関係を示す波形図であり、（ｂ）は入力信
号と出力の関係を示す波形図である。
１ 整流回路 ２ ＭＯＳＦＥＴ Ｄ1 発光ダイオード ＰＣ フォトカプラ Ｒ1 ，Ｒ3 抵抗 Ｒ2 バイアス抵抗 Ｔ1 トランジスタ Ｔ2 フォトトランジスタ
Claims (2)
- 【請求項１】交流の入力信号を整流する整流回路と、前
記整流回路の出力により点灯・消灯する発光素子と、前
記発光素子とともにフォトカプラを構成する受光素子
と、前記受光素子の導通によってオン・オフされる出力
用スイッチ素子とを備え、ゲート・ソース間にバイアス
抵抗が接続されたディプレッション型ＭＯＳＦＥＴを前
記発光素子と並列に接続して成ることを特徴とする固体
リレー。 - 【請求項２】交流の入力信号を整流する整流回路と、前
記整流回路の出力により点灯・消灯する発光素子と、前
記発光素子とともにフォトカプラを構成する受光素子
と、前記受光素子の導通によってオン・オフされる出力
用スイッチ素子とを備え、ゲート・ソース間にバイアス
抵抗が接続された接合型ＦＥＴを前記発光素子と並列に
接続して成ることを特徴とする固体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333965A JPH10173505A (ja) | 1996-12-13 | 1996-12-13 | 固体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333965A JPH10173505A (ja) | 1996-12-13 | 1996-12-13 | 固体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173505A true JPH10173505A (ja) | 1998-06-26 |
Family
ID=18271977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8333965A Withdrawn JPH10173505A (ja) | 1996-12-13 | 1996-12-13 | 固体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173505A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114465609A (zh) * | 2020-11-10 | 2022-05-10 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种常闭型固体继电器 |
-
1996
- 1996-12-13 JP JP8333965A patent/JPH10173505A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114465609A (zh) * | 2020-11-10 | 2022-05-10 | 贵州振华群英电器有限公司（国营第八九一厂） | 一种常闭型固体继电器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840004280A (ko) | 표시 구동장치 | |
| KR840002176A (ko) | 반도체 집적회로 장치 | |
| US7148738B2 (en) | Systems, devices, and methods for providing control signals | |
| US4701639A (en) | Threshold detector circuit and method | |
| JPH10173505A (ja) | 固体リレー | |
| JP2801825B2 (ja) | フォトカプラ装置 | |
| US4220873A (en) | Temperature compensated switching circuit | |
| JPH0770749B2 (ja) | 光パルス検出回路 | |
| KR860009553A (ko) | 저전압 디지탈투 아날로그 변환기 | |
| JP3806108B2 (ja) | 半導体リレー装置 | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JPH0430824Y2 (ja) | ||
| JP3564235B2 (ja) | 半導体リレー回路 | |
| JPH0159838B2 (ja) | ||
| JPH01154620A (ja) | 半導体集積回路 | |
| JP2710678B2 (ja) | 半導体リレー回路 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JP4610723B2 (ja) | 光電センサ | |
| JP2733152B2 (ja) | 光絶縁回路 | |
| KR880001977Y1 (ko) | 원터치식 교번 스위칭 제어회로 | |
| JPS584279Y2 (ja) | 電子スイッチ回路 | |
| JPH04324712A (ja) | 光結合型リレー回路 | |
| JPS6182531A (ja) | フオトカプラ−スイツチ | |
| JPS62172813A (ja) | 半導体リレ−回路 | |
| JPH05129409A (ja) | 超低入力オプトアイソレ−ト検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |