JPH10173531A - 逐次比較型ａ／ｄ変換器及びそのテスト方法 - Google Patents
逐次比較型ａ／ｄ変換器及びそのテスト方法Info
- Publication number
- JPH10173531A JPH10173531A JP8352258A JP35225896A JPH10173531A JP H10173531 A JPH10173531 A JP H10173531A JP 8352258 A JP8352258 A JP 8352258A JP 35225896 A JP35225896 A JP 35225896A JP H10173531 A JPH10173531 A JP H10173531A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- converter
- tap selector
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 逐次比較型Ａ／Ｄ変換器におけるタップセレ
クタのオープン異常状態を検出できなかった。 【解決手段】 タップセレクタ１２は抵抗ストリング回
路１１のタップを選択する。電圧比較回路１３はタップ
セレクタ１２の出力電圧とアナログ入力電圧ＶINとを比
較する。逐次変換レジスタ１５は電圧比較回路１３の出
力に応じてアナログ入力電圧ＶINのディジタル値をビッ
ト毎に記憶する。タップセレクタ１２の出力と電圧比較
回路１３の入力との間にトランスファゲート１７を設
け、また、タップセレクタ１２の出力をプルアップさせ
るＰチャネルトランジスタ１８ａ及びナンド回路１８ｂ
を設け、さらに、タップセレクタ１２の出力をプルダウ
ンさせるＮチャネルトランジスタ１９ａ及びアンド回路
１９ｂを設けてある。
クタのオープン異常状態を検出できなかった。 【解決手段】 タップセレクタ１２は抵抗ストリング回
路１１のタップを選択する。電圧比較回路１３はタップ
セレクタ１２の出力電圧とアナログ入力電圧ＶINとを比
較する。逐次変換レジスタ１５は電圧比較回路１３の出
力に応じてアナログ入力電圧ＶINのディジタル値をビッ
ト毎に記憶する。タップセレクタ１２の出力と電圧比較
回路１３の入力との間にトランスファゲート１７を設
け、また、タップセレクタ１２の出力をプルアップさせ
るＰチャネルトランジスタ１８ａ及びナンド回路１８ｂ
を設け、さらに、タップセレクタ１２の出力をプルダウ
ンさせるＮチャネルトランジスタ１９ａ及びアンド回路
１９ｂを設けてある。
Description
【０００１】
【発明の属する技術分野】本発明は逐次比較型アナログ
／ディジタル（Ａ／Ｄ）変換器、特に、そのテスト方法
の改良に関する。
／ディジタル（Ａ／Ｄ）変換器、特に、そのテスト方法
の改良に関する。
【０００２】
【従来の技術】図５は従来の逐次比較型Ａ／Ｄ変換器及
びそのテスタを示すブロック回路図である。図５におい
て、１はＡ／Ｄ変換器、２はテスタである。Ａ／Ｄ変換
器１において、抵抗ストリング回路１１は電源端子Ｖ
REF、ＶSS間に接続され、その各タップ電圧はタップセ
レクタ１２によって選択されて電圧比較回路１３の一入
力に印加される。他方、電圧比較回路１３の他入力には
アナログ入力電圧ＶINがサンプルホールド回路１４を介
して印加される。そして、電圧比較回路１３の出力に応
じてアナログ入力電圧ＶINのディジタル値をビット毎に
逐次変換レジスタ１５に記憶される。制御回路１６はタ
ップセレクタ１２、サンプルホールド回路１４及び逐次
変換レジスタ１５を制御するものであって、たとえばマ
イクロコンピュータにより構成される。
びそのテスタを示すブロック回路図である。図５におい
て、１はＡ／Ｄ変換器、２はテスタである。Ａ／Ｄ変換
器１において、抵抗ストリング回路１１は電源端子Ｖ
REF、ＶSS間に接続され、その各タップ電圧はタップセ
レクタ１２によって選択されて電圧比較回路１３の一入
力に印加される。他方、電圧比較回路１３の他入力には
アナログ入力電圧ＶINがサンプルホールド回路１４を介
して印加される。そして、電圧比較回路１３の出力に応
じてアナログ入力電圧ＶINのディジタル値をビット毎に
逐次変換レジスタ１５に記憶される。制御回路１６はタ
ップセレクタ１２、サンプルホールド回路１４及び逐次
変換レジスタ１５を制御するものであって、たとえばマ
イクロコンピュータにより構成される。
【０００３】テスタ２は、テスト時にアナログ入力電圧
ＶINを発生するＤ／Ａ変換器２１を内蔵していると共
に、Ａ／Ｄ変換器１の逐次変換レジスタ１５の内容を読
出す機能、Ａ／Ｄ変換器１の制御回路１６にＡ／Ｄ開始
信号を発生する機能、制御回路１６からのＡ／Ｄ終了信
号を受信する機能を有する制御回路２２を内蔵してい
る。なお、この制御回路２２もマイクロコンピュータ等
で構成される。
ＶINを発生するＤ／Ａ変換器２１を内蔵していると共
に、Ａ／Ｄ変換器１の逐次変換レジスタ１５の内容を読
出す機能、Ａ／Ｄ変換器１の制御回路１６にＡ／Ｄ開始
信号を発生する機能、制御回路１６からのＡ／Ｄ終了信
号を受信する機能を有する制御回路２２を内蔵してい
る。なお、この制御回路２２もマイクロコンピュータ等
で構成される。
【０００４】Ａ／Ｄ変換器１はたとえば３ビット構成と
すれば、抵抗ストリング回路１１の各タップ電圧は図６
に示すごとく与えることができる。なお、この場合、Ｖ
REF＝４Ｖ、ＶSS＝０Ｖと設定すればよい。
すれば、抵抗ストリング回路１１の各タップ電圧は図６
に示すごとく与えることができる。なお、この場合、Ｖ
REF＝４Ｖ、ＶSS＝０Ｖと設定すればよい。
【０００５】次に、Ａ／Ｄ変換器１の制御回路１６の動
作を示す図７のフローチャートを参照してＡ／Ｄ変換動
作を説明する。図７のルーチンは外部たとえばテスタ２
よりＡ／Ｄ開始信号を受信することにより開始する。ス
テップ７０１では、サンプルホールド回路１４を動作さ
せてアナログ入力電圧ＶINをサンプルホールドする。
作を示す図７のフローチャートを参照してＡ／Ｄ変換動
作を説明する。図７のルーチンは外部たとえばテスタ２
よりＡ／Ｄ開始信号を受信することにより開始する。ス
テップ７０１では、サンプルホールド回路１４を動作さ
せてアナログ入力電圧ＶINをサンプルホールドする。
【０００６】ステップ７０２では、最上位ビットＤ2決
定用のタップ電圧を選択するためにタップセレクタ１２
を選択動作させる。たとえば、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、１）＝１．７５Ｖを選択する。この結果、Ｖ
IN＞１．７５Ｖのときのみ、電圧比較回路１３の出力は
“１”となり、他の場合には“０”となる。次いで、ス
テップ７０３にて逐次変換レジスタ１５のビットＤ2に
電圧比較回路１３の出力を書込む。たとえば、ＶIN＞
１．７５ＶであればＤ2＝“１”と確定する。
定用のタップ電圧を選択するためにタップセレクタ１２
を選択動作させる。たとえば、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、１）＝１．７５Ｖを選択する。この結果、Ｖ
IN＞１．７５Ｖのときのみ、電圧比較回路１３の出力は
“１”となり、他の場合には“０”となる。次いで、ス
テップ７０３にて逐次変換レジスタ１５のビットＤ2に
電圧比較回路１３の出力を書込む。たとえば、ＶIN＞
１．７５ＶであればＤ2＝“１”と確定する。
【０００７】次に、ステップ７０４では、ビットＤ1決
定用のタップ電圧を選択するためにタップセレクタ１２
を選択動作させる。たとえば、Ｄ2＝“１”が確定して
いれば、（Ｄ2、Ｄ1、Ｄ0）＝（１、０、１）＝２．７
５Ｖを選択する。この結果、ＶIN＞２．７５Ｖのときの
み、電圧比較回路１３の出力は“１”となり、他の場合
には“０”となる。次いで、ステップ７０５にて逐次変
換レジスタ１５のビットＤ1に電圧比較回路１３の出力
を書込む。たとえば、ＶIN≦２．７５ＶであればＤ1＝
“０”と確定する。
定用のタップ電圧を選択するためにタップセレクタ１２
を選択動作させる。たとえば、Ｄ2＝“１”が確定して
いれば、（Ｄ2、Ｄ1、Ｄ0）＝（１、０、１）＝２．７
５Ｖを選択する。この結果、ＶIN＞２．７５Ｖのときの
み、電圧比較回路１３の出力は“１”となり、他の場合
には“０”となる。次いで、ステップ７０５にて逐次変
換レジスタ１５のビットＤ1に電圧比較回路１３の出力
を書込む。たとえば、ＶIN≦２．７５ＶであればＤ1＝
“０”と確定する。
【０００８】次に、ステップ７０５では、最下位ビット
Ｄ0決定用のタップ電圧を選択するためにタップセレク
タ１２を選択動作させる。たとえば、Ｄ2＝“１”、Ｄ1
＝“０”が確定していれば、（Ｄ2、Ｄ1、Ｄ0）＝
（１、０、０）＝２．２５Ｖを選択する。この結果、Ｖ
IN＞２．２５Ｖのときのみ、電圧比較回路１３の出力は
“１”となり、他の場合には“０”となる。次いで、ス
テップ７０７にて逐次変換レジスタ１５のビットＤ0に
電圧比較回路１３の出力を書込む。たとえば、ＶIN≦
２．２５ＶであればＤ0＝“１”と確定する。これによ
り、（Ｄ2、Ｄ1、Ｄ0）はたとえば（１、０、１）と確
定する。
Ｄ0決定用のタップ電圧を選択するためにタップセレク
タ１２を選択動作させる。たとえば、Ｄ2＝“１”、Ｄ1
＝“０”が確定していれば、（Ｄ2、Ｄ1、Ｄ0）＝
（１、０、０）＝２．２５Ｖを選択する。この結果、Ｖ
IN＞２．２５Ｖのときのみ、電圧比較回路１３の出力は
“１”となり、他の場合には“０”となる。次いで、ス
テップ７０７にて逐次変換レジスタ１５のビットＤ0に
電圧比較回路１３の出力を書込む。たとえば、ＶIN≦
２．２５ＶであればＤ0＝“１”と確定する。これによ
り、（Ｄ2、Ｄ1、Ｄ0）はたとえば（１、０、１）と確
定する。
【０００９】次いで、ステップ７０８にてＡ／Ｄ終了信
号を外部たとえばテスタ２に通知し、ステップ７０９に
てこのルーチンは終了する。
号を外部たとえばテスタ２に通知し、ステップ７０９に
てこのルーチンは終了する。
【００１０】次に、テスタ２の制御回路２２の動作を示
す図８のフローチャートを参照してＡ／Ｄ変換器のテス
ト動作を説明する。始めに、ステップ８０１にて基準電
圧をＤ／Ａ変換器２１により発生しておく。
す図８のフローチャートを参照してＡ／Ｄ変換器のテス
ト動作を説明する。始めに、ステップ８０１にて基準電
圧をＤ／Ａ変換器２１により発生しておく。
【００１１】次に、ステップ８０２にてＡ／Ｄ開始信号
をＡ／Ｄ変換器１の制御回路１６に送出する。この結
果、Ａ／Ｄ変換器１は図７のフローチャートに従って基
準電圧に対してＡ／Ｄ変換を実行することになる。
をＡ／Ｄ変換器１の制御回路１６に送出する。この結
果、Ａ／Ｄ変換器１は図７のフローチャートに従って基
準電圧に対してＡ／Ｄ変換を実行することになる。
【００１２】ステップ８０３では、Ａ／Ｄ変換器１から
のＡ／Ｄ終了信号を待ち、Ａ／Ｄ終了信号の受信後にス
テップ８０４に進む。ステップ８０４では、Ａ／Ｄ変換
器１の逐次変換レジスタ１５のディジタル値を読出し、
基準電圧の期待値の許容範囲と比較することによりＡ／
Ｄ変換の動作を判定する。ディジタル値が許容範囲内で
あればステップ８０５に進み、ディジタル値が許容範囲
外であればステップ８０７に進む。
のＡ／Ｄ終了信号を待ち、Ａ／Ｄ終了信号の受信後にス
テップ８０４に進む。ステップ８０４では、Ａ／Ｄ変換
器１の逐次変換レジスタ１５のディジタル値を読出し、
基準電圧の期待値の許容範囲と比較することによりＡ／
Ｄ変換の動作を判定する。ディジタル値が許容範囲内で
あればステップ８０５に進み、ディジタル値が許容範囲
外であればステップ８０７に進む。
【００１３】ステップ８０５は他の基準電圧があるか否
かを判別し、他の基準電圧があればステップ８０１に戻
してステップ８０１〜８０４を再び実行させる。たとえ
ば３ビット構成のＡ／Ｄ変換器であれば、８個のディジ
タル値０００〜１１１に相当する８個の基準電圧を準備
する。ステップ８０６では、Ａ／Ｄ変換器１のテストは
正常とし、ステップ８０７ではＡ／Ｄ変換器１のテスト
は異常とし、このルーチンは終了する。
かを判別し、他の基準電圧があればステップ８０１に戻
してステップ８０１〜８０４を再び実行させる。たとえ
ば３ビット構成のＡ／Ｄ変換器であれば、８個のディジ
タル値０００〜１１１に相当する８個の基準電圧を準備
する。ステップ８０６では、Ａ／Ｄ変換器１のテストは
正常とし、ステップ８０７ではＡ／Ｄ変換器１のテスト
は異常とし、このルーチンは終了する。
【００１４】
【発明が解決しようとする課題】しかしながら、図５の
Ａ／Ｄ変換器１においては、タップセレクタ１２にオー
プン異常状態があった場合にも、Ａ／Ｄ変換器１は正常
とされてしまう。たとえば、ディジタル値（０１０）に
相当する箇所がオープン故障の場合には、Ａ／Ｄ変換器
１の出力は（０１１）となる。この場合、ステップ８０
４の判定における許容範囲は±１ＬＳＢであるので正常
とされる。このように、（００１）から（０１１）に飛
びオープン異常状態のミッシングコード（０１０）を検
出できないという課題がある。
Ａ／Ｄ変換器１においては、タップセレクタ１２にオー
プン異常状態があった場合にも、Ａ／Ｄ変換器１は正常
とされてしまう。たとえば、ディジタル値（０１０）に
相当する箇所がオープン故障の場合には、Ａ／Ｄ変換器
１の出力は（０１１）となる。この場合、ステップ８０
４の判定における許容範囲は±１ＬＳＢであるので正常
とされる。このように、（００１）から（０１１）に飛
びオープン異常状態のミッシングコード（０１０）を検
出できないという課題がある。
【００１５】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、第１、第２の電源端子間に接続された抵
抗ストリング回路と、抵抗ストリング回路のタップを選
択するタップセレクタと、タップセレクタの出力電圧と
アナログ入力電圧とを比較する電圧比較回路と、電圧比
較回路の出力に応じてアナログ入力電圧のディジタル値
をビット毎に記憶する逐次変換レジスタと、を具備し、
逐次変換レジスタのディジタル値に基づいてタップセレ
クタを選択動作させてアナログ入力電圧をディジタル値
に変換する逐次比較型Ａ／Ｄ変換器において、タップセ
レクタの出力電圧をプルアップするプルアップ回路と、
タップセレクタの出力電圧をプルダウンするプルダウン
回路を設け、電圧比較回路の比較動作前にプルアップ回
路を動作させる第１のテストモードと、電圧比較回路の
比較動作前にプルダウン回路を動作させる第２のテスト
モード動作とを可能したものである。これにより、２つ
のテストモード動作に基づいてＡ／Ｄ変換されたディジ
タル値を比較することによりミッシングコードを検出す
るようにした。
めに本発明は、第１、第２の電源端子間に接続された抵
抗ストリング回路と、抵抗ストリング回路のタップを選
択するタップセレクタと、タップセレクタの出力電圧と
アナログ入力電圧とを比較する電圧比較回路と、電圧比
較回路の出力に応じてアナログ入力電圧のディジタル値
をビット毎に記憶する逐次変換レジスタと、を具備し、
逐次変換レジスタのディジタル値に基づいてタップセレ
クタを選択動作させてアナログ入力電圧をディジタル値
に変換する逐次比較型Ａ／Ｄ変換器において、タップセ
レクタの出力電圧をプルアップするプルアップ回路と、
タップセレクタの出力電圧をプルダウンするプルダウン
回路を設け、電圧比較回路の比較動作前にプルアップ回
路を動作させる第１のテストモードと、電圧比較回路の
比較動作前にプルダウン回路を動作させる第２のテスト
モード動作とを可能したものである。これにより、２つ
のテストモード動作に基づいてＡ／Ｄ変換されたディジ
タル値を比較することによりミッシングコードを検出す
るようにした。
【００１６】
【発明の実施の形態】図１は本発明に係る逐次比較型Ａ
／Ｄ変換器及びテスタを示すブロック回路図である。図
１のＡ／Ｄ変換器１においては、図５のタップセレクタ
１２の出力と電圧比較回路１３の入力との間にトランス
ファゲート１７を設け、また、タップセレクタ１２の出
力をプルアップさせるＰチャネルトランジスタ１８ａ及
びナンド回路１８ｂを設け、さらに、タップセレクタ１
２の出力をプルダウンさせるＮチャネルトランジスタ１
９ａ及びアンド回路１９ｂを設けてある。ここで、電源
電圧ＶREFは抵抗ストリング回路１１の最大タップ電圧
たとえば３．７５Ｖ以上であればよく、接地電圧ＧＮＤ
は抵抗ストリング回路１１の最小タップ電圧０．２５Ｖ
以下の電圧でもよい。これにより、Ａ／Ｄ変換器１のテ
スト時には、後述のプルアップ動作によるテストモード
Ａとプルダウン動作によるテストモードＢを行えること
になる。
／Ｄ変換器及びテスタを示すブロック回路図である。図
１のＡ／Ｄ変換器１においては、図５のタップセレクタ
１２の出力と電圧比較回路１３の入力との間にトランス
ファゲート１７を設け、また、タップセレクタ１２の出
力をプルアップさせるＰチャネルトランジスタ１８ａ及
びナンド回路１８ｂを設け、さらに、タップセレクタ１
２の出力をプルダウンさせるＮチャネルトランジスタ１
９ａ及びアンド回路１９ｂを設けてある。ここで、電源
電圧ＶREFは抵抗ストリング回路１１の最大タップ電圧
たとえば３．７５Ｖ以上であればよく、接地電圧ＧＮＤ
は抵抗ストリング回路１１の最小タップ電圧０．２５Ｖ
以下の電圧でもよい。これにより、Ａ／Ｄ変換器１のテ
スト時には、後述のプルアップ動作によるテストモード
Ａとプルダウン動作によるテストモードＢを行えること
になる。
【００１７】また、Ａ／Ｄ変換器１の制御回路１６はＡ
／Ｄ開始信号入力端子として、２種類、つまり、通常の
Ａ／Ｄ変換用端子及びテストＡ／Ｄ変換用端子を備えて
おり、これにより、制御回路１６は通常動作かテスト動
作かを識別することができる。
／Ｄ開始信号入力端子として、２種類、つまり、通常の
Ａ／Ｄ変換用端子及びテストＡ／Ｄ変換用端子を備えて
おり、これにより、制御回路１６は通常動作かテスト動
作かを識別することができる。
【００１８】次に、Ａ／Ｄ変換器１の制御回路１６の動
作を示す図２のフローチャートを参照してＡ／Ｄ変換動
作を説明する。図２においては、図７において、ステッ
プ２０１〜２０９を付加したものである。すなわち、通
常のＡ／Ｄ変換時には、ステップ２０１からステップ２
０２に進み、制御信号φを“０”とする。従って、トラ
ンスファゲート１７はオン状態、トランジスタ１８ａ、
１９ａはオフ状態となり、図１のＡ／Ｄ変換器１は図５
のＡ／Ｄ変換器１と同一となる。この状態で、図２のス
テップ７０１〜７０８のフローつまり図７のフローチャ
ートが実行されるので、制御回路１６の動作も図７の場
合と同一となる。
作を示す図２のフローチャートを参照してＡ／Ｄ変換動
作を説明する。図２においては、図７において、ステッ
プ２０１〜２０９を付加したものである。すなわち、通
常のＡ／Ｄ変換時には、ステップ２０１からステップ２
０２に進み、制御信号φを“０”とする。従って、トラ
ンスファゲート１７はオン状態、トランジスタ１８ａ、
１９ａはオフ状態となり、図１のＡ／Ｄ変換器１は図５
のＡ／Ｄ変換器１と同一となる。この状態で、図２のス
テップ７０１〜７０８のフローつまり図７のフローチャ
ートが実行されるので、制御回路１６の動作も図７の場
合と同一となる。
【００１９】次に、テストＡ／Ｄ変換時について説明す
る。ここで、ディジタル値（０１０）に相当するタップ
セレクタ１２の箇所がオープン異常状態であると仮定す
る。始めに、テストモードＡ（後述の図３のフローにて
決定される）について説明する。この場合、ステップ２
０１からステップ２０３に進み、サンプルホールド回路
１４を動作させてアナログ入力電圧ＶINたとえば１Ｖを
サンプルホールドする。
る。ここで、ディジタル値（０１０）に相当するタップ
セレクタ１２の箇所がオープン異常状態であると仮定す
る。始めに、テストモードＡ（後述の図３のフローにて
決定される）について説明する。この場合、ステップ２
０１からステップ２０３に進み、サンプルホールド回路
１４を動作させてアナログ入力電圧ＶINたとえば１Ｖを
サンプルホールドする。
【００２０】次に、ステップ２０４では、制御信号φを
“１”としてプルアップ（充電）動作行う。また、最上
位ビットＤ2決定用のタップ電圧を選択するためにタッ
プセレクタ１２を選択動作させる。たとえば、（Ｄ2、
Ｄ1、Ｄ0）＝（０、１、１）＝１．７５Ｖを選択する。
次いで、ステップ２０５に進み、制御信号φを“０”と
してプルアップ動作を停止する。この結果、ＶIN＜１．
７５Ｖであるので、電圧比較回路１３の出力は“０”と
なる。従って、逐次変換レジスタ１５のビットＤ2に電
圧比較回路１３の出力“０”を書込む。これにより、Ｄ
2＝“０”と確定する。
“１”としてプルアップ（充電）動作行う。また、最上
位ビットＤ2決定用のタップ電圧を選択するためにタッ
プセレクタ１２を選択動作させる。たとえば、（Ｄ2、
Ｄ1、Ｄ0）＝（０、１、１）＝１．７５Ｖを選択する。
次いで、ステップ２０５に進み、制御信号φを“０”と
してプルアップ動作を停止する。この結果、ＶIN＜１．
７５Ｖであるので、電圧比較回路１３の出力は“０”と
なる。従って、逐次変換レジスタ１５のビットＤ2に電
圧比較回路１３の出力“０”を書込む。これにより、Ｄ
2＝“０”と確定する。
【００２１】次に、ステップ２０６では、制御信号φを
“１”としてプルアップ動作を行う。また、ビットＤ1
決定用のタップ電圧を選択するためにタップセレクタ１
２を選択動作させる。たとえば、Ｄ2＝“０”が確定し
ているので、（Ｄ2、Ｄ1、Ｄ0）＝（０、０、１）＝
０．７５Ｖを選択する。次いで、ステップ２０７に進
み、制御信号φを“０”としてプルアップ動作を停止す
る。この結果、ＶIN＞０．７５Ｖであるので、電圧比較
回路１３の出力は“１”となる。従って、逐次変換レジ
スタ１５のビットＤ1に電圧比較回路１３の出力“１”
を書込む。これにより、Ｄ1＝“１”と確定する。
“１”としてプルアップ動作を行う。また、ビットＤ1
決定用のタップ電圧を選択するためにタップセレクタ１
２を選択動作させる。たとえば、Ｄ2＝“０”が確定し
ているので、（Ｄ2、Ｄ1、Ｄ0）＝（０、０、１）＝
０．７５Ｖを選択する。次いで、ステップ２０７に進
み、制御信号φを“０”としてプルアップ動作を停止す
る。この結果、ＶIN＞０．７５Ｖであるので、電圧比較
回路１３の出力は“１”となる。従って、逐次変換レジ
スタ１５のビットＤ1に電圧比較回路１３の出力“１”
を書込む。これにより、Ｄ1＝“１”と確定する。
【００２２】次に、ステップ２０８では、制御信号φを
“１”としてプルアップ動作を行う。また、最下位ビッ
トＤ0決定用のタップ電圧を選択するためにタップセレ
クタ１２を選択動作させる。たとえば、Ｄ2＝“０”、
Ｄ1＝“１”が確定しているので、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、０）＝１．２５Ｖを選択する。次いで、ステ
ップ２０９に進み、制御信号φを“０”としてプルアッ
プ動作を停止する。この結果、ＶIN＞１．２５Ｖである
ので、電圧比較回路１３の出力は“１”となるはずだ
が、（０１０）はオープン異常状態であるので、１．２
５Ｖはタップセレクタ１２から出力されない。この場合
には、ステップ２０８にてプルアップされた電圧ＶREF
（＝４Ｖ）がタップセレクタ１２から出力されているの
で、電圧比較回路１３の出力は“０”となる。逐次変換
レジスタ１５のビットＤ0に電圧比較回路１３の出力
“０”を書込む。これにより、Ｄ0＝“０”と確定す
る。つまり、テストモードＡにより（Ｄ2、Ｄ1、Ｄ0）
はたとえば（０、１、０）と確定する。
“１”としてプルアップ動作を行う。また、最下位ビッ
トＤ0決定用のタップ電圧を選択するためにタップセレ
クタ１２を選択動作させる。たとえば、Ｄ2＝“０”、
Ｄ1＝“１”が確定しているので、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、０）＝１．２５Ｖを選択する。次いで、ステ
ップ２０９に進み、制御信号φを“０”としてプルアッ
プ動作を停止する。この結果、ＶIN＞１．２５Ｖである
ので、電圧比較回路１３の出力は“１”となるはずだ
が、（０１０）はオープン異常状態であるので、１．２
５Ｖはタップセレクタ１２から出力されない。この場合
には、ステップ２０８にてプルアップされた電圧ＶREF
（＝４Ｖ）がタップセレクタ１２から出力されているの
で、電圧比較回路１３の出力は“０”となる。逐次変換
レジスタ１５のビットＤ0に電圧比較回路１３の出力
“０”を書込む。これにより、Ｄ0＝“０”と確定す
る。つまり、テストモードＡにより（Ｄ2、Ｄ1、Ｄ0）
はたとえば（０、１、０）と確定する。
【００２３】次いで、ステップ７０８にてＡ／Ｄ終了信
号をテスタ２に通知し、ステップ７０９にてこのルーチ
ンは終了する。
号をテスタ２に通知し、ステップ７０９にてこのルーチ
ンは終了する。
【００２４】次に、テストモードＢ（後述の図３のフロ
ーにて決定される）について説明する。この場合も、ス
テップ２０１からステップ２０３に進み、サンプルホー
ルド回路１４を動作させてアナログ入力電圧ＶINたとえ
ば１Ｖをサンプルホールドする。
ーにて決定される）について説明する。この場合も、ス
テップ２０１からステップ２０３に進み、サンプルホー
ルド回路１４を動作させてアナログ入力電圧ＶINたとえ
ば１Ｖをサンプルホールドする。
【００２５】次に、ステップ２０４では、制御信号φを
“１”としてプルダウン（放電）動作最上位ビットＤ2
決定用のタップ電圧を選択するためにタップセレクタ１
２を選択動作させる。たとえば、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、１）＝１．７５Ｖを選択する。次いで、ステ
ップ２０５に進み、制御信号φを“０”としてプルダウ
ン動作を停止する。この結果、ＶIN＜１．７５Ｖである
ので、電圧比較回路１３の出力は“０”となる。従っ
て、逐次変換レジスタ１５のビットＤ2に電圧比較回路
１３の出力“０”を書込む。これにより、Ｄ2＝“０”
と確定する。
“１”としてプルダウン（放電）動作最上位ビットＤ2
決定用のタップ電圧を選択するためにタップセレクタ１
２を選択動作させる。たとえば、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、１）＝１．７５Ｖを選択する。次いで、ステ
ップ２０５に進み、制御信号φを“０”としてプルダウ
ン動作を停止する。この結果、ＶIN＜１．７５Ｖである
ので、電圧比較回路１３の出力は“０”となる。従っ
て、逐次変換レジスタ１５のビットＤ2に電圧比較回路
１３の出力“０”を書込む。これにより、Ｄ2＝“０”
と確定する。
【００２６】次に、ステップ２０６では、制御信号φを
“１”としてプルダウン動作を行う。また、ビットＤ1
決定用のタップ電圧を選択するためにタップセレクタ１
２を選択動作させる。たとえば、Ｄ2＝“０”が確定し
ているので、（Ｄ2、Ｄ1、Ｄ0）＝（０、０、１）＝
０．７５Ｖを選択する。次いで、ステップ２０７に進
み、制御信号φを“０”としてプルダウン動作を停止す
る。この結果、ＶIN＞０．７５Ｖであるので、電圧比較
回路１３の出力は“１”となる。従って、逐次変換レジ
スタ１５のビットＤ1に電圧比較回路１３の出力“１”
を書込む。これにより、Ｄ1＝“１”と確定する。
“１”としてプルダウン動作を行う。また、ビットＤ1
決定用のタップ電圧を選択するためにタップセレクタ１
２を選択動作させる。たとえば、Ｄ2＝“０”が確定し
ているので、（Ｄ2、Ｄ1、Ｄ0）＝（０、０、１）＝
０．７５Ｖを選択する。次いで、ステップ２０７に進
み、制御信号φを“０”としてプルダウン動作を停止す
る。この結果、ＶIN＞０．７５Ｖであるので、電圧比較
回路１３の出力は“１”となる。従って、逐次変換レジ
スタ１５のビットＤ1に電圧比較回路１３の出力“１”
を書込む。これにより、Ｄ1＝“１”と確定する。
【００２７】次に、ステップ２０８では、制御信号φを
“１”としてプルダウン動作を行う。また、最下位ビッ
トＤ0決定用のタップ電圧を選択するためにタップセレ
クタ１２を選択動作させる。たとえば、Ｄ2＝“０”、
Ｄ1＝“１”が確定しているので、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、０）＝１．２５Ｖを選択する。次いで、ステ
ップ２０９に進み、制御信号φを“０”としてプルダウ
ン動作を停止する。この結果、ＶIN＞１．２５Ｖである
ので、電圧比較回路１３の出力は“１”となるはずだ
が、（０１０）はオープン異常状態であるので、１．２
５Ｖはタップセレクタ１２から出力されない。この場合
には、ステップ２０８にてプルダウンされた電圧ＧＮＤ
（＝０Ｖ）がタップセレクタ１２から出力されているの
で、電圧比較回路１３の出力は“１”となる。逐次変換
レジスタ１５のビットＤ0に電圧比較回路１３の出力
“１”を書込む。これにより、Ｄ0＝“１”と確定す
る。つまり、テストモードＢにより（Ｄ2、Ｄ1、Ｄ0）
はたとえば（０、１、１）と確定する。
“１”としてプルダウン動作を行う。また、最下位ビッ
トＤ0決定用のタップ電圧を選択するためにタップセレ
クタ１２を選択動作させる。たとえば、Ｄ2＝“０”、
Ｄ1＝“１”が確定しているので、（Ｄ2、Ｄ1、Ｄ0）＝
（０、１、０）＝１．２５Ｖを選択する。次いで、ステ
ップ２０９に進み、制御信号φを“０”としてプルダウ
ン動作を停止する。この結果、ＶIN＞１．２５Ｖである
ので、電圧比較回路１３の出力は“１”となるはずだ
が、（０１０）はオープン異常状態であるので、１．２
５Ｖはタップセレクタ１２から出力されない。この場合
には、ステップ２０８にてプルダウンされた電圧ＧＮＤ
（＝０Ｖ）がタップセレクタ１２から出力されているの
で、電圧比較回路１３の出力は“１”となる。逐次変換
レジスタ１５のビットＤ0に電圧比較回路１３の出力
“１”を書込む。これにより、Ｄ0＝“１”と確定す
る。つまり、テストモードＢにより（Ｄ2、Ｄ1、Ｄ0）
はたとえば（０、１、１）と確定する。
【００２８】次いで、ステップ７０８にてＡ／Ｄ終了信
号をテスタ２に通知し、ステップ７０９にてこのルーチ
ンは終了する。
号をテスタ２に通知し、ステップ７０９にてこのルーチ
ンは終了する。
【００２９】次に、テスタ２の制御回路２２の動作を示
す図３のフローチャートを参照してＡ／Ｄ変換器のテス
ト動作を説明する。始めに、ステップ３０１にて基準電
圧をＤ／Ａ変換器２１により発生しておく。
す図３のフローチャートを参照してＡ／Ｄ変換器のテス
ト動作を説明する。始めに、ステップ３０１にて基準電
圧をＤ／Ａ変換器２１により発生しておく。
【００３０】次に、ステップ３０２に進み、各制御信号
Ａ、Ｂを“１”、“０”とすることによりＡ／Ｄ変換器
１をテストモードＡの状態つまりプルアップ動作を可能
にしておく。
Ａ、Ｂを“１”、“０”とすることによりＡ／Ｄ変換器
１をテストモードＡの状態つまりプルアップ動作を可能
にしておく。
【００３１】次に、ステップ３０３にてＡ／Ｄ開始信号
をＡ／Ｄ変換器１の制御回路１６に送出する。この結
果、Ａ／Ｄ変換器１は図２のフローチャートに従って基
準電圧に対してプルアップ動作によるテストＡ／Ｄ変換
を実行することになる。
をＡ／Ｄ変換器１の制御回路１６に送出する。この結
果、Ａ／Ｄ変換器１は図２のフローチャートに従って基
準電圧に対してプルアップ動作によるテストＡ／Ｄ変換
を実行することになる。
【００３２】ステップ３０４では、Ａ／Ｄ変換器１から
のＡ／Ｄ終了信号を待ち、Ａ／Ｄ終了信号の受信後にス
テップ３０５に進む。ステップ３０５では、Ａ／Ｄ変換
器１の逐次変換レジスタ１５のディジタル値を読出し、
ＤＡとしてたとえば（０、１、０）をレジスタ等に記憶
しておく。
のＡ／Ｄ終了信号を待ち、Ａ／Ｄ終了信号の受信後にス
テップ３０５に進む。ステップ３０５では、Ａ／Ｄ変換
器１の逐次変換レジスタ１５のディジタル値を読出し、
ＤＡとしてたとえば（０、１、０）をレジスタ等に記憶
しておく。
【００３３】次に、ステップ３０６に進み、各制御信号
Ａ、Ｂを“０”、“１”とすることによりＡ／Ｄ変換器
１をテストモードＢの状態つまりプルダウン動作を可能
にしておく。
Ａ、Ｂを“０”、“１”とすることによりＡ／Ｄ変換器
１をテストモードＢの状態つまりプルダウン動作を可能
にしておく。
【００３４】次に、ステップ３０７にてＡ／Ｄ開始信号
をＡ／Ｄ変換器１の制御回路１６に送出する。この結
果、Ａ／Ｄ変換器１は図２のフローチャートに従って基
準電圧に対してプルダウン動作によるテストＡ／Ｄ変換
を実行することになる。
をＡ／Ｄ変換器１の制御回路１６に送出する。この結
果、Ａ／Ｄ変換器１は図２のフローチャートに従って基
準電圧に対してプルダウン動作によるテストＡ／Ｄ変換
を実行することになる。
【００３５】ステップ３０８では、Ａ／Ｄ変換器１から
のＡ／Ｄ終了信号を待ち、Ａ／Ｄ終了信号の受信後にス
テップ３０９に進む。ステップ３０９では、Ａ／Ｄ変換
器１の逐次変換レジスタ１５のディジタル値を読出し、
ＤＢとしてたとえば（０、１、１）を読出す。ここで、
ステップ３０５にて読出されたディジタル値ＤＡと今回
読出されたディジタル値ＤＢと比較する。この結果、Ｄ
Ａ＝ＤＢであればステップ３１０に進み、ＤＡ≠ＤＢで
あればステップ３１２に進む。
のＡ／Ｄ終了信号を待ち、Ａ／Ｄ終了信号の受信後にス
テップ３０９に進む。ステップ３０９では、Ａ／Ｄ変換
器１の逐次変換レジスタ１５のディジタル値を読出し、
ＤＢとしてたとえば（０、１、１）を読出す。ここで、
ステップ３０５にて読出されたディジタル値ＤＡと今回
読出されたディジタル値ＤＢと比較する。この結果、Ｄ
Ａ＝ＤＢであればステップ３１０に進み、ＤＡ≠ＤＢで
あればステップ３１２に進む。
【００３６】ステップ３１０は他の基準電圧があるか否
かを判別し、他の基準電圧があればステップ３０１に戻
してステップ３０１〜３０９を再び実行させる。たとえ
ば３ビット構成のＡ／Ｄ変換器であれば、８個のディジ
タル値０００〜１１１に相当する８個の基準電圧を準備
する。ステップ３１１では、Ａ／Ｄ変換器１のテストは
正常とし、ステップ３１２ではＡ／Ｄ変換器１のテスト
は異常とし、このルーチンは終了する。
かを判別し、他の基準電圧があればステップ３０１に戻
してステップ３０１〜３０９を再び実行させる。たとえ
ば３ビット構成のＡ／Ｄ変換器であれば、８個のディジ
タル値０００〜１１１に相当する８個の基準電圧を準備
する。ステップ３１１では、Ａ／Ｄ変換器１のテストは
正常とし、ステップ３１２ではＡ／Ｄ変換器１のテスト
は異常とし、このルーチンは終了する。
【００３７】図２、図３のフローチャートによるテスト
モードＡ及びテストモードＢは図４に示すごとく実行さ
れることになる。
モードＡ及びテストモードＢは図４に示すごとく実行さ
れることになる。
【００３８】
【発明の効果】以上説明したように本発明によれば、２
種類のテストモードによるＡ／Ｄ変換結果の比較によっ
てタップセレクタのオープン異常状態、つまりミッシン
グコードを容易に検出できる。
種類のテストモードによるＡ／Ｄ変換結果の比較によっ
てタップセレクタのオープン異常状態、つまりミッシン
グコードを容易に検出できる。
【図１】本発明に係る逐次比較型Ａ／Ｄ変換器及びテス
タの実施の形態を示すブロック回路図である。
タの実施の形態を示すブロック回路図である。
【図２】図１のＡ／Ｄ変換器の動作を示すフローチャー
トである。
トである。
【図３】図１のテスタの動作を示すフローチャートであ
る。
る。
【図４】図１の動作を示すタイミング図である。
【図５】従来の逐次比較型Ａ／Ｄ変換器及びテスタを示
すブロック回路図である。
すブロック回路図である。
【図６】図５の抵抗ストリング回路のタップ電圧の例を
示す図である。
示す図である。
【図７】図５のＡ／Ｄ変換器の動作を示すフローチャー
トである。
トである。
【図８】図５のテスタの動作を示すフローチャートであ
る。
る。
１─逐次比較型Ａ／Ｄ変換器 ２─テスタ １１─抵抗ストリング回路 １２─タップセレクタ １３─電圧比較回路 １４─サンプルホールド回路 １５─逐次変換レジスタ １６─制御回路 １７─トランスファゲート １８ａ─Ｐチャネルトランジスタ １８ｂ─ナンド回路 １９ａ─Ｎチャネルトランジスタ １９ｂ─アンド回路 ２１─Ｄ／Ａ変換器 ２２─制御回路
Claims (2)
- 【請求項１】 第１、第２の電源端子（ＶREF、ＶSS）
間に接続された抵抗ストリング回路（１１）と、 該抵抗ストリング回路のタップを選択するタップセレク
タ（１２）と、 該タップセレクタの出力電圧とアナログ入力電圧
（ＶIN）とを比較する電圧比較回路（１３）と、 該電圧比較回路の出力に応じて前記アナログ入力電圧の
ディジタル値をビット毎に記憶する逐次変換レジスタ
（１５）と、 を具備し、該逐次変換レジスタのディジタル値に基づい
て前記タップセレクタを選択動作させて前記アナログ入
力電圧をディジタル値に変換する逐次比較型Ａ／Ｄ変換
器において、 前記タップセレクタの出力電圧をプルアップするプルア
ップ回路（１８ａ、１８ｂ）と、 前記タップセレクタの出力電圧をプルダウンするプルダ
ウン回路（１９ａ、１９ｂ）と、 を設け、 前記電圧比較回路の比較動作前に前記プルアップ回路を
動作させる第１のテストモードと、前記電圧比較回路の
比較動作前に前記プルダウン回路を動作させる第２のテ
ストモード動作とを可能したことを特徴とする逐次比較
型Ａ／Ｄ変換器。 - 【請求項２】 第１、第２の電源端子（ＶREF、ＶSS）
間に接続された抵抗ストリング回路（１１）と、 該抵抗ストリング回路のタップを選択するタップセレク
タ（１２）と、 該タップセレクタの出力電圧とアナログ入力電圧
（ＶIN）とを比較する電圧比較回路（１３）と、 該電圧比較回路の出力に応じて前記アナログ入力電圧の
ディジタル値をビット毎に記憶する逐次変換レジスタ
（１５）と、 前記タップセレクタの出力電圧をプルアップするプルア
ップ回路（１８ａ、１８ｂ）と、 前記タップセレクタの出力電圧をプルダウンするプルダ
ウン回路（１９ａ、１９ｂ）と、 を具備し、該逐次変換レジスタのディジタル値に基づい
て前記タップセレクタを選択動作させて前記アナログ入
力電圧をディジタル値に変換する逐次比較型Ａ／Ｄ変換
器のテスト方法において、 前記電圧比較回路の比較動作前に前記プルアップ回路を
動作させて前記アナログ入力電圧を第１のディジタル値
（ＤＡ）に変換するステップと、 前記電圧比較回路の比較動作前に前記プルダウン回路を
動作させて前記アナログ入力電圧を第２のディジタル値
（ＤＢ）に変換するステップと、 前記第１のディジタル値と前記第２のディジタル値とを
比較することにより前記タップセレクタ回路のオープン
異常状態を判別するステップとを具備することを特徴と
する逐次比較型Ａ／Ｄ変換器のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08352258A JP3077612B2 (ja) | 1996-12-12 | 1996-12-12 | 逐次比較型ａ／ｄ変換器及びそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08352258A JP3077612B2 (ja) | 1996-12-12 | 1996-12-12 | 逐次比較型ａ／ｄ変換器及びそのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173531A true JPH10173531A (ja) | 1998-06-26 |
| JP3077612B2 JP3077612B2 (ja) | 2000-08-14 |
Family
ID=18422835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08352258A Expired - Lifetime JP3077612B2 (ja) | 1996-12-12 | 1996-12-12 | 逐次比較型ａ／ｄ変換器及びそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077612B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018163170A (ja) * | 2008-01-29 | 2018-10-18 | 株式会社日立製作所 | 電池制御装置 |
| KR20220094486A (ko) * | 2020-12-29 | 2022-07-06 | 삼성전자주식회사 | 반도체 집적 회로 및 반도체 집적 회로의 테스트 방법 |
| CN115709710A (zh) * | 2022-12-15 | 2023-02-24 | 江苏润石科技有限公司 | 车辆车身稳定控制方法、芯片及系统 |
-
1996
- 1996-12-12 JP JP08352258A patent/JP3077612B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018163170A (ja) * | 2008-01-29 | 2018-10-18 | 株式会社日立製作所 | 電池制御装置 |
| KR20220094486A (ko) * | 2020-12-29 | 2022-07-06 | 삼성전자주식회사 | 반도체 집적 회로 및 반도체 집적 회로의 테스트 방법 |
| CN115709710A (zh) * | 2022-12-15 | 2023-02-24 | 江苏润石科技有限公司 | 车辆车身稳定控制方法、芯片及系统 |
| CN115709710B (zh) * | 2022-12-15 | 2023-09-05 | 江苏润石科技有限公司 | 车辆车身稳定控制方法、芯片及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3077612B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841382A (en) | Fast testing of D/A converters | |
| US7265707B2 (en) | Successive approximation type A/D converter | |
| KR20050061344A (ko) | Ａ/ｄ 변환기 고장 검출 장치 | |
| US20120105265A1 (en) | Low power bit switches and method for high-voltage input SAR ADC | |
| US6218975B1 (en) | Interleaved auto-zero analog-to-digital converter with switching noise compensation | |
| US5404056A (en) | Semiconductor integrated circuit device with independently operable output buffers | |
| US20020196035A1 (en) | Digitally controlled adaptive driver for sensing capacitive load | |
| JP3077612B2 (ja) | 逐次比較型ａ／ｄ変換器及びそのテスト方法 | |
| JPH11234134A (ja) | Ａ／ｄコンバータ | |
| JP3268702B2 (ja) | Ａ／ｄ変換器 | |
| US8294487B2 (en) | Configuration setting device of integrated circuit and the configuration setting method thereof | |
| US6313669B1 (en) | Buffer circuitry | |
| JPH08154055A (ja) | アナログ／デジタル変換器 | |
| US7391343B2 (en) | Input device | |
| JP2830799B2 (ja) | 半導体集積回路装置 | |
| JPH06275100A (ja) | 半導体記憶装置 | |
| JP3882690B2 (ja) | 電子ボリュームおよび電子ボリュームのテスト方法 | |
| JP2880953B2 (ja) | Ａ／ｄ変換器 | |
| US20020075176A1 (en) | Decoder for reducing test time for detecting defective switches in a digital-to-analog converter | |
| US6253341B1 (en) | IC test system | |
| US5294929A (en) | Control system for peripheral devices | |
| JP3106771B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| JP2002246907A (ja) | Ａｄコンバータ | |
| JPH08102675A (ja) | Ａ／ｄ変換器 | |
| JP3167537B2 (ja) | Ｄａコンバータ |