JPH10177433A - Ｐｃカード電源安定検出回路 - Google Patents
Ｐｃカード電源安定検出回路Info
- Publication number
- JPH10177433A JPH10177433A JP8337939A JP33793996A JPH10177433A JP H10177433 A JPH10177433 A JP H10177433A JP 8337939 A JP8337939 A JP 8337939A JP 33793996 A JP33793996 A JP 33793996A JP H10177433 A JPH10177433 A JP H10177433A
- Authority
- JP
- Japan
- Prior art keywords
- card
- circuit
- power supply
- detection
- stability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000006641 stabilisation Effects 0.000 title abstract description 7
- 238000011105 stabilization Methods 0.000 title abstract description 7
- 238000001514 detection method Methods 0.000 claims abstract description 89
- 230000004913 activation Effects 0.000 claims abstract description 13
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 101100009092 Arabidopsis thaliana DCD gene Proteins 0.000 description 3
- 101100135607 Arabidopsis thaliana PAO gene Proteins 0.000 description 3
- 101100301148 Arabidopsis thaliana RCCR gene Proteins 0.000 description 3
- 101000937756 Homo sapiens Box C/D snoRNA protein 1 Proteins 0.000 description 3
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 3
- 102100020679 Krueppel-like factor 6 Human genes 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ２つのＰＣカードに供給する電源の安定を監
視できるＰＣカード電源安定検出回路を提供する。 【解決手段】 PCカードスロット11,12 にPCカードがそ
れぞれ挿入された場合、カード検出信号acd1,acd2,bcd
1,bcd2 は活性を示す。安定検出信号apg,bpg が活性を
示すと、出力信号S14 が活性を示し、PCカードコントロ
ーラ20へ送出される。PCカードコントローラ20は、出力
信号S14 が活性を示すことを検出することにより安定検
出信号apg,bpg が活性を示すことを確認した後、ホスト
コンピュータ３０へ伝える。ホストコンピュータ３０
は、PCカードスロット11,12 に挿入されている各PCカー
ドに対するアクセスを行なう。又、例えばＰＣカードス
ロット11にのみＰＣカードが挿入してある場合、後でＰ
Ｃカードスロット12にＰＣカードを挿入しても、安定検
出信号apg,bpg がそれぞれ活性を示すことを確認でき
る。
視できるＰＣカード電源安定検出回路を提供する。 【解決手段】 PCカードスロット11,12 にPCカードがそ
れぞれ挿入された場合、カード検出信号acd1,acd2,bcd
1,bcd2 は活性を示す。安定検出信号apg,bpg が活性を
示すと、出力信号S14 が活性を示し、PCカードコントロ
ーラ20へ送出される。PCカードコントローラ20は、出力
信号S14 が活性を示すことを検出することにより安定検
出信号apg,bpg が活性を示すことを確認した後、ホスト
コンピュータ３０へ伝える。ホストコンピュータ３０
は、PCカードスロット11,12 に挿入されている各PCカー
ドに対するアクセスを行なう。又、例えばＰＣカードス
ロット11にのみＰＣカードが挿入してある場合、後でＰ
Ｃカードスロット12にＰＣカードを挿入しても、安定検
出信号apg,bpg がそれぞれ活性を示すことを確認でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、２つのＰＣカード
にそれぞれ供給される電源の安定状態をそれぞれ検出す
るＰＣカード電源安定検出回路に関するものである。
にそれぞれ供給される電源の安定状態をそれぞれ検出す
るＰＣカード電源安定検出回路に関するものである。
【０００２】
【従来の技術】ＰＣカードとは、米国のＰＣカードの標
準化団体であるPCMCIA(Personal Computer Memory Card
International Association) と日本電子工業振興協会
(JapanElectronic Industry Development Associatio
n、以下、JEIDA という) が共同で規格化した「PC Card
Standard」に準拠したパーソナルコンピュータの周辺
機器の総称である。ＰＣカードには、電源に動作用電源
（以下、Ｖｃｃという）及びプログラム用電源（以下、
Ｖｐｐという）を必要とするものが多数存在する。「PC
Card Standard」の仕様では、電源はホスト・コンピュ
ータとＰＣカードとの間で、６８ピンのＰＣカード・コ
ネクタのうちの８ピンを使用して伝達すると規定されて
いる。この８ピンのパワー・インターフェースは、２つ
のＶｃｃ端子、２つのＶｐｐ端子、及び４つのグランド
端子で構成されている。
準化団体であるPCMCIA(Personal Computer Memory Card
International Association) と日本電子工業振興協会
(JapanElectronic Industry Development Associatio
n、以下、JEIDA という) が共同で規格化した「PC Card
Standard」に準拠したパーソナルコンピュータの周辺
機器の総称である。ＰＣカードには、電源に動作用電源
（以下、Ｖｃｃという）及びプログラム用電源（以下、
Ｖｐｐという）を必要とするものが多数存在する。「PC
Card Standard」の仕様では、電源はホスト・コンピュ
ータとＰＣカードとの間で、６８ピンのＰＣカード・コ
ネクタのうちの８ピンを使用して伝達すると規定されて
いる。この８ピンのパワー・インターフェースは、２つ
のＶｃｃ端子、２つのＶｐｐ端子、及び４つのグランド
端子で構成されている。
【０００３】ＰＣカードに対して電源を供給する場合、
Ｖｃｃ及びＶｐｐが安定する時間は、ＰＣカード電源イ
ンターフェース・スイッチ及び該ＰＣカードの各特性に
より異なる。そのため、ホスト・コンピュータ側は、Ｐ
Ｃカードへ供給する電源の立ち上がり時において、Ｖｃ
ｃ及びＶｐｐが安定するまで該ＰＣカードに対するアク
セスを待たなければならない。ＰＣカードに対する電源
供給が安定状態になった後に該ＰＣカードへアクセスす
る方法として、ＰＣカード電源インターフェース・スイ
ッチの特性に基づいて電源の立上がり時間及び立ち下が
り時間を調べたり、該立上がり時間及び立ち下がり時間
の実測を行い、その実測値にマージンを加えた分だけウ
エイト（待ち）を行なってからＰＣカードへアクセスを
行う方法がある。又、一般に、Ｖｃｃには５Ｖが用いら
れ、Ｖｐｐには１２Ｖが用いられるので、Ｖｐｐの安定
に要する時間はＶｃｃの安定に要する時間よりも長くな
る。そのため、Ｖｐｐの安定状態を監視し、この安定状
態をＰＣカードコントローラへ知らせる機能を持ってい
るＰＣカード電源インターフェース・スイッチも存在す
る。このＰＣカード電源インターフェース・スイッチ
は、２スロット分のＶｐｐの安定状態を検出して出力す
る２つのパワー・グッド・インジケータ端子を備え、Ｖ
ｐｐの安定を確認した後に各ＰＣカードの動作を制御す
るＰＣカードコントローラに送出するようになってい
る。次に、これを説明する。
Ｖｃｃ及びＶｐｐが安定する時間は、ＰＣカード電源イ
ンターフェース・スイッチ及び該ＰＣカードの各特性に
より異なる。そのため、ホスト・コンピュータ側は、Ｐ
Ｃカードへ供給する電源の立ち上がり時において、Ｖｃ
ｃ及びＶｐｐが安定するまで該ＰＣカードに対するアク
セスを待たなければならない。ＰＣカードに対する電源
供給が安定状態になった後に該ＰＣカードへアクセスす
る方法として、ＰＣカード電源インターフェース・スイ
ッチの特性に基づいて電源の立上がり時間及び立ち下が
り時間を調べたり、該立上がり時間及び立ち下がり時間
の実測を行い、その実測値にマージンを加えた分だけウ
エイト（待ち）を行なってからＰＣカードへアクセスを
行う方法がある。又、一般に、Ｖｃｃには５Ｖが用いら
れ、Ｖｐｐには１２Ｖが用いられるので、Ｖｐｐの安定
に要する時間はＶｃｃの安定に要する時間よりも長くな
る。そのため、Ｖｐｐの安定状態を監視し、この安定状
態をＰＣカードコントローラへ知らせる機能を持ってい
るＰＣカード電源インターフェース・スイッチも存在す
る。このＰＣカード電源インターフェース・スイッチ
は、２スロット分のＶｐｐの安定状態を検出して出力す
る２つのパワー・グッド・インジケータ端子を備え、Ｖ
ｐｐの安定を確認した後に各ＰＣカードの動作を制御す
るＰＣカードコントローラに送出するようになってい
る。次に、これを説明する。
【０００４】図２は、従来のＰＣカード電源安定検出回
路の一例を示す構成図である。このＰＣカード電源安定
検出回路１は、２つのＰＣカードスロット1a,1b 、電源
インターフェース・スイッチ1c、及び２入力ＯＲ回路1d
を備えている。ＰＣカードスロット1a,1b には、図示し
ない電源部から電源インターフェース・スイッチ１ｃを
介してＶｃｃ及びＶｐｐが供給されるようになってい
る。電源インターフェース・スイッチ1cは、ＰＣカード
スロット1a,1b に供給されているＶｐｐの安定状態をそ
れぞれ検出する機能を有している。そして、これらの検
出結果は、検出結果出力端子Apwrgood,Bpwrgood から出
力されるようになっている。検出結果出力端子Apwrgoo
d,Bpwrgood は、ＯＲ回路1dの各入力端子にそれぞれ接
続されている。ＯＲ回路1dの出力端子は、ＰＣカードコ
ントローラ２の検出結果入力端子Vpp-Valid に接続され
ている。電源インターフェース・スイッチ1cの制御信号
入力端子群contは、ＰＣカードコントローラ２の制御信
号出力端子群contに接続されている。更に、ＰＣカード
コントローラ２はホストコンピュータ３に接続されてい
る。
路の一例を示す構成図である。このＰＣカード電源安定
検出回路１は、２つのＰＣカードスロット1a,1b 、電源
インターフェース・スイッチ1c、及び２入力ＯＲ回路1d
を備えている。ＰＣカードスロット1a,1b には、図示し
ない電源部から電源インターフェース・スイッチ１ｃを
介してＶｃｃ及びＶｐｐが供給されるようになってい
る。電源インターフェース・スイッチ1cは、ＰＣカード
スロット1a,1b に供給されているＶｐｐの安定状態をそ
れぞれ検出する機能を有している。そして、これらの検
出結果は、検出結果出力端子Apwrgood,Bpwrgood から出
力されるようになっている。検出結果出力端子Apwrgoo
d,Bpwrgood は、ＯＲ回路1dの各入力端子にそれぞれ接
続されている。ＯＲ回路1dの出力端子は、ＰＣカードコ
ントローラ２の検出結果入力端子Vpp-Valid に接続され
ている。電源インターフェース・スイッチ1cの制御信号
入力端子群contは、ＰＣカードコントローラ２の制御信
号出力端子群contに接続されている。更に、ＰＣカード
コントローラ２はホストコンピュータ３に接続されてい
る。
【０００５】このＰＣカード電源安定検出回路１では、
ＰＣカードスロット1a,1b うちの例えばＰＣカードスロ
ット1aにＰＣカードが挿入される。その後、ＰＣカード
スロット1aに供給されるＶｐｐが安定した時、この安定
したことが電源インターフェース・スイッチ1cによって
検出され、この検出結果が高レベル（以下、“Ｈ”とい
う）の信号として検出結果出力端子Apwrgoodから出力さ
れる。この検出結果は、ＯＲ回路1dを介してＰＣカード
コントローラ２へ送出される。ＰＣカードコントローラ
２は、この検出結果に基づいてＶｐｐの安定を確認した
後にＰＣカードスロット1aに挿入されているＰＣカード
の動作を制御する。
ＰＣカードスロット1a,1b うちの例えばＰＣカードスロ
ット1aにＰＣカードが挿入される。その後、ＰＣカード
スロット1aに供給されるＶｐｐが安定した時、この安定
したことが電源インターフェース・スイッチ1cによって
検出され、この検出結果が高レベル（以下、“Ｈ”とい
う）の信号として検出結果出力端子Apwrgoodから出力さ
れる。この検出結果は、ＯＲ回路1dを介してＰＣカード
コントローラ２へ送出される。ＰＣカードコントローラ
２は、この検出結果に基づいてＶｐｐの安定を確認した
後にＰＣカードスロット1aに挿入されているＰＣカード
の動作を制御する。
【０００６】
【発明が解決しようとする課題】しかしながら、図２中
のＰＣカード電源安定検出回路１では、次のような課題
があった。即ち、電源インターフェース・スイッチ1cに
よる電源電位の立上がり及び立ち下がり時間の実測によ
る方法では、実測作業及び素子特性のばらつきやマージ
ンの値の検討が必要となる。このマージンの値によって
はＰＣカードを挿入してからＰＣカードコントローラ２
がアクセスを開始するまでに余分な時間を消費すること
がある。又、ＰＣカード電源安定検出回路１では、Ｖｐ
ｐを供給する時の立上がり時の安定をＰＣカードコント
ローラ２の検出結果入力端子Vpp-Valid の入力信号S1d
の状態で判断するには制限がある。即ち、ＰＣカードス
ロット1aにのみＰＣカードが挿入してあり、ＰＣカード
スロット1bにはＰＣカードが未挿入の場合でも、入力信
号S1d は有効になっている。そのため、後でＰＣカード
スロット1bにＰＣカードを挿入しても入力信号S1d は有
効のままになっているので、実際にＰＣカードスロット
1bのＶｐｐが安定したか否かの判断ができない。つま
り、１つのＰＣカードスロットにＰＣカードが挿入され
た状態でのみ、入力信号S1d の状態に基づいてＰＣカー
ドに供給されるＶｐｐの安定を監視することができると
いう制限がある。
のＰＣカード電源安定検出回路１では、次のような課題
があった。即ち、電源インターフェース・スイッチ1cに
よる電源電位の立上がり及び立ち下がり時間の実測によ
る方法では、実測作業及び素子特性のばらつきやマージ
ンの値の検討が必要となる。このマージンの値によって
はＰＣカードを挿入してからＰＣカードコントローラ２
がアクセスを開始するまでに余分な時間を消費すること
がある。又、ＰＣカード電源安定検出回路１では、Ｖｐ
ｐを供給する時の立上がり時の安定をＰＣカードコント
ローラ２の検出結果入力端子Vpp-Valid の入力信号S1d
の状態で判断するには制限がある。即ち、ＰＣカードス
ロット1aにのみＰＣカードが挿入してあり、ＰＣカード
スロット1bにはＰＣカードが未挿入の場合でも、入力信
号S1d は有効になっている。そのため、後でＰＣカード
スロット1bにＰＣカードを挿入しても入力信号S1d は有
効のままになっているので、実際にＰＣカードスロット
1bのＶｐｐが安定したか否かの判断ができない。つま
り、１つのＰＣカードスロットにＰＣカードが挿入され
た状態でのみ、入力信号S1d の状態に基づいてＰＣカー
ドに供給されるＶｐｐの安定を監視することができると
いう制限がある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、２つのＰＣカードにそれぞれ供給される
２つの動作用電源及び該各動作用電源よりも高電位の２
つのプログラム用電源のうちの該各プログラム用電源の
安定状態をそれぞれ検出し、その検出結果を、該各プロ
グラム用電源の安定を確認した後に該各ＰＣカードの動
作を制御するＰＣカードコントローラに送出するＰＣカ
ード電源安定検出回路において、次のような手段を備え
ている。即ち、前記ＰＣカードが正常に挿入された時に
活性を示すカード検出信号を出力する機能を有する２つ
のＰＣカードスロットと、前記各プログラム用電源が安
定した時に各安定検出信号にそれぞれ活性を示す電源監
視手段と、前記各ＰＣカードスロットから出力されたカ
ード検出信号が全て活性を示した時、前記各安定検出信
号の論理積を前記検出結果とし、該各カード検出信号の
うちの一方が非活性を示した時、他方のカード検出信号
と該他方のカード検出信号に対応する安定検出信号との
論理積を前記検出結果とし、該各カード検出信号の全て
が非活性を示した時、該各カード検出信号の論理和を前
記検出結果として前記ＰＣカードコントローラに送出す
る論理回路とを、備えている。
に、本発明は、２つのＰＣカードにそれぞれ供給される
２つの動作用電源及び該各動作用電源よりも高電位の２
つのプログラム用電源のうちの該各プログラム用電源の
安定状態をそれぞれ検出し、その検出結果を、該各プロ
グラム用電源の安定を確認した後に該各ＰＣカードの動
作を制御するＰＣカードコントローラに送出するＰＣカ
ード電源安定検出回路において、次のような手段を備え
ている。即ち、前記ＰＣカードが正常に挿入された時に
活性を示すカード検出信号を出力する機能を有する２つ
のＰＣカードスロットと、前記各プログラム用電源が安
定した時に各安定検出信号にそれぞれ活性を示す電源監
視手段と、前記各ＰＣカードスロットから出力されたカ
ード検出信号が全て活性を示した時、前記各安定検出信
号の論理積を前記検出結果とし、該各カード検出信号の
うちの一方が非活性を示した時、他方のカード検出信号
と該他方のカード検出信号に対応する安定検出信号との
論理積を前記検出結果とし、該各カード検出信号の全て
が非活性を示した時、該各カード検出信号の論理和を前
記検出結果として前記ＰＣカードコントローラに送出す
る論理回路とを、備えている。
【０００８】本発明によれば、以上のようにＰＣカード
電源安定検出回路を構成したので、２つのＰＣカードス
ロットにＰＣカードがそれぞれ正常に挿入され、かつ各
ＰＣカードにそれぞれ供給されるＶｐｐが全て安定にな
った時、この安定を示す検出結果が論理回路からＰＣカ
ードコントローラへ送出される。又、一方のＰＣカード
スロットにＰＣカードが正常に挿入されていない場合、
他方の正常に挿入されているＰＣカードに供給されるＶ
ｐｐの安定検出信号が検出結果として論理回路からＰＣ
カードコントローラに送出される。全てのＰＣカードス
ロットにＰＣカードが正常に挿入されていない場合、Ｖ
ｐｐが安定していないことを示す検出結果が論理回路か
らＰＣカードコントローラへ送出される。従って、前記
課題を解決できるのである。
電源安定検出回路を構成したので、２つのＰＣカードス
ロットにＰＣカードがそれぞれ正常に挿入され、かつ各
ＰＣカードにそれぞれ供給されるＶｐｐが全て安定にな
った時、この安定を示す検出結果が論理回路からＰＣカ
ードコントローラへ送出される。又、一方のＰＣカード
スロットにＰＣカードが正常に挿入されていない場合、
他方の正常に挿入されているＰＣカードに供給されるＶ
ｐｐの安定検出信号が検出結果として論理回路からＰＣ
カードコントローラに送出される。全てのＰＣカードス
ロットにＰＣカードが正常に挿入されていない場合、Ｖ
ｐｐが安定していないことを示す検出結果が論理回路か
らＰＣカードコントローラへ送出される。従って、前記
課題を解決できるのである。
【０００９】
【発明の実施の形態】図１は、本発明の実施形態を示す
ＰＣカード電源安定検出回路の一例を示す構成図であ
る。このＰＣカード電源安定検出回路10は、２つのＰＣ
カードスロット11,12 と、電源監視手段である電源イン
ターフェース・スイッチ13と、論理回路14とを備えてい
る。ＰＣカードスロット11,12 には、図示しない電源部
から電源インターフェース・スイッチ13を介してＶｃｃ
及びＶｐｐが供給されるようになっている。電源インタ
ーフェース・スイッチ13は、ＰＣカードスロット11,12
に供給されているＶｐｐの安定状態をそれぞれ検出する
機能を有している。そして、これらの検出結果（即ち、
安定検出信号）apg,bpg は、検出結果出力端子Apwrgoo
d,Bpwrgood から出力されるようになっている。検出結
果出力端子Apwrgood,Bpwrgood は、論理回路14の検出結
果入力端子Apwrgood,Bpwrgood にそれぞれ接続されてい
る。又、ＰＣカードスロット11のカード検出信号出力端
子ACD1,ACD2 は、論理回路１４のカード検出信号入力端
子ACD1,ACD2 にそれぞれ接続されている。同様に、ＰＣ
カードスロット12のカード検出信号出力端子BCD1,BCD2
は、論理回路14のカード検出信号入力端子BCD1,BCD2 に
それぞれ接続されている。論理回路14の出力端子Vpp-Va
lid は、ＰＣカードコントローラ20の検出結果入力端子
Vpp-Valid に接続されている。電源インターフェース・
スイッチ13の制御信号入力端子群contは、ＰＣカードコ
ントローラ20の制御信号出力端子群contに接続されてい
る。このＰＣカードコントローラ20は、１つの検出結果
入力端子Vpp-Valid を有し、「PC Card Standard」ver.
4.1 以上に準拠したものである。更に、ＰＣカードコン
トローラ20は、ホストコンピュータ30に接続されてい
る。
ＰＣカード電源安定検出回路の一例を示す構成図であ
る。このＰＣカード電源安定検出回路10は、２つのＰＣ
カードスロット11,12 と、電源監視手段である電源イン
ターフェース・スイッチ13と、論理回路14とを備えてい
る。ＰＣカードスロット11,12 には、図示しない電源部
から電源インターフェース・スイッチ13を介してＶｃｃ
及びＶｐｐが供給されるようになっている。電源インタ
ーフェース・スイッチ13は、ＰＣカードスロット11,12
に供給されているＶｐｐの安定状態をそれぞれ検出する
機能を有している。そして、これらの検出結果（即ち、
安定検出信号）apg,bpg は、検出結果出力端子Apwrgoo
d,Bpwrgood から出力されるようになっている。検出結
果出力端子Apwrgood,Bpwrgood は、論理回路14の検出結
果入力端子Apwrgood,Bpwrgood にそれぞれ接続されてい
る。又、ＰＣカードスロット11のカード検出信号出力端
子ACD1,ACD2 は、論理回路１４のカード検出信号入力端
子ACD1,ACD2 にそれぞれ接続されている。同様に、ＰＣ
カードスロット12のカード検出信号出力端子BCD1,BCD2
は、論理回路14のカード検出信号入力端子BCD1,BCD2 に
それぞれ接続されている。論理回路14の出力端子Vpp-Va
lid は、ＰＣカードコントローラ20の検出結果入力端子
Vpp-Valid に接続されている。電源インターフェース・
スイッチ13の制御信号入力端子群contは、ＰＣカードコ
ントローラ20の制御信号出力端子群contに接続されてい
る。このＰＣカードコントローラ20は、１つの検出結果
入力端子Vpp-Valid を有し、「PC Card Standard」ver.
4.1 以上に準拠したものである。更に、ＰＣカードコン
トローラ20は、ホストコンピュータ30に接続されてい
る。
【００１０】図３は、図１中の論理回路14の一例を示す
回路図である。この論理回路14は、２入力ＮＯＲ回路14
a,14b と、２入力ＡＮＤ回路14c,14d,14e,14f と、２入
力ＯＲ回路14g と、２入力１出力のセレクタ14d とを備
えている。カード検出信号入力端子ACD1,ACD2 は、ＮＯ
Ｒ回路14a の各入力端子にそれぞれ接続されている。カ
ード検出信号入力端子BCD1,BCD2 は、ＮＯＲ回路14b の
各入力端子にそれぞれ接続されている。ＮＯＲ回路14a
の出力端子は、ＡＮＤ回路14d の第１の入力端子に接続
されると共に、ＡＮＤ回路14e の第１の入力端子に接続
されている。ＮＯＲ回路14b の出力端子は、ＡＮＤ回路
14d の第２の入力端子に接続されると共に、ＡＮＤ回路
14f の第１の入力端子に接続されている。検出結果入力
端子Apwrgoodは、ＡＮＤ回路14c の第１の入力端子に接
続されると共に、ＡＮＤ回路14e の第２の入力端子に接
続されている。検出結果入力端子Bpwrgoodは、ＡＮＤ回
路14c の第２の入力端子に接続されると共に、ＡＮＤ回
路14fの第２の入力端子に接続されている。ＡＮＤ回路1
4d の出力端子は、セレクタ14h の選択信号入力端子に
接続されている。ＡＮＤ回路14e の出力端子は、ＯＲ回
路14g の第１の入力端子に接続されている。ＡＮＤ回路
14f の出力端子は、ＯＲ回路14g の第２の入力端子に接
続されている。ＯＲ回路14g の出力端子は、セレクタ14
h の第１の入力端子（０）に接続されている。ＡＮＤ回
路14c の出力端子は、セレクタ14h の第２の入力端子
（１）に接続されている。セレクタ14h の出力端子は、
出力端子Vpp-Valid に接続されている。このセレクタ14
h は、選択信号（即ち、ＡＮＤ回路14d の出力信号S14
d）が低レベル（以下、“０”という）の時に第１の入
力端子と出力端子とを接続し、該選択信号が高レベル
（以下、“１”という）の時に第２の入力端子と該出力
端子とを接続する機能を有している。
回路図である。この論理回路14は、２入力ＮＯＲ回路14
a,14b と、２入力ＡＮＤ回路14c,14d,14e,14f と、２入
力ＯＲ回路14g と、２入力１出力のセレクタ14d とを備
えている。カード検出信号入力端子ACD1,ACD2 は、ＮＯ
Ｒ回路14a の各入力端子にそれぞれ接続されている。カ
ード検出信号入力端子BCD1,BCD2 は、ＮＯＲ回路14b の
各入力端子にそれぞれ接続されている。ＮＯＲ回路14a
の出力端子は、ＡＮＤ回路14d の第１の入力端子に接続
されると共に、ＡＮＤ回路14e の第１の入力端子に接続
されている。ＮＯＲ回路14b の出力端子は、ＡＮＤ回路
14d の第２の入力端子に接続されると共に、ＡＮＤ回路
14f の第１の入力端子に接続されている。検出結果入力
端子Apwrgoodは、ＡＮＤ回路14c の第１の入力端子に接
続されると共に、ＡＮＤ回路14e の第２の入力端子に接
続されている。検出結果入力端子Bpwrgoodは、ＡＮＤ回
路14c の第２の入力端子に接続されると共に、ＡＮＤ回
路14fの第２の入力端子に接続されている。ＡＮＤ回路1
4d の出力端子は、セレクタ14h の選択信号入力端子に
接続されている。ＡＮＤ回路14e の出力端子は、ＯＲ回
路14g の第１の入力端子に接続されている。ＡＮＤ回路
14f の出力端子は、ＯＲ回路14g の第２の入力端子に接
続されている。ＯＲ回路14g の出力端子は、セレクタ14
h の第１の入力端子（０）に接続されている。ＡＮＤ回
路14c の出力端子は、セレクタ14h の第２の入力端子
（１）に接続されている。セレクタ14h の出力端子は、
出力端子Vpp-Valid に接続されている。このセレクタ14
h は、選択信号（即ち、ＡＮＤ回路14d の出力信号S14
d）が低レベル（以下、“０”という）の時に第１の入
力端子と出力端子とを接続し、該選択信号が高レベル
（以下、“１”という）の時に第２の入力端子と該出力
端子とを接続する機能を有している。
【００１１】図４は、図１の動作説明図である。この図
を参照しつつ、図１の動作（１）〜（４）を説明する。 （１） ＰＣカードスロット11,12 共にＰＣカードが未
挿入又は確実に挿入されていない場合、ＰＣカードスロ
ット11のカード検出信号acd1,acd2 は非活性（即ち、
“１”）又は不定（即ち、“１”又は“０”のいずれか
になり、“×”で表示する）になる。同様に、ＰＣカー
ドスロット12のカード検出信号bcd1,bcd2 は非活性（即
ち、“１”）又は不定（即ち、“×”）になる。この
時、ＮＯＲ回路14a の出力側の論理レベルが“０”にな
り、ＡＮＤ回路14d の出力信号S14dが“０”になると共
に、ＡＮＤ回路14e の出力側の論理レベルが“０”にな
る。同様に、ＮＯＲ回路14b の出力側の論理レベルが
“０”になり、ＡＮＤ回路14f の出力側の論理レベルが
“０”になる。そのため、ＯＲ回路14g の出力側の論理
レベルは、“０”になる。このＯＲ回路14g の出力側の
論理レベルは、セレクタ14h を経て出力される。従っ
て、論理回路14の出力信号S14 が非活性（即ち、
“０”）になり、各ＰＣカードに対するアクセスは行わ
れない。 （２） ＰＣカードスロット11にのみＰＣカードが挿入
された場合、ＰＣカードスロット11のカード検出信号ac
d1,acd2 は活性（即ち、“０”）を示す。又、カード検
出信号bcd1,bcd2 は非活性（即ち、“１”）又は不定
（即ち、“×”）である。この時、ＮＯＲ回路14a の出
力側の論理レベルが“１”になっているので、安定検出
信号apg が活性（即ち、“１”）を示すと、ＡＮＤ回路
14e の出力側の論理レベルが“１”になる。そのため、
ＯＲ回路14g の出力側の論理レベルは、“１”になる。
このＯＲ回路14g の出力側の論理レベルは、セレクタ14
h を経て出力される。従って、論理回路14の出力信号S1
4 が活性（即ち、“１”）を示し、ＰＣカードコントロ
ーラ２０へ送出される。ＰＣカードコントローラ２０
は、出力信号S14 が活性を示すことを検出することによ
って安定検出信号apg が活性（即ち、“１”）を示すこ
とを確認した後、ホストコンピュータ３０へ伝える。ホ
ストコンピュータ３０は、ＰＣカードスロット11に挿入
されているＰＣカードに対するアクセスを行なう。
を参照しつつ、図１の動作（１）〜（４）を説明する。 （１） ＰＣカードスロット11,12 共にＰＣカードが未
挿入又は確実に挿入されていない場合、ＰＣカードスロ
ット11のカード検出信号acd1,acd2 は非活性（即ち、
“１”）又は不定（即ち、“１”又は“０”のいずれか
になり、“×”で表示する）になる。同様に、ＰＣカー
ドスロット12のカード検出信号bcd1,bcd2 は非活性（即
ち、“１”）又は不定（即ち、“×”）になる。この
時、ＮＯＲ回路14a の出力側の論理レベルが“０”にな
り、ＡＮＤ回路14d の出力信号S14dが“０”になると共
に、ＡＮＤ回路14e の出力側の論理レベルが“０”にな
る。同様に、ＮＯＲ回路14b の出力側の論理レベルが
“０”になり、ＡＮＤ回路14f の出力側の論理レベルが
“０”になる。そのため、ＯＲ回路14g の出力側の論理
レベルは、“０”になる。このＯＲ回路14g の出力側の
論理レベルは、セレクタ14h を経て出力される。従っ
て、論理回路14の出力信号S14 が非活性（即ち、
“０”）になり、各ＰＣカードに対するアクセスは行わ
れない。 （２） ＰＣカードスロット11にのみＰＣカードが挿入
された場合、ＰＣカードスロット11のカード検出信号ac
d1,acd2 は活性（即ち、“０”）を示す。又、カード検
出信号bcd1,bcd2 は非活性（即ち、“１”）又は不定
（即ち、“×”）である。この時、ＮＯＲ回路14a の出
力側の論理レベルが“１”になっているので、安定検出
信号apg が活性（即ち、“１”）を示すと、ＡＮＤ回路
14e の出力側の論理レベルが“１”になる。そのため、
ＯＲ回路14g の出力側の論理レベルは、“１”になる。
このＯＲ回路14g の出力側の論理レベルは、セレクタ14
h を経て出力される。従って、論理回路14の出力信号S1
4 が活性（即ち、“１”）を示し、ＰＣカードコントロ
ーラ２０へ送出される。ＰＣカードコントローラ２０
は、出力信号S14 が活性を示すことを検出することによ
って安定検出信号apg が活性（即ち、“１”）を示すこ
とを確認した後、ホストコンピュータ３０へ伝える。ホ
ストコンピュータ３０は、ＰＣカードスロット11に挿入
されているＰＣカードに対するアクセスを行なう。
【００１２】（３） ＰＣカードスロット12にのみＰＣ
カードが挿入された場合、ＰＣカードスロット12のカー
ド検出信号bcd1,bcd2 は活性（即ち、“０”）を示す。
又、カード検出信号acd1,acd2 は非活性（即ち、
“１”）又は不定（即ち、“×”）である。この時、Ｎ
ＯＲ回路14b の出力側の論理レベルが“１”になってい
るので、安定検出信号bpg が活性（即ち、“１”）を示
すと、ＡＮＤ回路14f の出力側の論理レベルが“１”に
なる。そのため、ＯＲ回路14g の出力側の論理レベル
は、“１”になる。このＯＲ回路14g の出力側の論理レ
ベルは、セレクタ14h を経て出力される。従って、論理
回路14の出力信号S14 が活性（即ち、“１”）を示し、
ＰＣカードコントローラ２０へ送出される。ＰＣカード
コントローラ２０は、出力信号S14 が活性を示すことを
検出することによって安定検出信号bpg が活性（即ち、
“１”）を示すことを確認した後、ホストコンピュータ
３０へ伝える。ホストコンピュータ３０は、ＰＣカード
スロット12に挿入されているＰＣカードに対するアクセ
スを行なう。
カードが挿入された場合、ＰＣカードスロット12のカー
ド検出信号bcd1,bcd2 は活性（即ち、“０”）を示す。
又、カード検出信号acd1,acd2 は非活性（即ち、
“１”）又は不定（即ち、“×”）である。この時、Ｎ
ＯＲ回路14b の出力側の論理レベルが“１”になってい
るので、安定検出信号bpg が活性（即ち、“１”）を示
すと、ＡＮＤ回路14f の出力側の論理レベルが“１”に
なる。そのため、ＯＲ回路14g の出力側の論理レベル
は、“１”になる。このＯＲ回路14g の出力側の論理レ
ベルは、セレクタ14h を経て出力される。従って、論理
回路14の出力信号S14 が活性（即ち、“１”）を示し、
ＰＣカードコントローラ２０へ送出される。ＰＣカード
コントローラ２０は、出力信号S14 が活性を示すことを
検出することによって安定検出信号bpg が活性（即ち、
“１”）を示すことを確認した後、ホストコンピュータ
３０へ伝える。ホストコンピュータ３０は、ＰＣカード
スロット12に挿入されているＰＣカードに対するアクセ
スを行なう。
【００１３】（４） ＰＣカードスロット11,12 にＰＣ
カードがそれぞれ挿入された場合、カード検出信号acd
1,acd2,bcd1,bcd2 は全て活性（即ち、“０”）を示
す。この時、ＮＯＲ回路14a,14b の出力側の論理レベル
が共に“１”になっているので、ＡＮＤ回路14d の出力
信号S14dが“１”になる。この状態で安定検出信号apg,
bpg が活性を示すと、ＡＮＤ回路14c の出力側の論理レ
ベルは、“１”になる。このＡＮＤ回路14c の出力側の
論理レベルは、セレクタ14h を経て出力される。従っ
て、論理回路14の出力信号S14 が活性（即ち、“１”）
を示し、ＰＣカードコントローラ２０へ送出される。Ｐ
Ｃカードコントローラ２０は、出力信号S14 が活性を示
すことを検出することによって安定検出信号apg,bpg が
活性を示すことを確認した後、ホストコンピュータ３０
へ伝える。ホストコンピュータ３０は、ＰＣカードスロ
ット11,12 に挿入されている各ＰＣカードに対するアク
セスを行なう。
カードがそれぞれ挿入された場合、カード検出信号acd
1,acd2,bcd1,bcd2 は全て活性（即ち、“０”）を示
す。この時、ＮＯＲ回路14a,14b の出力側の論理レベル
が共に“１”になっているので、ＡＮＤ回路14d の出力
信号S14dが“１”になる。この状態で安定検出信号apg,
bpg が活性を示すと、ＡＮＤ回路14c の出力側の論理レ
ベルは、“１”になる。このＡＮＤ回路14c の出力側の
論理レベルは、セレクタ14h を経て出力される。従っ
て、論理回路14の出力信号S14 が活性（即ち、“１”）
を示し、ＰＣカードコントローラ２０へ送出される。Ｐ
Ｃカードコントローラ２０は、出力信号S14 が活性を示
すことを検出することによって安定検出信号apg,bpg が
活性を示すことを確認した後、ホストコンピュータ３０
へ伝える。ホストコンピュータ３０は、ＰＣカードスロ
ット11,12 に挿入されている各ＰＣカードに対するアク
セスを行なう。
【００１４】以上のように、本実施形態では、ＰＣカー
ドスロット11,12 にＰＣカードがそれぞれ挿入された場
合、出力信号S14 が活性を示すことを検出することによ
って安定検出信号apg,bpg がそれぞれ活性を示すことを
確認できるようにしたので、各ＰＣカードにアクセスす
る前にVpp の立上がり時間を実測したりしてマージン値
を検討する必要がなくなる。そのため、ＰＣカードスロ
ット11,12 の各Ｖｐｐの立上がり状況をホストコンピュ
ータ３０側で確認することができるので、ＰＣカード1
1,12 に対するアクセス処理時間を短縮できる。更に、
例えばＰＣカードスロット11にのみＰＣカードが挿入し
てある場合、後でＰＣカードスロット12にＰＣカードを
挿入しても、安定検出信号apg,bpg がそれぞれ活性を示
すことを確認できるので、後で挿入したＰＣカードに供
給されるＶｐｐが安定したか否かの判断ができる。尚、
図３の論理回路の構成は、同様の機能を有する回路であ
れば、他の構成でもよい。
ドスロット11,12 にＰＣカードがそれぞれ挿入された場
合、出力信号S14 が活性を示すことを検出することによ
って安定検出信号apg,bpg がそれぞれ活性を示すことを
確認できるようにしたので、各ＰＣカードにアクセスす
る前にVpp の立上がり時間を実測したりしてマージン値
を検討する必要がなくなる。そのため、ＰＣカードスロ
ット11,12 の各Ｖｐｐの立上がり状況をホストコンピュ
ータ３０側で確認することができるので、ＰＣカード1
1,12 に対するアクセス処理時間を短縮できる。更に、
例えばＰＣカードスロット11にのみＰＣカードが挿入し
てある場合、後でＰＣカードスロット12にＰＣカードを
挿入しても、安定検出信号apg,bpg がそれぞれ活性を示
すことを確認できるので、後で挿入したＰＣカードに供
給されるＶｐｐが安定したか否かの判断ができる。尚、
図３の論理回路の構成は、同様の機能を有する回路であ
れば、他の構成でもよい。
【００１５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、２つのＰＣカードスロットにＰＣカードが全て挿
入された場合、論理回路の出力信号が活性を示すことを
検出することによって各プログラム用電源の各安定検出
信号がそれぞれ活性を示すことを確認できるようにした
ので、各ＰＣカードにアクセスする前にVpp の立上がり
時間を実測したりしてマージン値を検討する必要がなく
なる。そのため、各ＰＣカードスロットの各Vpp の立上
がり状況をホストコンピュータ側で確認することができ
るので、各ＰＣカードに対するアクセス処理時間を短縮
できる。更に、一方のＰＣカードスロットのみＰＣカー
ドが挿入してある場合、後で他方のＰＣカードスロット
にＰＣカードを挿入しても、安定検出信号がそれぞれ活
性を示すことを確認できるので、後で挿入したＰＣカー
ドに供給されるＶｐｐが安定したか否かの判断ができ
る。
れば、２つのＰＣカードスロットにＰＣカードが全て挿
入された場合、論理回路の出力信号が活性を示すことを
検出することによって各プログラム用電源の各安定検出
信号がそれぞれ活性を示すことを確認できるようにした
ので、各ＰＣカードにアクセスする前にVpp の立上がり
時間を実測したりしてマージン値を検討する必要がなく
なる。そのため、各ＰＣカードスロットの各Vpp の立上
がり状況をホストコンピュータ側で確認することができ
るので、各ＰＣカードに対するアクセス処理時間を短縮
できる。更に、一方のＰＣカードスロットのみＰＣカー
ドが挿入してある場合、後で他方のＰＣカードスロット
にＰＣカードを挿入しても、安定検出信号がそれぞれ活
性を示すことを確認できるので、後で挿入したＰＣカー
ドに供給されるＶｐｐが安定したか否かの判断ができ
る。
【図１】本発明の実施形態を示すＰＣカード電源安定検
出回路の構成図である。
出回路の構成図である。
【図２】従来のＰＣカード電源安定検出回路の構成図で
ある。
ある。
【図３】図１中の論理回路の回路図である。
【図４】図１の動作説明図である。
１０ ＰＣカード電源安定検出
回路 １１，１２ ＰＣカードスロット １３ 電源インタフェーススイ
ッチ（電源監視手段） １４ 論理回路 ２０ ＰＣカードコントローラ acd1,acd2,bcd1,bcd2 カード検出信号 apg,bpg 安定検出信号 Ｓ１４ 検出結果
回路 １１，１２ ＰＣカードスロット １３ 電源インタフェーススイ
ッチ（電源監視手段） １４ 論理回路 ２０ ＰＣカードコントローラ acd1,acd2,bcd1,bcd2 カード検出信号 apg,bpg 安定検出信号 Ｓ１４ 検出結果
Claims (1)
- 【請求項１】 ２つのＰＣカードにそれぞれ供給される
２つの動作用電源及び該各動作用電源よりも高電位の２
つのプログラム用電源のうちの該各プログラム用電源の
安定状態をそれぞれ検出し、その検出結果を、該各プロ
グラム用電源の安定を確認した後に該各ＰＣカードの動
作を制御するＰＣカードコントローラに送出するＰＣカ
ード電源安定検出回路において、 前記ＰＣカードが正常に挿入された時に活性を示すカー
ド検出信号を出力する機能を有する２つのＰＣカードス
ロットと、 前記各プログラム用電源が安定した時に各安定検出信号
にそれぞれ活性を示す電源監視手段と、 前記各ＰＣカードスロットから出力されたカード検出信
号が全て活性を示した時、前記各安定検出信号の論理積
を前記検出結果とし、該各カード検出信号のうちの一方
が非活性を示した時、他方のカード検出信号と該他方の
カード検出信号に対応する安定検出信号との論理積を前
記検出結果とし、該各カード検出信号の全てが非活性を
示した時、該各カード検出信号の論理和を前記検出結果
として前記ＰＣカードコントローラに送出する論理回路
とを、 備えたことを特徴とするＰＣカード電源安定検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337939A JPH10177433A (ja) | 1996-12-18 | 1996-12-18 | Ｐｃカード電源安定検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337939A JPH10177433A (ja) | 1996-12-18 | 1996-12-18 | Ｐｃカード電源安定検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10177433A true JPH10177433A (ja) | 1998-06-30 |
Family
ID=18313429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8337939A Withdrawn JPH10177433A (ja) | 1996-12-18 | 1996-12-18 | Ｐｃカード電源安定検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10177433A (ja) |
-
1996
- 1996-12-18 JP JP8337939A patent/JPH10177433A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403117B1 (en) | Feature board with automatic adjustment to slot position | |
| KR100351653B1 (ko) | 메모리 모듈 식별 장치 및 방법 | |
| US6697033B1 (en) | Method and system for changing a display device on a computer system during operation thereof | |
| JPH0644671A (ja) | ディスクドライブパッケージ | |
| US5349689A (en) | Apparatus for maintaining reset on microprocessor until after electrical chattering from connection of removable memory cartridge has ceased | |
| EP0709785A2 (en) | Internal state determining apparatus | |
| US20070250740A1 (en) | System and method for conducting BIST operations | |
| US4731748A (en) | Pocket computer with means for checking the detachable memory module before and after power interruption | |
| JPH10177433A (ja) | Ｐｃカード電源安定検出回路 | |
| US20060095626A1 (en) | Multifunction adapter | |
| US7080282B2 (en) | Method for determining an operating voltage of floating point error detection | |
| CN114121138B (zh) | 内存电压测试方法、装置、计算设备及系统 | |
| US6530048B1 (en) | I2C test single chip | |
| US5121393A (en) | System for testing a microprocessor | |
| US6618634B1 (en) | Microcomputer system using repeated reset to enter different operating modes and method to do the same | |
| US20250370529A1 (en) | Power supply selection | |
| US5797032A (en) | Bus for connecting extension cards to a data processing system and test method | |
| JPH11202027A (ja) | Ｉｃ試験装置 | |
| US5986352A (en) | Smart peripheral back-power prevention | |
| TWI391825B (zh) | 處理模組、操作系統及處理方法 | |
| KR100487241B1 (ko) | 인쇄회로기판의버전관리방법및장치 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| KR940009737B1 (ko) | 노트북형 컴퓨터의 셋업 데이타 변경방법 | |
| JPH02304610A (ja) | 周辺機器の電源オン・オフ検知装置 | |
| KR100819298B1 (ko) | 그라운드 신호를 이용한 보조장치의 감지시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |