JPH10177786A - メモリリフレッシュ制御装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 プログラムが確保するか、または、開放する
メモリブロックの使用状況を監視することにより、メモ
リブロックに対応するスイッチを、ソフトウエアから制
御し、リフレッシュするメモリフレッシュ制御装置及び
方法を提供する。 【解決手段】 ダイナミック・ランダムアクセスメモリ
を複数メモリブロックに分割し、これらメモリブロック
の各々に対応して、各メモリブロックに入力されるリフ
レッシュ信号をオン／オフするスイッチを装備している
メモリリフレッシュ制御装置において、予め、記憶した
メモリアドレスの範囲と対応するメモリブロックの番号
を元に、上位装置からの命令で、”開始アドレス”、”
終了アドレス”の情報から、該当するメモリブロックを
選択し、これを別に記憶しておき、そのメモリブロック
に関して、メモリブロックのリフレッシュ信号をオン／
オフすることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリリフレッシ
ュ制御装置および方法に関し、特に、省電力を目的とし
て、ランダムアクセスメモリを複数メモリブロックに分
割し、上位装置からのメモリアドレスに対応するメモリ
ブロックのみをオン状態とするメモリリフレッシュ制御
装置および方法に関するものである。

【０００２】

【従来の技術】従来、主として、ダイナミック・ランダ
ムアクセスメモリ（以下、Ｄ−ＲＡＭと称す）を使用す
るシステムにおいては、メモリ容量の増加に伴う消費電
力の増加が問題となった。そこで、Ｄ−ＲＡＭを複数メ
モリブロックに分割し、メモリブロック単位に入力され
るリフレッシュ信号をオン・オフするスイッチを備え
て、アドレスバスの各信号線の変化を検出して、対応す
るスイッチを制御するメモリリフレッシュ制御装置およ
び方法が提案されている。

【０００３】即ち、この種のメモリリフレッシュ制御装
置としては、例えば、特開昭６３−３７８９３号公報に
所載のものがある。ここでは、分割されたメモリブロッ
クの各々に対応して、各メモリブロックに入力されるリ
フレッシュ信号をオン／オフするスイッチを備え、これ
をアドレス信号線のデコードで制御している。

【０００４】

【発明が解決しようとする課題】しかしながら、ここで
の第１の問題点は、リフレッシュが不要となったメモリ
バンクの検出について、何等、明らかにされていないこ
とである。即ち、メモリのアクセスに関しては、メモリ
の使用状況を管理しているＯＳなどのソフトウェアが必
要であるが、その点について、何も開示していないので
ある。

【０００５】第２の問題点は、当該装置では、複雑な論
理回路が必要であるために、回路を小型化できない。こ
れは、メモリをアクセスするアドレスの信号線をデコー
ドする回路などが必要となるためである。

【０００６】本発明は、上記事情に基づいてなされたも
ので、その目的とするところは、プログラムが確保する
か、または、開放するメモリブロックの使用状況を監視
することにより、メモリブロックに対応するスイッチ
を、ソフトウエアから制御し、リフレッシュするメモリ
フレッシュ制御装置および方法を提供することにある。

【０００７】また、本発明の他の目的は、複雑な論理回
路を必要としないで、メモリブロックのリフレッシュ信
号のオン／オフ制御ができるメモリリフレッシュ制御装
置を提供することにある。

【０００８】

【課題を解決するための手段】このため、本発明では、
ランダムアクセスメモリを複数メモリブロックに分割
し、これらメモリブロックの各々に対応して、各メモリ
ブロックに入力されるリフレッシュ信号をオン／オフす
るスイッチを装備しているメモリリフレッシュ制御装置
において、前記メモリブロックの構成情報を、メモリア
ドレスに対応して記憶する第１の記憶手段と、前記メモ
リブロックに対する上位装置からのリフレッシュの開始
／停止、および、前記リフレッシュを開始／停止するメ
モリアドレスの範囲を含むメモリリフレッシュ制御情報
を記憶する第２の記憶手段と、前記リフレッシュの開始
／停止の対象となるメモリブロックを記憶する第３の記
憶手段と、前記メモリリフレッシュ制御情報に基づい
て、前記リフレッシュの開始／終了の対象となるメモリ
ブロックを算出し、当該メモリブロックの番号を生成
し、前記第３の記憶手段に記録すると共に、この情報
を、リフレッシュ信号を制御するためのＩ／Ｏポートに
書き込む手段とを有し、リフレッシュが必要なメモリブ
ロックに対してのみ、リフレッシュ信号をオンするよう
に、前記メモリブロックに対応するスイッチを制御する
ことを特徴とする。

【０００９】また、本発明では、ランダムアクセスメモ
リを複数メモリブロックに分割し、これらメモリブロッ
クの各々に対応して、上位装置からのリフレッシュ信号
で、選択された各メモリブロックをオン／オフするメモ
リリフレッシュ制御方法において、予め記憶したメモリ
アドレスの範囲と対応するメモリブロックの番号を元
に、上位装置からの命令で、”開始アドレス”、”終了
アドレス”の情報から、該当するメモリブロックを選択
し、これを別に記憶しておき、選択された前記メモリブ
ロックに関して、メモリブロックのリフレッシュ信号を
オン／オフすることを特徴とする。

【００１０】この場合、上位装置からの命令で”開始ア
ドレス”、”終了アドレス”の情報を記憶しておき、前
記メモリブロックの番号を元に検索して、”リフレッシ
ュ開始／停止”の情報を元に、リフレッシュ開始の場合
は、該当するメモリブロックの番号を記憶し、また、リ
フレッシュ停止の場合は、該当するメモリブロックの番
号を削除することができる。

【００１１】従って、プログラムが確保するか、あるい
は、解放するメモリアドレスを、これに該当するメモリ
ブロックの番号に変換することで、リフレッシュするメ
モリブロックを決定し、このメモリブロック番号に従っ
て、該当するＩ／Ｏポートを制御することになるから、
メモリのアクセスに関しては、メモリの使用状況をソフ
トウエア的に管理することができ、また、従来のよう
な、複雑な論理回路を必要としないのである。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の実施
の形態を表す構成図であり、ハードディスクなどの外部
記憶装置２と、外部記憶装置に記録されたメモリアドレ
スと対応する複数分割のメモリブロック（全体をメモリ
群７で示す）の情報を格納するメモリブロック情報記憶
部３と、メモリリフレッシュ制御情報記憶部４と、メモ
リリフレッシュブロック記憶部５と、上位装置からのリ
フレッシュ制御命令を受けて、前記各記憶部とＩ／Ｏポ
ート６とを制御するメモリブロック制御部１と、Ｉ／Ｏ
ポート６からのにより前記メモリブロックのリフレッシ
ュをオン／オフするスイッチ群８とから構成されてい
る。

【００１３】メモリブロック情報記憶部３には、図２に
示すように、外部記憶装置２に記憶されたメモリアドレ
スの範囲と１対１で対応するメモリブロック（７１〜７
ｎ）の番号が格納されている。例えば、０Ｍ〜２Ｍバイ
トのアドレス範囲は、メモリブロックの番号”１”とい
う形で格納されている。なお、ここでは、このメモリア
ドレスの範囲とメモリブロックとの関係は、使用するシ
ステムにより異なるために、対応情報を、予め、前述の
外部記憶装置２に記録する構造としている。

【００１４】メモリリフレッシュ制御情報記憶部４は、
図３に示すように、上位装置からのリフレッシュ制御命
令に含まれるリフレッシュの開始／停止情報、および、
その開始アドレス、終了アドレスを、それぞれ、格納す
る記憶部（４１〜４３）を備えている。なお、リフレッ
シュの開始／停止の記憶域では、その内容が”１”の場
合、リフレッシュの開始を、また、”０”の場合、リフ
レッシュの停止を意味するように設定されている。

【００１５】メモリリフレッシュブロック記憶部５は、
図４に示すように、リフレッシュ信号を有効としている
メモリブロックの番号を格納している。ここでの格納方
法は、リフレッシュの開始のブロック番号を記憶域５１
に、リフレッシュの終了のブロック番号を記憶域５２
に、それぞれ、格納する仕方である。なお、格納するブ
ロック番号は、前述のメモリリフレッシュ制御情報記憶
部４の情報を元に、メモリブロック情報記憶部３の対応
表を参照して、算出される。

【００１６】Ｉ／Ｏポート６は、メモリブロック制御部
１からの指示により、Ｂｉｔ単位でスイッチ群８の各ス
イッチ（８１〜８ｎ）をオン／オフする機能（レジスタ
などの構成）を備えており、スイッチ８１がＢｉｔ：０
に、スイッチ８２がＢｉｔ：１に、以降、順次に対応し
て、スイッチ８ｎがＢｉｔ：（ｎ−１）に対応してい
る。なお、スイッチ群８の各スイッチ（８１〜８ｎ）
と、メモリ群７の各メモリブロック（７１〜７ｎ）は１
対１で対応している。

【００１７】而して、Ｉ／Ｏポート（のレジスタ）に書
き込む値が”１”の場合、対応するスイッチ群８のスイ
ッチはオン状態となり、対応するメモリ群７のメモリブ
ロックへのリフレッシュ信号が有効となる。反対に、Ｉ
／Ｏポート（のレジスタ）に書き込む値が”０”の場
合、対応するスイッチ群８のスイッチはオフ状態とな
り、対応するメモリ群７のメモリブロックへのリフレッ
シュ信号が無効となる。

【００１８】次に、本発明の実施の形態での制御方法に
ついて、図１〜図５を参照して説明する。まず、メモリ
ブロック制御部１が起動されると、メモリリフレッシュ
ブロック記憶部５の全てに”未使用コード”がセットさ
れる（ステップ１０１）。また、Ｉ／Ｏポート６の全て
のＢｉｔに”０”を書き込むことによって、メモリブロ
ック（７１〜７ｍ）へリフレッシュ信号が入力されない
ようにする（ステップ１０２）。

【００１９】次に、メモリブロック情報を格納したファ
イルを、外部記憶装置２から読み込み、メモリブロック
情報記憶部３にセットする（ステップ１０３）。なお、
メモリブロック情報を外部記憶装置に記録するのは、前
述のように、メモリのアドレス範囲とメモリブロックの
番号との対応が、使用するシステムにより異なることに
対処するためである。以上の処理により、メモリブロッ
ク制御部１は、上位装置（図示せず）からのメモリリフ
レッシュ制御命令の受け付けが可能となる（ステップ１
０４）。

【００２０】メモリブロック制御部１が上位装置からメ
モリリフレッシュ制御命令を受け付けたならば、命令内
の”リフレッシュ開始／停止”、”開始アドレス”およ
び、”終了アドレス”の各情報を取り出し、メモリリフ
レッシュ制御情報記憶部４内の記憶域４１、４２、４３
に順次、セットする（ステップ１０５）。

【００２１】次に、メモリブロック制御部１では、上位
装置からのメモリリフレッシュ制御命令が、開始を指示
する命令か、停止を指示する命令かを判別する（ステッ
プ１０６）。メモリリフレッシュ制御命令が開始を指示
する命令の場合、メモリリフレッシュ制御情報記憶部４
内の開始アドレス４２が、メモリブロック情報記憶部３
内のメモリアドレス範囲（３１１〜３１ｎ）のいずれに
該当するか検索し、対応するメモリブロック番号（３２
１〜３２ｎの内の対応するもの）をメモリリフレッシュ
ブロック記憶部５内のリフレッシュ開始のメモリブロッ
クの記憶域（５１１〜５１ｍの内の対応するもの）にセ
ットする。

【００２２】同様にして、終了アドレス４３がメモリア
ドレス範囲（３１１〜３１ｎ）のいずれに該当するか検
索し、対応するメモリブロック番号（３２１〜３２ｎ農
地の対応するもの）をメモリリフレッシュ終了のメモリ
ブロックの記憶域（５２１〜５２ｍの内の対応するも
の）にセットする（ステップ１０７）。

【００２３】なお、セットする位置については、リフレ
ッシュ開始／終了のメモリブロックの記憶域（５１１〜
５１ｎ／５２１〜５２ｎ）内で、５１１／５２１の記憶
域からチェックして、最初に未使用コードを検出した位
置となる。

【００２４】次に、メモリリフレッシュ制御命令が停止
を指示する命令の場合、開始の場合と同様に、メモリリ
フレッシュ制御情報記憶部４内の開始アドレス４２と終
了アドレス４３が、メモリブロック情報記憶部３内のメ
モリアドレス範囲（３１１〜３１ｎ）のいずれに該当す
るか検索し、対応するメモリブロック番号（３２１〜３
２ｎの内の対応するもの）と、メモリリフレッシュブロ
ック記憶部５内のリフレッシュ開始のメモリブロックの
記憶域（５１１〜５１ｍの内の対応するもの）および、
リフレッシュ終了のメモリブロックの記憶域（５２１〜
５２ｍの内の対応するもの）の値とを同時に照合し、一
致するブロックの番号の記憶域を、未使用コードに変更
する（ステップ１０８）。

【００２５】次に、メモリリフレッシュブロック記憶部
５のリフレッシュ開始／終了の各メモリブロックの組み
合わせを取り出し、Ｂｉｔ列に変換してＩ／Ｏポート６
に書き込む（ステップ１０９）。

【００２６】システム・オンの状態では、通常のよう
に、メモリアドレスコントローラにおいて、ＣＰＵアド
レスリクエスト情報、および、リフレッシュコントロー
ラからのリフレッシュタイミング信号により、メモリ群
７へアクセス制御出力がなされる。また、マルチプレク
サに対しては、ＭＰＸ信号を出力し、前記マルチプレク
サは、このＭＰＸ信号に基づいて、当該アドレス信号の
列アドレスおよび行アドレスの切換を行う。

【００２７】以上説明したように、ステップ１０４から
ステップ１０９までの処理を、システムが停止するまで
繰り返す。これによって、本発明においては、上位装置
からのメモリの使用状況に関する情報を入手すること
で、そのメモリアドレスに対応するメモリブロックを算
出し、このメモリブロックを元に、スイッチをオンまた
はオフするため、リフレッシュが必要なメモリブロック
だけに、リフレッシュ信号を入力させることになる。

【００２８】

【実施例】次に、本発明の実施の形態の具体例を、例え
ば、実装可能な最大メモリ容量が１６ＭＢで、メモリブ
ロック情報記憶部３の内容が図６に示すような、組み合
わせの装置について、その動作について説明する。

【００２９】この実施例では、０メガバイト（ＭＢ）〜
２ＭＢ−１バイトのメモリ範囲は、メモリブロックの番
号１に、２ＭＢ〜４ＭＢ−１バイトのメモリ範囲は、メ
モリブロックの番号２に、それ以降、順次、対応して、
１４ＭＢ〜１６Ｍ−１バイトのメモリ範囲は、メモリブ
ロックの番号８に対応している。

【００３０】本装置において、図７に示すようなメモリ
リフレッシュ制御情報を含む命令を上位装置から受け付
けた場合（ステップ１０４）、リフレッシュ開始／停止
（前述の符号４１に対応）の情報が”１”であるため、
リフレッシュを開始する命令であることがわかる（ステ
ップ１０６）。次に、開始アドレスの”１Ｍバイト”で
は、図６より明らかなように、メモリブロックの番号
が”１”であることがわかる。また、終了アドレスの”
３Ｍバイト”では、同様に、図６より明らかなように、
メモリブロックの番号が”２”であることがわかる。そ
して、メモリリフレッシュブロック記憶部５は、図８に
示すような内容となる（ステップ１０７）。

【００３１】次に、例えば、図８に示すような組み合わ
せにおいて、Ｉ／Ｏポートに書き込むものとする。リフ
レッシュ開始／終了が”１”と”２”の組み合わせで
は、そのＢｉｔが”１”となる。なお、未使用コードが
セットされている領域については、これを無視する。以
上の処理結果をＢｉｔ列で表すと、”１１”となり、ま
た、Ｂｉｔが”２”〜”ｎ−１”までは０となり、この
値を、Ｉ／Ｏポート６に書き込む（ステップ１０９）。
以上の処理により、メモリブロック１、２が、リフレッ
シュを必要とするメモリブロックとして、リフレッシュ
信号を開始させる対象となる。

【００３２】また、メモリリフレッシュブロック記憶部
５の内容が、図９に示すような場合で、リフレッシュ停
止の命令を受け付けた場合、図１０に示すように、リフ
レッシュ開始／終了のアドレスを、先に説明した検索方
法で、メモリブロックの番号に変換する。変換の結果”
３”と”４”となり、この組み合わせで、リフレッシュ
開始／終了のメモリブロックの記憶域を検索し、未使用
コード”０”に変更する。つまり、図９の内容は、図１
１に示す内容となる。

【００３３】次に、図１１に示す組み合わせにおいて、
Ｉ／Ｏポートに書き込むものとすると、リフレッシュ開
始／終了の組み合わせが”１”番と”２”番の場合に
は、そのＢｉｔ：０、１が”１”となり、”２”番と”
２”番の組み合わせは、Ｂｉｔ：１が”１”となり、”
４”番と”４”番の組み合わせは、Ｂｉｔ：３が”１”
となる。なお、未使用コードがセットされている領域に
ついては無視する。

【００３４】以上の処理結果をＢｉｔ列で表すと、”１
０１１”となり、この値をＩ／Ｏポート６に書き込む
（ステップ１０９）。以上の処理により、メモリブロッ
ク３はメモリの途中ではあるが、リフレッシュが不要と
なり、リフレッシュ信号を停止させることができる。

【００３５】

【発明の効果】本発明は、以上詳述したようになり、メ
モリアドレスの範囲をメモリブロック番号で管理するこ
とにより、リフレッシュ信号のオン／オフがメモリブロ
ック単位で制御可能なため、ランダムアクセスメモリが
消費する電力を、必要最小限に抑えることができ、ま
た、メモリから発生する熱も抑制することができる。し
かも、メモリのアクセスがランダムに発生して、途中の
メモリブロックのリフレッシュが不要となった場合でも
制御可能である。また、従来のように、メモリにアクセ
スするアドレス信号線をデコードするための複雑な回路
が不要となるので、回路を小型化することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック構成図であ
る。

【図２】図１のメモリブロック情報記憶部の構成を示す
図である。

【図３】図１のメモリリフレッシュ制御情報記憶部の構
成を示す図である。

【図４】図１のメモリリフレッシュブロック記憶部の構
成を示す図である。

【図５】図１のメモリブロック制御部の処理手順を示す
図である。

【図６】本発明の具体例を示すメモリブロック情報記憶
部の構成を示す図である。

【図７】同じく、メモリリフレッシュ制御情報記憶部で
の、リフレッシュ開始／停止を”１”とした場合を図で
ある。

【図８】同じく、メモリリフレッシュブロック記憶部の
構成を示す図である。

【図９】本発明の別の具体例を示すメモリリフレッシュ
ブロック記憶部の構成を示す図である。

【図１０】同じく、メモリリフレッシュ制御情報記憶部
での、リフレッシュ開始／停止を”０”とした場合を図
である。

【図１１】その結果としての、メモリリフレッシュブロ
ック記憶部の構成を示す図である。

【符号の説明】

１ メモリブロック制御部 ２ 外部記憶装置 ３ メモリブロック情報記憶部 ４ メモリリフレッシュ制御情報記憶部 ５ メモリリフレッシュブロック記憶部 ６ Ｉ／Ｏポート ７ メモリ群 ８ リフレッシュ信号オン／オフのスイッチ群 ７１、…７ｎ メモリブロック ８１、…８ｎ スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ランダムアクセスメモリを複数メモリブ
   ロックに分割し、これらメモリブロックの各々に対応し
   て、各メモリブロックに入力されるリフレッシュ信号を
   オン／オフするスイッチを装備しているメモリリフレッ
   シュ制御装置において、 前記メモリブロックの構成情報を、メモリアドレスに対
   応して記憶する第１の記憶手段と、 前記メモリブロックに対する上位装置からのリフレッシ
   ュの開始／停止、および、前記リフレッシュを開始／停
   止するメモリアドレスの範囲を含むメモリリフレッシュ
   制御情報を記憶する第２の記憶手段と、 前記リフレッシュの開始／終了の対象となるメモリブロ
   ックを記憶する第３の記憶手段と、 前記メモリリフレッシュ制御情報に基づいて、前記リフ
   レッシュの開始／終了の対象となるメモリブロックを算
   出し、当該メモリブロックの番号を生成し、前記第３の
   記憶手段に記録すると共に、この情報を、リフレッシュ
   信号を制御するためのＩ／Ｏポートに書き込む手段とを
   有し、 リフレッシュが必要なメモリブロックに対してのみ、リ
   フレッシュ信号をオンするように、前記メモリブロック
   に対応するスイッチを制御することを特徴としたメモリ
   リフレッシュ制御装置。
2. 【請求項２】 ランダムアクセスメモリを複数メモリブ
   ロックに分割し、これらメモリブロックの各々に対応し
   て、上位装置からのリフレッシュ信号で、選択された各
   メモリブロックをオン／オフするメモリリフレッシュ制
   御方法において、 予め記憶したメモリアドレスの範囲と対応するメモリブ
   ロックの番号を元に、上位装置からの命令による”開始
   アドレス”、”終了アドレス”の情報から、該当するメ
   モリブロックを選択し、これを別に記憶しておき、その
   メモリブロックに関して、メモリブロックのリフレッシ
   ュ信号をオン／オフすることを特徴とするメモリリフレ
   ッシュ制御方法。
3. 【請求項３】 上位装置からの命令で”開始アドレ
   ス”、”終了アドレス”の情報を記憶しておき、前記メ
   モリブロックの番号を元に検索して、”リフレッシュ開
   始／停止”の情報を元に、リフレッシュ開始の場合は、
   該当するメモリブロックの番号を記憶し、また、リフレ
   ッシュ停止の場合は、該当するメモリブロックの番号を
   削除することを特徴とする請求項２に記載のメモリリフ
   レッシュ制御方法。