JPH10185969A

JPH10185969A - スペクトラムアナライザ

Info

Publication number: JPH10185969A
Application number: JP34154496A
Authority: JP
Inventors: Ayumi Taguchi; 歩田口; Hirobumi Musha; 博文武者
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1996-12-20
Filing date: 1996-12-20
Publication date: 1998-07-14
Also published as: TW328991B

Abstract

(57)【要約】【課題】掃引信号の周波数に対する直線誤差が小さ
く、ＳＮ比のよい表示を得ることができるスペクトラム
アナライザを提供する。【解決手段】掃引信号発生器の発振周波数をフェイズ
ロックループによって制御し、このフェイズロックルー
プに正確な周波数ピッチで変化する基準信号を与えて掃
引信号発生器の発振周波数を直線的に変化させ、直線誤
差を小さくする。これと共にフェイズロックループにサ
ンプルホールド回路を設け、このサンプルホールド回路
をホールドモードに制御した状態で検波信号をＡＤ変換
して取込み、ノイズの少ない状態で周波数スペクトルの
値を取り込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は例えば各種の信号
に含まれる周波数成分を測定すること等に利用するスペ
クトラムアナライザに関する。

【０００２】

【従来の技術】図９に従来のスペクトラムアナライザの
概略の構成を示す。入力端子１１には周波数分析しよう
とする被測定信号ＳＸが入力される。この被測定信号Ｓ
Ｘは周波数混合器１２に入力される。周波数混合器１２
には掃引信号発生器１３から周波数掃引信号が供給され
る。この周波数掃引信号は、例えば被測定信号ＳＸの基
本周波数から周波数分析しようとする帯域幅で周波数掃
引される。１４は掃引信号発生器１３の周波数掃引動作
を制御する制御回路、１５はランプ電圧発生器を示す。

【０００３】周波数混合器１２からは被測定信号ＳＸの
周波数ＦＸと、掃引信号発生器１３の周波数掃引信号の
周波数ＦＳとの差ＦＳ−ＦＸ，または和ＦＳ＋ＦＸの周
波数の信号が出力される。バンドパスフィルタ１６は一
般に差の周波数ＦＳ−ＦＸの信号を取り出す。この差の
周波数ＦＳ−ＦＸは一定の周波数ＦＩＦ１＝ＦＳ−ＦＸ
とされ、その一定周波数の信号ＦＩＦ１はバンドパスフ
ィルタ１６で必要に応じて増幅されて、２段目の周波数
混合器１７と３段目の周波数混合器２０で順次低い周波
数の信号に変換され、検波器２２で検波され、その検波
出力がサンプルホールド回路２３でサンプルホールドさ
れ、ＡＤ変換器２４でＡＤ変換され、ＡＤ変換出力がデ
ジタル処理型の表示器２５に取り込まれ、表示器２５に
図１１に示すような被測定信号ＳＸに含まれる周波数成
分Ｆ１，Ｆ２，Ｆ３…（周波数スペクトル）を表示す
る。なお、図９において、１８は第２局部発振器、１９
はバンドパスフィルタ、２０は第３周波数混合器、２１
は第３局部発振器をそれぞれ示す。

【０００４】

【発明が解決しようとする課題】第１局部発振器として
動作する掃引信号発生器１３はランプ電圧発生器１５か
ら与えられる制御電圧の直線的な変化に対して、周波数
掃引信号の周波数は直線的に変化しなければならない。
しかしながら、一般的にはランプ電圧の直線的な変化に
対し偏差Δｆが発生する。図１０にその様子を示す。図
１０に示す直線Ａはランプ電圧の直線的に変化する電圧
変化を周波数掃引信号の周波数変化に置換した理想特性
を示す。図１０に示す曲線Ｂは実際の掃引信号発生器１
３の周波数掃引信号の周波数変化を示す。曲線Ｂを下限
周波数ＦＬと上限周波数ＦＨにおいて、直線Ａに一致さ
せたとしても、中間部分ではΔｆの偏差を生じる。この
偏差Δｆは表示器２５に表示される周波数スペクトルの
表示位置に図１１に点線で示すようにΔｆの読み取り誤
差を生じさせる。つまり、偏差Δｆが図１０に示すよう
に周波数が高い方にずれている場合は実際の表示は図１
１に点線で示すようにΔｆだけ低い方にずれて表示され
る。従って、図１１に示す表示例では実線に示す位置が
正確な表示位置となる。

【０００５】このように、従来のスペクトラムアナライ
ザでは周波数スペクトルの表示位置に誤差を発生し、こ
の表示位置の誤差によって周波数スペクトルの周波数の
読み取りに誤差を与える欠点がある。この発明の目的
は、周波数スペクトルの周波数測定値を正確に求めるこ
とができるスペクトラムアナライザを提供しようとする
ものである。

【０００６】

【課題を解決するための手段】この発明では、第１局部
発振器として動作する掃引信号発生器を電圧制御発振器
によって構成し、この電圧制御発振器によって構成され
る掃引信号発生器をフェイズロックループによって発振
周波数を制御すると共に、フェイズロックループを構成
する位相比較器と掃引信号発生器との間にサンプルホー
ルド回路を設けた構成とするものである。

【０００７】フェイズロックループには正確に周波数が
変化する基準信号を入力し、この基準信号の周波数を１
ステップ変化させるごとにサンプルホールド回路をサン
プルホールドさせ、サンプルホールド回路がホールド状
態にある間に周波数スペクトルの値をＡＤ変換して取り
込むように構成したものである。この発明の構成によれ
ば、掃引信号発生器の発振周波数は基準信号の周波数の
変化に追従して正確に１ステップずつ変化し、周波数掃
引範囲の全体にわたって正確な掃引周波数を得ることが
できる。

【０００８】しかも、この発明では周波数スペクトルを
測定するタイミングでは掃引信号発生器はサンプルホー
ルド回路のホールド電圧で発振状態を維持させる構成と
するから、掃引信号発生器の発振周波数はフェイズロッ
クループで制御されている状態より安定し、これによっ
て周波数スペクトル測定時のＳＮ比（対ＦＭ変調ノイズ
比）を向上させることができる利点が得られる。

【０００９】

【発明の実施の形態】図１にこの発明の一実施例を示
す。図９と対応する部分には同一符号を付して示す。こ
の発明では第１局部発振器として動作する掃引信号発生
器１３を電圧制御発振器によって構成し、この電圧制御
発振器で構成される掃引信号発生器１３の発振周波数を
フェイズロックループＰＬＬ１で制御する構成とし、更
にこのフェイズロックループＰＬＬ１に所定の周波数間
隔で変化する基準信号ＦＲを供給し、フェイズロックル
ープＰＬＬ１で制御される掃引信号発生器の発振周波数
を基準信号ＦＲの周波数の変化に追従させて変化させる
構成としたものである。

【００１０】フェイズロックループＰＬＬ１は周知のよ
うに掃引信号発生器１３で構成される電圧制御発振器
と、分周器２６と、位相比較器２７とによって構成され
る。この発明では、位相比較器２７の出力側にサンプル
ホールド回路２８を設けた構成と、フェイズロックルー
プＰＬＬ１に所定の周波数間隔で変化する基準信号ＦＲ
を供給する基準信号発生器３０を設けた構成を特徴とす
るものである。

【００１１】基準信号発生器３０はこの例ではフェイズ
ロックループによって構成した場合を示す。基準信号発
生器３０では分周器３２の分周比１／Ｑを変化させるこ
とにより、分周器３２から出力される基準信号ＦＲの周
波数を所定の周波数ピッチで変化させる。つまり、この
例では基準信号発生器３０を構成する位相比較器３３に
第３局部発振器２１（一般に水晶発振器が用いられる）
から周波数が安定した信号の供給を受け、この周波数が
安定した信号を基準信号として分周器３２の分周比１／
Ｑを変化させて所定の周波数ピッチで変化する基準信号
ＦＲを得るように構成するものである。

【００１２】第３局部発振器２１の発振周波数が、例え
ば１０ＭHz，分周器３２の分周比が１／２０であったと
すると、電圧制御発振器３１は２００ＭHzを発振する。
電圧制御発振器３１の発振周波数が２００ＭHzであれば
分周器３２から位相比較器３３に１０ＭHzの信号が入力
される。従って、位相比較器３３には第３局部発振器２
１と同じ周波数の信号が入力され、その位相差が同一と
なるように電圧制御発振器３１の発振周波数が制御され
る。第３局部発振器２１を例えば水晶発振器で構成する
ことにより、その発振周波数は安定しこの結果、電圧制
御発振器３１の発振周波数も安定に２００ＭHzに維持さ
れる。電圧制御発振器３１の発振信号は分周器３４で、
例えば１／２０の周波数に分周して基準信号ＦＲを得、
この基準信号ＦＲをフェイズロックループＰＬＬ１の位
相比較器２７に与える。従って、このフェイズロックル
ープＰＬＬ１の位相比較器２７には２００／２０ＭHzの
周波数の基準信号ＦＲが入力される。

【００１３】ここで分周器３２の分周比１／Ｑを１／２
１に変化させると、電圧制御発振器３１の発振周波数は
２１０ＭHzに変化する。つまり、電圧制御発振器３１の
発振周波数Ｆ３１は、Ｆ３１×１／Ｑ＝１０ＭHzを満た
す周波数に制御される。従って、分周比１／Ｑを１／２
０，１／２１，１／２２，１／２３…のように順次変化
させることにより、電圧制御発振器３１の発振周波数Ｆ
３１は２００ＭHz，２１０ＭHz，２２０ＭHz，２３０Ｍ
Hz…のように１０ＭHz間隔で変化する。

【００１４】この結果、分周器３４から出力される基準
信号ＦＲの周波数は分周器３４の分周比を１／２０とす
れば、１0.０ＭHz，１0.５ＭHz，１1.０ＭHz，１1.５Ｍ
Hz，１2.０ＭHz…のように0.５ＭHzの間隔で変化するこ
とになる。なお、分周器３２の分周比１／Ｑ及び分周器
３４の分周比１／Ｍ，サンプルホールド回路２８のモー
ド切り換え等は制御器２９によって制御される。

【００１５】フェイズロックループＰＬＬ１の位相比較
器２７に１0.０ＭHz，１0.５ＭHz，１1.０ＭHz，１1.５
ＭHz，１2.０ＭHz…のように0.５ＭHzのピッチで変化す
る基準信号を入力することにより、フェイズロックルー
プＰＬＬ１の分周器２６から位相比較器２７に入力され
る信号の周波数も１0.０ＭHz，１0.５ＭHz，１1.０ＭH
z，１1.５ＭHz，１2.０ＭHz…のように0.５ＭHzのピッ
チで変化する。この様子を図２に示す。

【００１６】ここで、フェイズロックループＰＬＬ１を
構成する分周器２６の分周比１／Ｎが、例えば１／４０
０に設定されているものとすると、基準信号発生器３０
からフェイズロックループＰＬＬ１に供給される基準信
号ＦＲの周波数が１０ＭHzの場合、掃引信号発生器１３
は１0.０ＭHz×４００＝4.０ＧHzを発振することにな
る。以下、同様にして各基準周波数に対して掃引信号発
生器１３の発振周波数は１0.５ＭHz×４００＝4.２ＧHz １1.０ＭHz×４００＝4.４ＧHz １1.５ＭHz×４００＝4.６ＧHz １2.０ＭHz×４００＝4.８ＧHz ・・のように掃引信号発生器１３の発振
周波数も0.２ＧHzのピッチで変化することになる。

【００１７】基準信号発生器３０から出力される基準信
号ＦＲの周波数は水晶発振器のように精度のよい第３局
部発振器２１の信号を基にしているから正確である。ま
た、その変化するピッチも正確に、この例では0.５ＭHz
ずつ変化する。従って、この正確に規定された基準信号
ＦＲに追従して掃引信号発生器１３の発振周波数が制御
されるから、この掃引信号発生器１３の発振周波数も正
確に規定される。よって、掃引信号発生器１３の発振周
波数を0.２ＧHzのピッチで必要な帯域幅にわたって周波
数掃引させることにより、掃引周波数を直線的に変化さ
せることができる。

【００１８】次に、フェイズロックループＰＬＬ１に設
けたサンプルホールド回路２８と、検波器２２の出力側
に設けたサンプルホールド回路２３の動作について説明
する。サンプルホールド回路２８がサンプリング動作中
はフェイズロックループＰＬＬ１はループが構成され、
掃引信号発生器１３は基準信号発生器３０から与えられ
る基準信号ＦＲの周波数のＮ倍の周波数で発振するよう
に制御される。従って、フェイズロックループＰＬＬ１
に設けたサンプルホールド回路２８は基準信号発生器３
０が周波数を１ステップ変化させた時点から、その周波
数の変化にフェイズロックループＰＬＬ１が応動し、掃
引信号発生器１３の発振周波数が安定するまでの間Ｔ
１，図３Ｂに示すようにサンプリング状態に維持され、
フェイズロックループＰＬＬ１が安定した時点でホール
ドモードに入る。

【００１９】これに対し、サンプルホールド回路２３は
フェイズロックループＰＬＬ１に設けたサンプルホール
ド回路２８がホールドモードになった後に検波器２２の
検波出力をサンプリングし、ホールドモードに入る。Ａ
Ｄ変換器２４はサンプルホールド回路２３がホールド状
態に入った後に、そのホールド中の電圧をＡＤ変換す
る。表示器２５はＡＤ変換器２４がＡＤ変換動作した後
にそのＡＤ変換出力を、例えば画像メモリに取り込む。
画像メモリに取り込まれた各ＡＤ変換値は空き時間を利
用して繰り返し読み出され、陰極線管表示器に表示され
る。図４に示す曲線Ａは、その表示の一例を示す。

【００２０】図４に示す曲線Ａの各点Ｐ１，Ｐ２，Ｐ３
…がサンプリングして取り込んだ各周波数における検波
出力値を示す。上述したように、フェイズロックループ
ＰＬＬ１に設けたサンプルホールド回路２８がホールド
モードに維持されている状態で、第２サンプルホールド
回路２３をサンプリング動作させる構成としたから、こ
の第２サンプルホールド回路２３がサンプリングする検
波器２２の検波出力は安定な状態の検波信号をサンプリ
ングすることができる。

【００２１】その理由を以下に説明する。掃引信号発生
器１３の発振周波数はフェイズロックループＰＬＬ１に
よって制御される。フェイズロックループＰＬＬ１が制
御動作している状態では、掃引信号発生器１３の発振周
波数は、その制御ループによって制御されるため、周波
数が１点に維持されずに変動を繰り返す。この変動は分
周器２６の分周比１／ＮのＮの値が大きい程、大きく変
動する。これに対し、サンプルホールド回路２８がホー
ルドモードに入ると、掃引信号発生器１３の電圧制御端
子には一定のホールド電圧（直流電圧）が入力される。
この結果、発振周波数はホールド電圧に対応した一定の
周波数に維持され、検波器２２の検波出力に発生するノ
イズ（ＦＭ変調ノイズ）は低減され、ＳＮ比を大幅に改
善することができる。図４に示す曲線Ｂはフェイズロッ
クループＰＬＬ１を動作させた状態でサンプルホールド
回路２３でサンプリングした場合の表示例を示す。図４
に示す曲線Ｂでは、検波器２２の検波出力にＦＭ変調ノ
イズを多く含むため、レベルが低くなるべき部分でも充
分レベルが低下しない。このために周波数スペクトルの
量を正確に測定することができない不都合が生じる。

【００２２】図５はこの発明の他の実施例を示す。この
実施例では基準信号発生器３０を電圧制御発振器３１
と、分周器３４と、電圧制御発振器３１にステップ状に
変化する電圧信号を与えるＤＡ変換器３５とによって構
成した場合を示す。ＤＡ変換器３５には制御回路２５か
ら値が等分ずつ変化するデジタル信号を与え、そのデジ
タル信号をＤＡ変換して電圧制御発振器３１に与える。
従って、電圧制御発振器３１の発振周波数はＤＡ変換器
３５に与えられるデジタル値に応じて変化し、例えば図
１で説明したと同様に0.５ＭHzずつ増加するように変化
させることができる。電圧制御発振器３１の発振信号を
分周器３４で例えば１／２０の周波数に分周し、その分
周出力をフェイズロックループＰＬＬ１を構成する位相
比較器２７に入力する。制御器２９は例えばマイクロコ
ンピュータによって構成することができる。従って、基
準信号発生器３０はマイクロコンピュータから任意のス
テップ量（周波数の変化量）で周波数が変化する基準信
号を発生させることができる。従って、この実施例でも
掃引信号発生器１３の周波数掃引信号の周波数変化を正
確に規定することができる。なお、この場合も掃引信号
発生器１３の発振周波数は、フェイズロックループＰＬ
Ｌ１に制御され、基準信号発生器３０から出力される基
準信号ＦＲの周波数に追従して変化する。

【００２３】図６はこの発明の更に他の実施例を示す。
この実施例では基準信号発生器３０を第３局部発振器２
１と分周器３４とによって構成した場合を示す。この場
合には分周器３４の分周比１／Ｍを制御器２９で制御し
て変化させ、分周器３４の分周比１／Ｍを変化させるこ
とにより、フェイズロックループＰＬＬ１に与える基準
信号の周波数を変化させるように構成した場合を示す。

【００２４】図７はこの発明の更に他の実施例を示す。
この実施例では図１に示したフェイズロックループＰＬ
Ｌ１の構成にランプ電圧発生器４１と、アナログ加算回
路４２とを付加した構成としたものである。この場合、
基準信号発生器３０からフェイズロックループＰＬＬ１
に与える基準信号ＦＲの周波数のステップΔＦは図１の
実施例の場合より粗く採る。図１の実施例において、周
波数掃引帯域内を例えば１０００ポイントの分解能でサ
ンプルホールドしＡＤ変化するものとすると、図７の実
施例では、４００ポイントの分解能でサンプルホールド
し、各サンプルホールドした値の間をランプ電圧で周波
数掃引させるように構成した場合を示す。

【００２５】図８に各部の波形図を示す。図８Ａに示す
階段波形は基準信号発生器３０からフェイズロックルー
プＰＬＬ１に与えられる基準信号ＦＲの周波数変化を示
す。この周波数変化は図示するようにサンプルホールド
回路２８にサンプルホールドされるサンプルホールド電
圧と、掃引信号発生器１３の掃引信号周波数に対応す
る。

【００２６】図８Ｂに示すランプ電圧はランプ電圧発生
器４１が出力するランプ電圧波形を示す。ランプ電圧発
生器４１はランプ電圧の立上りの初期において、わずか
な時間休止状態を採り、その休止期間中にフェイズロッ
クループＰＬＬ１はサンプルホールド回路２８をサンプ
リングモードに制御し、制御ループを閉じ掃引信号発生
器１３の発振周波数を基準信号発生器３０から与えられ
る信号の周波数のＮ倍（Ｎは分周器２６の分周数）にな
るように制御動作させる。図８Ｃはサンプルホールド回
路２８与える制御信号の波形を示す。

【００２７】掃引信号発生器１３の発振周波数が規定の
周波数に制御された状態でランプ電圧が立上りを開始す
る。従って、このランプ電圧の立上りに伴って掃引信号
発生器１３の発振周波数は周波数掃引を開始する。これ
と同時にＡＤ変換器２４は図８Ｄに示すクロックでＡＤ
変換動作を行う。ＡＤ変換動作はランプ電圧の休止期間
を除いて行われる。

【００２８】この図７の実施例によれば、各サンプルホ
ールドポイントごとに掃引周波数が基準信号発生器３０
で与えられる基準値に設定されるので、周波数掃引帯域
の全体にわたって掃引周波数を直線的に変化させること
ができる。しかもサンプルホールドの回数を図１に示し
た実施例より少ない回数にしたから、図１の実施例より
周波数掃引に要する時間を短くすることができる。よっ
て、周波数分析結果を高速で取り込むことができる効果
が得られる。

【００２９】

【発明の効果】以上説明したように、この発明によれば
掃引信号発生器１３の発振周波数をフェイズロックルー
プＰＬＬ１で制御し、このフェイズロックループＰＬＬ
１に基準信号発生器３０から周波数が正しく規定された
基準信号を与えて掃引信号発生器１３の発振周波数を順
次周波数掃引させる構成としたから、掃引信号発生器１
３の発振周波数は周波数掃引帯域の各部において、直線
的に変化する。この結果、表示器２５に表示される周波
数スペクトルの周波数を正しく表示させることができ、
周波数の読み取り誤差の少ないスペクトラムアナライザ
を提供できる利点が得られる。

【００３０】更に、ＡＤ変換器２４で検波器２２の検波
出力をＡＤ変換して取り込む際に、フェイズロックルー
プＰＬＬ１ではサンプルホールド回路２８をホールド状
態に制御してＡＤ変換する構成としたから、ＡＤ変換し
て周波数スペクトルの値を取り込む状態では掃引信号発
生器１３はサンプルホールドされた直流電圧で発振状態
を維持しているから、その発振周波数は変動せずに安定
に維持される。よってＦＭ変調ノイズのレベルを低減す
ることができ、ＳＮ比のよい、つまり周波数スペクトル
の大小差を大きく拡大して表示することができる（これ
を一般にダイナミックレンジの広いと称する）スペクト
ラムアナライザを提供することができる利点が得られ
る。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するためのブロック
図。

【図２】図１に示した実施例の動作を説明するための波
形図。

【図３】図２と同様の波形図。

【図４】図１の実施例で得られた周波数スペクトルの表
示例を示す図。

【図５】この発明の変形実施例を説明するためのブロッ
ク図。

【図６】この発明の他の変形実施例を説明するためのブ
ロック図。

【図７】この発明の更に他の変形実施例を説明するため
のブロック図。

【図８】図７に示した実施例の動作を説明するための波
形図。

【図９】従来の技術を説明するためのブロック図。

【図１０】従来の技術の不都合を説明するためのグラ
フ。

【図１１】従来の技術の不都合を説明するための周波数
スペクトルの表示例を示す図。

【符号の説明】

１１入力端子ＳＸ被測定信号１２周波数混合器１３掃引信号発生器１６バンドパスフィルタＰＬＬ１フェイズロックループ２６分周器２７位相比較器２８サンプルホールド回路２９制御器３０基準信号発生器

Claims

【特許請求の範囲】

【請求項１】Ａ．電圧制御発振器によって構成され、
被測定信号が入力される周波数混合器に周波数掃引信号
を与える掃引信号発生器と、Ｂ．この掃引信号発生器の発振周波数を制御するフェイ
ズロックループと、Ｃ．このフェイズロックループに所定の間隔で周波数が
変化する基準信号を与える基準信号発生器と、Ｄ．この基準信号発生器が周波数を１ステップ変化させ
るごとに、上記フェイズロックループを構成する位相比
較器の位相比較出力をサンプルホールドし、そのホール
ド電圧を上記掃引信号発生器に与えるサンプルホールド
回路と、によって構成したことを特徴とするスペクトラムアナラ
イザ。
【請求項２】請求項１記載のスペクトラムアナライザ
において、上記基準信号発生器をフェイズロックループ
によって構成し、このフェイズロックループに設けられ
た可変分周器の分周比を変化させて、上記掃引信号発生
器の発振周波数を制御するフェイズロックループに与え
る基準信号の周波数を１ステップずつ変化させる構成と
したことを特徴とするスペクトラムアナライザ。
【請求項３】請求項１記載のスペクトラムアナライザ
において、上記基準信号発生器をＤＡ変換器と、このＤ
Ａ変換器のＤＡ変換出力電圧によって発振周波数が制御
される電圧制御発振器とによって構成し、上記ＤＡ変換
器に与えるデジタル信号の値を所定値ずつ変化させ、上
記電圧制御発振器の発振周波数を所定の周波数ピッチで
変化させる構成としたことを特徴とするスペクトラムア
ナライザ。
【請求項４】請求項１記載のスペクトラムアナライザ
において、上記基準信号発生器を発振周波数が安定な固
定発振器と可変分周器とによって構成し、可変分周器の
分周比を変化させて、上記フェイズロックループに与え
る基準信号の周波数を１ステップずつ変化させる構成と
したことを特徴とするスペクトラムアナライザ。
【請求項５】請求項１記載のスペクトラムアナライザ
において、上記フェイズロックループに設けたサンプル
ホールド回路と周波数掃引信号発生器との間にアナログ
加算器を設け、このアナログ加算器によって上記サンプ
ルホールド回路のホールド電圧にランプ電圧を加算する
ように構成し、上記ランプ電圧がゼロの状態で上記サン
プルホールド回路をサンプリングモードに制御し、その
状態で上記掃引信号発生器の発振周波数を上記基準信号
発生器から与えられる基準信号の周波数で規定される周
波数に制御すると共に、その制御状態を経て、上記サン
プルホールド回路をホールドモードに切り換えて上記ラ
ンプ電圧の立上りを起動させ、ランプ電圧が所定の電圧
に達するまでの間、所定の繰り返し周期で上記ＡＤ変換
器をＡＤ変換動作させて周波数スペクトルに対応したデ
ータを取込み、ランプ電圧が所定電圧に達した時点で上
記サンプルホールド回路を再びサンプルモードに切り換
え、これと共に上記基準信号発生器で発生する基準信号
の周波数を次のステップの周波数に変化させ、上記掃引
信号発生器の発振周波数を次のステップの周波数で規定
される周波数に制御することを繰り返して所定の周波数
範囲を周波数掃引することを特徴とするスペクトラムア
ナライザ。
【請求項６】請求項１乃至５記載の何れかのスペクト
ラムアナライザにおいて、上記周波数混合器の出力側に
得られる和または差の周波数の信号を取り出すバンドパ
スフィルタと、このバンドパスフィルタによって取り出
した信号を検波する検波器と、上記フェイズロックルー
プに挿入したサンプルホールド回路がホールド状態に制
御されている状態で上記検波器の検波出力をサンプリン
グしてホールド状態に制御される第２サンプルホールド
回路と、この第２サンプルホールド回路がホールド状態
に制御された状態でそのホールド電圧をＡＤ変換するＡ
Ｄ変換器と、を具備して構成されるスペクトラムアナライザ。