JPH10187480A

JPH10187480A - エミュレータ

Info

Publication number: JPH10187480A
Application number: JP8346417A
Authority: JP
Inventors: Yoshiko Yoshida; 佳子吉田
Original assignee: Hitachi Ltd; Hitachi Yonezawa Electronics Co Ltd
Current assignee: Hitachi Ltd; Renesas Semiconductor Package and Test Solutions Co Ltd
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 1998-07-21

Abstract

(57)【要約】【課題】ブレーク機能を行うハードウェアを設け、ソ
フトウェア処理の負担を低減させ、エミュレーションの
リアルタイム性を大幅に向上させる。【解決手段】ブレーク対象アドレスのオリジナル命令
をオリジナル命令保持レジスタ１９に保持させ、ブレー
ク対象アドレスにタスクブレークポイント命令を書き込
み、タスクブレークポイントのタスクＩＤをブレーク条
件レジスタ１４に格納させる。また、状態レジスタ１５
に現在実行中のタスクＩＤを格納し、比較部１６によっ
てブレーク条件レジスタ１４と状態レジスタ１５の比較
を行い、一致した場合にコンディションコードレジスタ
１７にブレーク条件成立フラグとして設定することによ
りブレイク機能をハードウェアにより実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
を用いた応用システムの開発支援装置であるエミュレー
タに関し、特に、ＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔ
ｅｍ）上において動作するタスクのブレーク機能に適用
して有効な技術に関するものである。

【０００２】

【従来の技術】本発明者が検討したところによれば、マ
イクロコンピュータ応用システムのソフトウェアおよび
ハードウェアのデバッグに用いられるサポートツールで
あるエミュレータにおいては、デッバック機能の一種と
してブレーク機能が設けられている。

【０００３】このブレーク機能は、たとえば、ＯＳ上で
動作するタスクのデバッグにおいて、ブレーク機能が設
定された任意のタスクが動作している場合に限り、指定
されたアドレスなどの条件成立検出、すなわち、ブレー
クポイントを設定し、そのブレークポイントにおいてプ
ログラムをブレークしている。

【０００４】なお、この種のエミュレータについて詳し
く述べてある例としては、昭和５９年１１月３０日、株
式会社オーム社発行、社団法人電子通信学会（著）、
「ＬＳＩハンドブック」Ｐ５６２があり、この文献に
は、インサーキットエミュレータの各々の機能について
記載されている。

【０００５】

【発明が解決しようとする課題】ところが、上記のよう
なエミュレータのブレーク機能では、次のような問題点
があることが本発明者により見い出された。

【０００６】すなわち、ブレークポイントの設定、検出
をソフトウェアにより処理しているので、ソフトウェア
の処理が複雑となってしまい、デバッグ時のリアルタイ
ム性が低下してしまうという問題がある。

【０００７】本発明の目的は、ブレーク機能を行うハー
ドウェアを設けることにより、ソフトウェア処理の負担
を低減させ、エミュレーションのリアルタイム性を大幅
に向上させることのできるエミュレータを提供すること
にある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１０】すなわち、本発明のエミュレータは、ター
ゲットマイクロコンピュータの機能を代行するスレーブ
マイクロコンピュータに、該スレーブマイクロコンピュ
ータによる応用システムの制御動作を停止させるブレー
ク機能手段を設けたものである。

【００１１】また、本発明のエミュレータは、前記ブレ
ーク機能手段が、タスクブレークポイントを発生させる
タスクの識別データを格納する第１の記憶部と、実行中
のタスクの識別データを格納する第２の記憶部と、第１
の記憶部と第２の記憶部に格納されたデータの比較を行
い、一致すると設定信号を出力する比較部と、当該比較
部から出力される設定信号のデータを格納する第３の記
憶部とから構成されるブレークコンディション制御手段
と、オリジナル命令を格納する第４の記憶部と、ブレー
ク時の処理アドレスを格納する第５の記憶部とから構成
される命令実行制御手段とよりなるものである。

【００１２】さらに、本発明のエミュレータは、前記第
１〜第５の記憶部が、レジスタよりなるものである。

【００１３】また、本発明のエミュレータは、前記ブレ
ーク機能手段が、マルチタスクＯＳ上で動作するタスク
に対してブレークするものである。

【００１４】以上のことにより、エミュレータにおける
ブレーク機能をハードウェアにより処理できるので、エ
ミュレーションのリアルタイム性を大幅に向上させるこ
とができる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１６】図１は、本発明の一実施の形態によるエミ
ュレータの接続図、図２は、本発明の一実施の形態によ
るエミュレータのブロック図、図３は、本発明の一実施
の形態によるエミュレータに設けられたスレーブマイク
ロコンピュータの要部ブロック図、図４は、本発明の一
実施の形態によるエミュレータに用いられるタスクブレ
ークポイント命令の設定例を示す説明図、図５は、本発
明の一実施の形態によるエミュレータに用いられるタス
クブレークポイント命令の情報テーブル、図６〜１０
は、本発明の一実施の形態によるエミュレータに設けら
れたスレーブマイクロコンピュータの動作フローチャー
トである。

【００１７】本実施の形態において、ユーザが開発中の
マイクロコンピュータを用いた応用システム１とデータ
の入出力および表示を行うシステム開発装置であるパー
ソナルコンピュータ２との間には、たとえば、マルチタ
スクＯＳなどのソフトウェアのデバッグ、評価を行うエ
ミュレータ３が電気的に接続されている。

【００１８】また、エミュレータ３に設けられた後述す
るシリアルインターフェイスは、シリアル回線バスライ
ンＳＢＬを介してパーソナルコンピュータ２に電気的に
接続されている。

【００１９】さらに、同じくエミュレータ３に設けられ
た後述するインタフェースの先端部には、ケーブルＣａ
を介してＣＰＵソケットＣＳが設けられ、応用システム
１に電気的に接続される。

【００２０】次に、エミュレータ３は、図２に示すよう
に、ターゲットマイクロコンピュータの機能を代行する
ＣＰＵであるスレーブマイクロコンピュータ（以下、ス
レーブマイコンという）４と、デバッグ機能の制御を司
るＣＰＵであるマスタマイクロコンピュータ（以下、マ
スタマイコンという）５が設けられている。

【００２１】さらに、エミュレータ３には、すべてのプ
ログラムデータにおける信号の入出力を制御するエミュ
レーション制御部６、スレーブマイコン４による応用シ
ステム１の制御動作を停止させるブレークポイント制御
部７が設けられている。

【００２２】また、エミュレータ３は、応用システム１
にユーザメモリが搭載されていない場合にユーザメモリ
の不足分を補う貸出しメモリ部８が設けられており、た
とえば、ＲＡＭなどのデータ書き換えが可能な半導体装
置によって構成されている。

【００２３】さらに、エミュレータ３には、実行中のユ
ーザプログラムにおいて、各種データやステータス信号
などをサンプリングし、それを記憶するトレースメモリ
部９が設けられている。

【００２４】また、エミュレータ３は、マスタマイコン
５がシステムパーソナルコンピュータ２とのデータ通信
を行うために所定のデータ変換を行うシリアルインター
フェイス１０およびスレーブマイコン４がユーザの応用
システムの代行制御を行うために所定のデータ変換を行
うインタフェース１１が設けられている。

【００２５】さらに、これらエミュレーション制御部
６、ブレークポイント制御部７、貸出しメモリ部８およ
びトレースメモリ部９は、スレーブバス１２を介してス
レーブマイコン４と電気的に接続されている。

【００２６】また、エミュレーション制御部６、ブレー
クポイント制御部７、貸出しメモリ部８、トレースメモ
リ部９およびシリアルインターフェイス１０は、マスタ
バス１３を介してマスタマイコン５と電気的に接続され
ている。

【００２７】次に、スレーブマイコン４は、図３に示す
ように、ブレーク状態の制御を行うブレークコンディシ
ョン制御手段４ａおよびブレーク命令実行の制御を行う
命令実行制御手段４ｂが設けられている。

【００２８】そして、これらブレークコンディション制
御手段４ａならびに命令実行制御手段４ｂによってタス
クブレーク機能をハードウェアにより処理するブレーク
機能手段が構成されている。

【００２９】また、ブレークコンディション制御手段４
ａは、タスクブレークポイントを発生させるタスクＩＤ
（識別データ）を格納するブレーク条件レジスタ（第１
の記憶部）１４ならびに実行中のタスクのタスクＩＤを
格納する状態レジスタ（第２の記憶部）１５が設けられ
ている。

【００３０】さらに、ブレークコンディション制御手段
４ａには、ブレーク条件レジスタ１４と状態レジスタ１
５のデータの比較を行い、一致すると所定のフラグを設
定する比較部１６、該比較部１６から出力されるフラグ
のデータを格納するコンディションコードレジスタ（第
３の記憶部）１７が設けられており、ブレーク条件レジ
スタ１４と状態レジスタ１５は比較部１６と電気的に接
続され、比較部１６はコンディションコードレジスタ１
７と電気的に接続されている。

【００３１】また、ブレークコンディション制御手段４
ａには、ブレークコンディション制御手段４ａのすべて
の制御を司るブレークコンディション制御部１８が設け
られており、ブレークコンディション制御部１８はブレ
ーク条件レジスタ１４、状態レジスタ１５、比較部１６
ならびにコンディションコードレジスタ１７と電気的に
接続されている。

【００３２】さらに、命令実行制御手段４ｂは、後述す
るオリジナル命令を格納するオリジナル命令保持レジス
タ（第４の記憶部）１９、ブレーク時の処理アドレスを
格納するアドレスレジスタ（第５の記憶部）２０および
命令実行制御手段４ｂのすべての制御を司る命令実行制
御部２１が設けられており、オリジナル命令保持レジス
タ１９、アドレスレジスタ２０は命令実行制御部２１と
電気的に接続されている。

【００３３】そして、ブレークコンディション制御手段
４ａならびに命令実行制御部２１スレーブマイコン４の
すべての制御を司るＣＰＵ２２と電気的に接続されてい
る。

【００３４】次に、本実施の形態の作用について説明す
る。

【００３５】まず、ユーザがパーソナルコンピュータ２
によって指定されたアドレスにタスクブレークポイント
命令を入力し、ブレーク機能を設定する。

【００３６】ここで、タスクブレークポイント命令の設
定例を図４に示す。

【００３７】このタスクブレークポイント命令におい
て、’ＴＢＲＫ’はタスクブレークの命令、’＃ＣＴＳ
ＫＩＤ’は現在実行中のタスクの情報アドレス、’＃Ｂ
ＲＫＩＮＦ０１１’はタスクブレークポイント情報アド
レスを示している。

【００３８】次に、ブレーク条件レジスタ１４、状態レ
ジスタ１５、コンディションコードレジスタ１７、オリ
ジナル命令保持レジスタ１９およびアドレスレジスタ２
０に格納されるそれぞれのデータについて、図５に示す
情報テーブルを用いて説明する。

【００３９】格納されるタスクブレークポイントを発生
させるタスクＩＤ（識別符号）、実行中のタスクのタス
クＩＤ、タスクブレークポイントアドレスのオリジナル
命令ならびにタスクブレークポイントを発生させるタス
クＩＤと実行中のタスクのタスクＩＤが一致した場合の
処理アドレスにより構成されている。

【００４０】そして、命令実行制御部２１は、図６に示
すように、ブレーク対象アドレスに位置する命令、すな
わち、オリジナル命令をオリジナル命令保持レジスタ１
９に保持させる（ステップＳ１０１）。

【００４１】その後、命令実行制御部２１は、ブレーク
対象アドレスに前述したタスクブレークポイント命令
の’ＴＢＲＫ’を書き込む（ステップＳ１０２）。たと
えば、図７に示すように、オリジナル命令が’ＭＯＶ’
命令であると、オリジナル命令保持レジスタ１９には’
ＭＯＶ’命令が格納され、オリジナル命令のアドレスに
は’ＴＢＲＫ’命令が書き込まれることになる。

【００４２】次に、タスクブレークポイントを発生させ
るタスクＩＤをブレーク条件レジスタ１４に格納させる
（ステップＳ１０３）。この時、命令実行制御部２１は
アドレスレジスタ２０に処理アドレスを格納する。

【００４３】また、ブレークコンディション制御部１８
は、図８に示すように、状態レジスタ１４に現在実行中
のタスクＩＤを格納する（ステップＳ２０１）。

【００４４】その後、ブレークコンディション制御手段
４ａにおいて、図９に示すように、比較部１６によって
ブレーク条件レジスタ１４と状態レジスタ１５のデータ
内容の比較が行われ（ステップＳ３０１）、一致した場
合には、ブレーク条件成立信号を出力し、一致しない場
合には継続してステップＳ３０１の処理を行う（ステッ
プＳ３０２）。

【００４５】また、ステップＳ３０２の処理において、
一致した場合にはブレーク条件レジスタ１４にブレーク
条件成立信号をブレーク条件成立フラグとして設定を行
う（ステップＳ３０３）。

【００４６】次に、命令実行制御手段４ｂは、図１０に
示すように、命令実行制御部２１によりタスクブレーク
ポント命令、すなわち、’ＴＢＲＫ’命令が設定された
か否かの判断を行う（ステップＳ４０１）。

【００４７】ステップＳ４０１の処理において、タスク
ブレークポント命令が設定されると、命令実行制御部２
１はブレーク条件レジスタ１４にブレーク条件成立フラ
グが設定されているかのチェックを行う（ステップＳ４
０２）。

【００４８】そして、ブレーク条件成立フラグが立って
いるか否かの判断が行われ（ステップＳ４０３）、ブレ
ーク条件成立フラグが立っている場合には、ブレーク要
求を行い、アドレスレジスタ２０に格納されている処理
アドレスの処理を実行する（ステップＳ４０４）。

【００４９】また、ステップＳ４０３の処理において、
ブレーク条件成立フラグが立っていない場合には、オリ
ジナル命令保持レジスタ１９に格納されているオリジナ
ル命令をタスクブレークポイント命令が書き込まれてい
たブレーク対象アドレスにロードし（ステップＳ４０
５）、オリジナル命令による通常の処理を実行する（ス
テップＳ４０６）。

【００５０】それにより、本実施の形態によれば、スレ
ーブマイコン４に設けられたブレークコンディション制
御手段４ａ、命令実行制御手段４ｂによって、タスクブ
レーク機能をハードウェアによって実行するので、ソフ
トウェア処理の負担を大幅に軽減させることができるの
で、エミュレーションのリアルタイム性を向上すること
ができる。

【００５１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００５２】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００５３】（１）本発明によれば、スレーブマイクロ
コンピュータにブレーク機能手段を設けることにより、
ブレーク機能がハードウェアにより実行処理されるの
で、ソフトウェア処理の負担を大幅に軽減でき、エミュ
レーションのリアルタイム性を向上することができる。

【００５４】（２）また、本発明では、上記（１）によ
り、開発される応用システムの開発期間を短縮化でき、
エミュレータの信頼性も向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるエミュレータの接
続図である。

【図２】本発明の一実施の形態によるエミュレータのブ
ロック図である。

【図３】本発明の一実施の形態によるエミュレータに設
けられたスレーブマイクロコンピュータの要部ブロック
図である。

【図４】本発明の一実施の形態によるエミュレータに用
いられるタスクブレークポイント命令の設定例を示す説
明図である。

【図５】本発明の一実施の形態によるエミュレータに用
いられるタスクブレークポイント命令の情報テーブルで
ある。

【図６】本発明の一実施の形態によるエミュレータに設
けられたスレーブマイクロコンピュータの動作フローチ
ャートである。

【図７】本発明の一実施の形態によるエミュレータに設
けられたスレーブマイクロコンピュータの動作フローチ
ャートである。

【図８】本発明の一実施の形態によるエミュレータに設
けられたスレーブマイクロコンピュータの動作フローチ
ャートである。

【図９】本発明の一実施の形態によるエミュレータに設
けられたスレーブマイクロコンピュータの動作フローチ
ャートである。

【図１０】本発明の一実施の形態によるエミュレータに
設けられたスレーブマイクロコンピュータの動作フロー
チャートである。

【符号の説明】

１応用システム２パーソナルコンピュータ３エミュレータ４スレーブマイクロコンピュータ４ａブレークコンディション制御手段４ｂ命令実行制御手段５マスタマイクロコンピュータ６エミュレーション制御部７ブレークポイント制御部８貸出しメモリ部９トレースメモリ部１０シリアルインターフェイス１１インタフェース１２スレーブバス１３マスタバス１４ブレーク条件レジスタ（第１の記憶部）１５状態レジスタ（第２の記憶部）１６比較部１７コンディションコードレジスタ（第３の記憶部）１８ブレークコンディション制御部１９オリジナル命令保持レジスタ（第４の記憶部）２０アドレスレジスタ（第５の記憶部）２１命令実行制御部２２ＣＰＵＳＢＬシリアル回線バスラインＣａケーブルＣＳＣＰＵソケット

Claims

【特許請求の範囲】

【請求項１】マイクロコンピュータを用いた応用シス
テムのソフトウェアおよびハードウェアの評価を行うエ
ミュレータであって、ターゲットマイクロコンピュータ
の機能を代行するスレーブマイクロコンピュータに、前
記スレーブマイクロコンピュータによる応用システムの
制御動作を停止させるブレーク機能手段を設けたことを
特徴とするエミュレータ。
【請求項２】請求項１記載のエミュレータにおいて、
前記ブレーク機能手段が、タスクブレークポイントを発
生させるタスクの識別データを格納する第１の記憶部
と、実行中のタスクの識別データを格納する第２の記憶
部と、前記第１の記憶部と前記第２の記憶部に格納され
たデータの比較を行い、一致すると設定信号を出力する
比較部と、前記比較部から出力される設定信号のデータ
を格納する第３の記憶部とから構成されるブレークコン
ディション制御手段と、オリジナル命令を格納する第４
の記憶部と、ブレーク時の処理アドレスを格納する第５
の記憶部とから構成される命令実行制御手段とよりなる
ことを特徴とするエミュレータ。
【請求項３】請求項２記載のエミュレータにおいて、
前記第１〜第５の記憶部が、レジスタよりなることを特
徴とするエミュレータ。
【請求項４】請求項１〜３のいずれか１項に記載のエ
ミュレータにおいて、前記ブレーク機能手段が、マルチ
タスクＯＳ上で動作するタスクに対するブレーク機能で
あることを特徴とするエミュレータ。