JPH10187635A - バッファ・スペース動的割り当てシステム - Google Patents
バッファ・スペース動的割り当てシステムInfo
- Publication number
- JPH10187635A JPH10187635A JP30260597A JP30260597A JPH10187635A JP H10187635 A JPH10187635 A JP H10187635A JP 30260597 A JP30260597 A JP 30260597A JP 30260597 A JP30260597 A JP 30260597A JP H10187635 A JPH10187635 A JP H10187635A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- request
- response
- space
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】空きのある待ち行列バッファ・スペースを維持
し、データ・パケットのスループットの向上を可能に
し、より効率のよいデータ・パケットの分配を行い、シ
ステム性能に好ましい影響を与えるシステムを提供する 【解決手段】単一バッファは、システムの必要に応じ
て、要求のためだけに予約されたスペース、応答のため
だけに予約されたスペース、要求と応答のいずれかに用
いることが可能なスペースに区分化される。プロセッサ
・エージェント・チップ（ＰＡＣ）は、３つのカウンタ
を利用し、そのそれぞれと３つの限界を比較することに
よって、コンピュータ・システムは、動的バッファ割り
当てを実施している。１つのカウンタは要求バッファの
スペースについて常に把握し、もう１つのカウンタは応
答バッファのスペースについて常に把握し、第３のカウ
ンタは利用されているバッファ・スペースの総量を常に
把握している。
し、データ・パケットのスループットの向上を可能に
し、より効率のよいデータ・パケットの分配を行い、シ
ステム性能に好ましい影響を与えるシステムを提供する 【解決手段】単一バッファは、システムの必要に応じ
て、要求のためだけに予約されたスペース、応答のため
だけに予約されたスペース、要求と応答のいずれかに用
いることが可能なスペースに区分化される。プロセッサ
・エージェント・チップ（ＰＡＣ）は、３つのカウンタ
を利用し、そのそれぞれと３つの限界を比較することに
よって、コンピュータ・システムは、動的バッファ割り
当てを実施している。１つのカウンタは要求バッファの
スペースについて常に把握し、もう１つのカウンタは応
答バッファのスペースについて常に把握し、第３のカウ
ンタは利用されているバッファ・スペースの総量を常に
把握している。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、マルチプロセ
ッサ・コンピュータ・システムに関するものであり、と
りわけ、要求と応答の間の待ち行列スペースの割り当て
に関するものである。
ッサ・コンピュータ・システムに関するものであり、と
りわけ、要求と応答の間の待ち行列スペースの割り当て
に関するものである。
【０００２】
【従来の技術】従来のシステムの場合、所定の数の要求
バッファ記憶場所と所定の数の応答バッファ記憶場所が
設けられている。これらのバッファ記憶場所は、ハード
ウェアに固定されており、ソフトウェアによって変更す
ることはできない。システムによっては、要求バッファ
記憶場所と応答バッファ記憶場所は、物理的に分離され
たハードウェア装置に設けられていることもある。従っ
て、固定された特性のために、バッファ・スペースの割
り当てに固有の効率の悪さを生じることになる。基本的
に、この問題は、バッファを満杯にする多数の要求パケ
ットを受信した場合、要求パケット・バッファが空にな
るまで、要求パケットを停止しなければならないという
ことである。このバッファを満杯にし、空にするのに時
間を浪費するので、効率が悪くなる。
バッファ記憶場所と所定の数の応答バッファ記憶場所が
設けられている。これらのバッファ記憶場所は、ハード
ウェアに固定されており、ソフトウェアによって変更す
ることはできない。システムによっては、要求バッファ
記憶場所と応答バッファ記憶場所は、物理的に分離され
たハードウェア装置に設けられていることもある。従っ
て、固定された特性のために、バッファ・スペースの割
り当てに固有の効率の悪さを生じることになる。基本的
に、この問題は、バッファを満杯にする多数の要求パケ
ットを受信した場合、要求パケット・バッファが空にな
るまで、要求パケットを停止しなければならないという
ことである。このバッファを満杯にし、空にするのに時
間を浪費するので、効率が悪くなる。
【０００３】この問題の結果として、バッファ応答時間
が一定でなくなり、次のパケットが、直ちに送り出し、
利用することが可能なものである場合、及び、その時点
においてバッファ・スペースがない場合には、バッファ
に空きが生じるまで、パケットが遅延させられることに
なる。この問題は、システムの性能に大きく影響する。
が一定でなくなり、次のパケットが、直ちに送り出し、
利用することが可能なものである場合、及び、その時点
においてバッファ・スペースがない場合には、バッファ
に空きが生じるまで、パケットが遅延させられることに
なる。この問題は、システムの性能に大きく影響する。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、利用可能なバッファ・スペースをより効率よく利用
し、データ・パケットが待ち行列バッファの渋滞によっ
て遅延する可能性を低下させるシステムを提供すること
にある。
は、利用可能なバッファ・スペースをより効率よく利用
し、データ・パケットが待ち行列バッファの渋滞によっ
て遅延する可能性を低下させるシステムを提供すること
にある。
【０００５】従って、本発明の目的は、空きのある待ち
行列バッファ・スペースを維持し、これによって、デー
タ・パケットのスループットの向上を可能にすることに
よって、より効率のよいデータ・パケットの分配を行
い、システム性能に好ましい影響を与えるシステムを提
供することにある。
行列バッファ・スペースを維持し、これによって、デー
タ・パケットのスループットの向上を可能にすることに
よって、より効率のよいデータ・パケットの分配を行
い、システム性能に好ましい影響を与えるシステムを提
供することにある。
【０００６】
【課題を解決するための手段】本発明では、単一バッフ
ァが、システムの必要に応じて、要求のためだけに予約
されたスペース、応答のためだけに予約されたスペー
ス、要求と応答のいずれかに用いることが可能なスペー
スに区分化される。この構成の場合、いつでも、予約さ
れたバッファ（要求または応答）の一方がオーバフロー
すると、デュアル・ユースのバッファを利用して、デー
タ・フローを効率のよい状態に保つことが可能である。
ァが、システムの必要に応じて、要求のためだけに予約
されたスペース、応答のためだけに予約されたスペー
ス、要求と応答のいずれかに用いることが可能なスペー
スに区分化される。この構成の場合、いつでも、予約さ
れたバッファ（要求または応答）の一方がオーバフロー
すると、デュアル・ユースのバッファを利用して、デー
タ・フローを効率のよい状態に保つことが可能である。
【０００７】プロセッサ・エージェント・チップすなわ
ちＰＡＣは、バッファ・スペースの状況を常に把握して
いる３つの内部レジスタを備えている。１つのカウンタ
は、要求バッファのスペースについて常に把握し、もう
１つのカウンタは、応答バッファのスペースについて常
に把握し、第３のカウンタは、利用されているバッファ
・スペースの総量を常に把握している。３つのカウンタ
を利用し、そのそれぞれと３つの限界を比較することに
よって、コンピュータ・システムは、動的バッファ割り
当てを実施することができる。これらの限界は、ソフト
ウェアによって設定され、バッファに納めることが可能
な要求パケットの最大数、バッファに納めることが可能
な応答パケットの最大数、及び、バッファに納めること
が可能な要求パケットと応答パケットの両方の総数を規
定する。
ちＰＡＣは、バッファ・スペースの状況を常に把握して
いる３つの内部レジスタを備えている。１つのカウンタ
は、要求バッファのスペースについて常に把握し、もう
１つのカウンタは、応答バッファのスペースについて常
に把握し、第３のカウンタは、利用されているバッファ
・スペースの総量を常に把握している。３つのカウンタ
を利用し、そのそれぞれと３つの限界を比較することに
よって、コンピュータ・システムは、動的バッファ割り
当てを実施することができる。これらの限界は、ソフト
ウェアによって設定され、バッファに納めることが可能
な要求パケットの最大数、バッファに納めることが可能
な応答パケットの最大数、及び、バッファに納めること
が可能な要求パケットと応答パケットの両方の総数を規
定する。
【０００８】ＰＡＣは、要求パケットの送信前に、カウ
ンタにポーリングを行い、バッファが満杯でないことを
確認する。ＰＡＣは、要求カウンタをチェックし、要求
限界を超えていないことを確認し、次に、合計カウンタ
をチェックして、このパケットが該バッファの総限界カ
ウントを超えていないことを確認する。
ンタにポーリングを行い、バッファが満杯でないことを
確認する。ＰＡＣは、要求カウンタをチェックし、要求
限界を超えていないことを確認し、次に、合計カウンタ
をチェックして、このパケットが該バッファの総限界カ
ウントを超えていないことを確認する。
【０００９】例えば、バッファ・サイズ全体の限界が、
応答タイプと要求タイプの両方に対して１０パケットに
設定され、要求カウントに対する限界が、要求タイプの
８パケットに設定されるものと仮定する。これは、現
在、要求バッファに８つの要求パケットがない限り、要
求パケットを送信することができるということと、バッ
ファには、現在、要求タイプと応答タイプの両方による
１０のパケット全部が存在してはいないということを表
している。これは、基本的には、要求パケットが、１０
の記憶場所のうち最大８つの記憶場所に制限されること
を表している。従って、他の２つの記憶場所は、応答パ
ケットのためだけに予約される。
応答タイプと要求タイプの両方に対して１０パケットに
設定され、要求カウントに対する限界が、要求タイプの
８パケットに設定されるものと仮定する。これは、現
在、要求バッファに８つの要求パケットがない限り、要
求パケットを送信することができるということと、バッ
ファには、現在、要求タイプと応答タイプの両方による
１０のパケット全部が存在してはいないということを表
している。これは、基本的には、要求パケットが、１０
の記憶場所のうち最大８つの記憶場所に制限されること
を表している。従って、他の２つの記憶場所は、応答パ
ケットのためだけに予約される。
【００１０】同様に、応答の場合、バッファ・サイズ全
体の限界が、応答タイプと要求タイプの両方に対して１
０パケットに設定され、応答カウントに対する限界が、
応答タイプの８パケットに設定されるものと仮定する。
これは、現在、応答バッファに８つの要求パケットがな
い限り、応答パケットを送信することができるというこ
とと、バッファには、現在、要求タイプと応答タイプの
両方による１０のパケット全部が存在してはいないとい
うことを表している。これは、基本的には、応答パケッ
トが、１０の記憶場所のうち最大８つの記憶場所に制限
されることを表している。従って、他の２つの記憶場所
は、要求パケットのためだけに予約される。
体の限界が、応答タイプと要求タイプの両方に対して１
０パケットに設定され、応答カウントに対する限界が、
応答タイプの８パケットに設定されるものと仮定する。
これは、現在、応答バッファに８つの要求パケットがな
い限り、応答パケットを送信することができるというこ
とと、バッファには、現在、要求タイプと応答タイプの
両方による１０のパケット全部が存在してはいないとい
うことを表している。これは、基本的には、応答パケッ
トが、１０の記憶場所のうち最大８つの記憶場所に制限
されることを表している。従って、他の２つの記憶場所
は、要求パケットのためだけに予約される。
【００１１】従って、８／８／１０の設定の場合、要求
のために、２つの記憶場所が必ず予約され、応答のため
に、２つの記憶場所が必ず予約され、残りの６つの記憶
場所は、コンピュータ・システムの必要に応じて、応答
と要求のいずれかによって利用可能になっている。
のために、２つの記憶場所が必ず予約され、応答のため
に、２つの記憶場所が必ず予約され、残りの６つの記憶
場所は、コンピュータ・システムの必要に応じて、応答
と要求のいずれかによって利用可能になっている。
【００１２】本発明の技術的特徴は、要求バッファ・ス
ペースと応答バッファ・スペースの両方に単一バッファ
を利用することにある。
ペースと応答バッファ・スペースの両方に単一バッファ
を利用することにある。
【００１３】本発明のもう１つの技術的特徴は、要求の
ためだけにバッファ・スペースの一部を予約し、応答の
ためだけにバッファ・スペースの一部を予約し、コンピ
ュータ・システムの必要に応じて、バッファ・スペース
の残りを要求または応答のために利用することにある。
ためだけにバッファ・スペースの一部を予約し、応答の
ためだけにバッファ・スペースの一部を予約し、コンピ
ュータ・システムの必要に応じて、バッファ・スペース
の残りを要求または応答のために利用することにある。
【００１４】本発明のもう１つの技術的特徴は、カウン
タを利用して、異なるタイプのバッファ・スペース、す
なわち、要求、応答、及び、総量バッファ・スペースの
状況を常に把握することにある。
タを利用して、異なるタイプのバッファ・スペース、す
なわち、要求、応答、及び、総量バッファ・スペースの
状況を常に把握することにある。
【００１５】本発明のもう１つの技術的特徴は、異なる
タイプのバッファ・スペースの割り当てをソフトウェア
で調整可能にすることにある。
タイプのバッファ・スペースの割り当てをソフトウェア
で調整可能にすることにある。
【００１６】以上は、後続する本発明の詳細な説明をよ
り明確に理解できるようにするため、本発明の特徴及び
技術的利点についてかなり大まかな概略を述べたもので
ある。本発明の請求項の対象をなす、本発明のこれ以上
の特徴及び利点については、以下で述べることにする。
当該技術の熟練者であれば明らかなように、開示される
概念及び特定の実施例は、本発明の同じ目的を実施する
ために、修正を行うか、あるいは、他の構造を設計する
場合の基礎として、簡単に利用することが可能である。
やはり、当該技術の熟練者であれば明らかなように、こ
うした同等の構成は、付属の請求項に記載の本発明の精
神及び範囲から逸脱するものではない。
り明確に理解できるようにするため、本発明の特徴及び
技術的利点についてかなり大まかな概略を述べたもので
ある。本発明の請求項の対象をなす、本発明のこれ以上
の特徴及び利点については、以下で述べることにする。
当該技術の熟練者であれば明らかなように、開示される
概念及び特定の実施例は、本発明の同じ目的を実施する
ために、修正を行うか、あるいは、他の構造を設計する
場合の基礎として、簡単に利用することが可能である。
やはり、当該技術の熟練者であれば明らかなように、こ
うした同等の構成は、付属の請求項に記載の本発明の精
神及び範囲から逸脱するものではない。
【００１７】
【実施例】図１には、マルチノード、マルチプロセッサ
・コンピュータ・システムの単一ノードが示されてい
る。システム全体は、複数の、図１に示すこうしたノー
ドを備えることが可能である。
・コンピュータ・システムの単一ノードが示されてい
る。システム全体は、複数の、図１に示すこうしたノー
ドを備えることが可能である。
【００１８】図示実施例における各ノードは、１６まで
のプロセッサ１１０を支援することが可能である。これ
らのプロセッサは、プロセッサ・エージェント・チップ
すなわちＰＡＣ１１１に接続されている。各ＰＡＣ１１
１の機能は、クロス・バー・ルータ・チップ（ＲＡＣ）
１１２を介して、その関連プロセッサ１１０からメモリ
・アクセス・チップ（ＭＡＣ）１１３に要求を送信し、
次に、応答を要求側プロセッサに送り返すことにある。
各ＰＡＣ１１１は、入力／出力（Ｉ／Ｏ）サブシステム
１１７を備えている。各ＭＡＣ１１３は、その関連のコ
ヒーレント・メモリ１１４に対するアクセスを制御す
る。プロセッサ１１０が、アクセス・メモリ（または他
の資源）に対する要求を発生する場合、関連ＰＡＣ１１
１は、適正なＲＡＣ１１２を介してＭＡＣ１１３に要求
を送信する。要求がローカル・ノードのメモリ１１４宛
のものである場合、ＭＡＣ１１３は、それに取り付けら
れたメモリにアクセスする。要求が別のノードのメモリ
宛のものである場合、ＭＡＣ１１３は、要求をＴＡＣ１
１５に回送する。ＴＡＣ１１５は、ノードとＳＣＩリン
グ１１６の間のインターフェイスである。ＴＡＣ１１５
は、トロイダル・アクセス・チップまたはＳＣＩコント
ローラとしても知られている。ＳＣＩリング１１６（詳
細は図示せず）は、マルチノード・システムにおいてノ
ードの相互接続を行う。
のプロセッサ１１０を支援することが可能である。これ
らのプロセッサは、プロセッサ・エージェント・チップ
すなわちＰＡＣ１１１に接続されている。各ＰＡＣ１１
１の機能は、クロス・バー・ルータ・チップ（ＲＡＣ）
１１２を介して、その関連プロセッサ１１０からメモリ
・アクセス・チップ（ＭＡＣ）１１３に要求を送信し、
次に、応答を要求側プロセッサに送り返すことにある。
各ＰＡＣ１１１は、入力／出力（Ｉ／Ｏ）サブシステム
１１７を備えている。各ＭＡＣ１１３は、その関連のコ
ヒーレント・メモリ１１４に対するアクセスを制御す
る。プロセッサ１１０が、アクセス・メモリ（または他
の資源）に対する要求を発生する場合、関連ＰＡＣ１１
１は、適正なＲＡＣ１１２を介してＭＡＣ１１３に要求
を送信する。要求がローカル・ノードのメモリ１１４宛
のものである場合、ＭＡＣ１１３は、それに取り付けら
れたメモリにアクセスする。要求が別のノードのメモリ
宛のものである場合、ＭＡＣ１１３は、要求をＴＡＣ１
１５に回送する。ＴＡＣ１１５は、ノードとＳＣＩリン
グ１１６の間のインターフェイスである。ＴＡＣ１１５
は、トロイダル・アクセス・チップまたはＳＣＩコント
ローラとしても知られている。ＳＣＩリング１１６（詳
細は図示せず）は、マルチノード・システムにおいてノ
ードの相互接続を行う。
【００１９】図２には、それを介して、パケットがＰＡ
Ｃ１１１からＭＡＣ１１３に流れ、ＭＡＣ１１３からＰ
ＡＣ１１１に流れることになる単一のＲＡＣチップ１１
２が示されている。ＲＡＣチップ１１２は、双方向に要
求と応答の経路選択を行うクロス・バーを形成してい
る。ＲＡＣは、４つのＰＡＣ入力バッファ２０１を備え
ており、それぞれのＰＡＣ毎に１つのバッファが関連づ
けられている。ＲＡＣは、４つのＭＡＣ入力バッファも
備えており、それぞれのＭＡＣ毎に１つのバッファが関
連づけられている。各ＰＡＣ入力バッファ２０１は、応
答タイプと要求タイプの両方のパケットを１０まで保持
することが可能である。
Ｃ１１１からＭＡＣ１１３に流れ、ＭＡＣ１１３からＰ
ＡＣ１１１に流れることになる単一のＲＡＣチップ１１
２が示されている。ＲＡＣチップ１１２は、双方向に要
求と応答の経路選択を行うクロス・バーを形成してい
る。ＲＡＣは、４つのＰＡＣ入力バッファ２０１を備え
ており、それぞれのＰＡＣ毎に１つのバッファが関連づ
けられている。ＲＡＣは、４つのＭＡＣ入力バッファも
備えており、それぞれのＭＡＣ毎に１つのバッファが関
連づけられている。各ＰＡＣ入力バッファ２０１は、応
答タイプと要求タイプの両方のパケットを１０まで保持
することが可能である。
【００２０】ＰＡＣ１１１はパケットをＲＡＣ１１２に
送るが、ただしＲＡＣだけがそのパケットをMAC１１３
に送ることができなくなるまで、そのパケットはＲＡＣ
の入力バッファ２０１に保持される。同様に、逆方向の
場合、ＭＡＣが、あるＰＡＣにパケットを送ろうとする
と、パケットは適正なＲＡＣに通され、そこで、最初
に、該ＲＡＣの入力バッファに送り込まれ、その後、適
正なＰＡＣに回送される。ＭＡＣ入力バッファは、本発
明の一部をなすものではない。ＰＡＣ入力バッファにつ
いては、今後バッファと呼ぶことにする。
送るが、ただしＲＡＣだけがそのパケットをMAC１１３
に送ることができなくなるまで、そのパケットはＲＡＣ
の入力バッファ２０１に保持される。同様に、逆方向の
場合、ＭＡＣが、あるＰＡＣにパケットを送ろうとする
と、パケットは適正なＲＡＣに通され、そこで、最初
に、該ＲＡＣの入力バッファに送り込まれ、その後、適
正なＰＡＣに回送される。ＭＡＣ入力バッファは、本発
明の一部をなすものではない。ＰＡＣ入力バッファにつ
いては、今後バッファと呼ぶことにする。
【００２１】プロセッサは、データを要求し、データに
関して応答する。例えば、プロセッサ１１０があるライ
ン・メモリについて要求を行う時がある。その要求は、
ＰＡＣ１１１に回送される。該要求は、ＰＡＣ１１１に
よって、それが接続されている２つのＲＡＣ１１２の一
方に回送され、さらに、実際に要求されたメモリ・ライ
ン１１４を備えているＭＡＣチップ１１３に送られる。
ＰＡＣ１１１がＲＡＣ１１２に要求を送る場合、要求は
バッファ２０１に記憶され、後で、ＭＡＣ１１３に回送
される。要求がローカル・メモリ・ラインに対するもの
である場合、ＭＡＣは、メモリからメモリ・ラインにア
クセスし、もとのＰＡＣに応答として送り返す。
関して応答する。例えば、プロセッサ１１０があるライ
ン・メモリについて要求を行う時がある。その要求は、
ＰＡＣ１１１に回送される。該要求は、ＰＡＣ１１１に
よって、それが接続されている２つのＲＡＣ１１２の一
方に回送され、さらに、実際に要求されたメモリ・ライ
ン１１４を備えているＭＡＣチップ１１３に送られる。
ＰＡＣ１１１がＲＡＣ１１２に要求を送る場合、要求は
バッファ２０１に記憶され、後で、ＭＡＣ１１３に回送
される。要求がローカル・メモリ・ラインに対するもの
である場合、ＭＡＣは、メモリからメモリ・ラインにア
クセスし、もとのＰＡＣに応答として送り返す。
【００２２】プロセッサ１１０が、ライン・メモリを要
求し、ライン・メモリが、別のプロセッサにおいてキャ
ッシュされている時もある。その場合、要求は、ＰＡＣ
１１１からＭＡＣ１１３に送られ、ＭＡＣ１１３によっ
て、ライン・メモリが遠隔記憶場所にあることが確かめ
られ、さらに、ライン・メモリにアクセスする要求が第
２のＰＡＣに送られる。第２のＰＡＣは、適正なプロセ
ッサに対して該要求の経路選択を行い、さらに、メモリ
・ラインからのデータを応答として送り返す。従って、
このシナリオでは、ＰＡＣは、ＲＡＣを介してＭＡＣに
応答を送り、最終的に、その要求が発信された最初のＰ
ＡＣに配信される。
求し、ライン・メモリが、別のプロセッサにおいてキャ
ッシュされている時もある。その場合、要求は、ＰＡＣ
１１１からＭＡＣ１１３に送られ、ＭＡＣ１１３によっ
て、ライン・メモリが遠隔記憶場所にあることが確かめ
られ、さらに、ライン・メモリにアクセスする要求が第
２のＰＡＣに送られる。第２のＰＡＣは、適正なプロセ
ッサに対して該要求の経路選択を行い、さらに、メモリ
・ラインからのデータを応答として送り返す。従って、
このシナリオでは、ＰＡＣは、ＲＡＣを介してＭＡＣに
応答を送り、最終的に、その要求が発信された最初のＰ
ＡＣに配信される。
【００２３】図３には、ＰＡＣ１１１内に設けられたク
ロス・バー・アウト・アービタ３０１の構成が示されて
いる。アービタ３０１は、バッファ２０１と連係して、
動的バッファ割り当てを実施する。各アービタ３０１
は、３つのカウンタ・レジスタ３０２、３０３、３０４
を備えている。カウンタ３０２は、バッファ２０１にお
いて現在用いられている要求総数を常に把握する要求カ
ウンタである。カウンタ３０３は、バッファ２０１にお
いて現在用いられている応答総数を常に把握する応答カ
ウンタである。カウンタ３０４は、バッファ２０１にお
いて応答と要求の両方によって用いられるように現在割
り当てられている、バッファの記憶場所総数を常に把握
する合計カウンタである。これら３つのカウンタは、全
て、クロス・バー・アウト・アービタ３０１に対する入
力として利用される。
ロス・バー・アウト・アービタ３０１の構成が示されて
いる。アービタ３０１は、バッファ２０１と連係して、
動的バッファ割り当てを実施する。各アービタ３０１
は、３つのカウンタ・レジスタ３０２、３０３、３０４
を備えている。カウンタ３０２は、バッファ２０１にお
いて現在用いられている要求総数を常に把握する要求カ
ウンタである。カウンタ３０３は、バッファ２０１にお
いて現在用いられている応答総数を常に把握する応答カ
ウンタである。カウンタ３０４は、バッファ２０１にお
いて応答と要求の両方によって用いられるように現在割
り当てられている、バッファの記憶場所総数を常に把握
する合計カウンタである。これら３つのカウンタは、全
て、クロス・バー・アウト・アービタ３０１に対する入
力として利用される。
【００２４】アービタ３０１に対する他の３つの入力
は、所望であれば、ソフトウェアによって設定可能なバ
ッファ限界である。要求限界３０７は、要求パケットに
用いることが可能な最大バッファ・スペースを指示す
る。応答限界３０８は、応答パケットに用いることが可
能な最大バッファ・スペースを指示する。限界３０９
は、バッファの全サイズ、すなわち、バッファが保持す
ることになる応答パケットと要求パケットの両方の総量
を指示する。これら３つの限界によって、コンピュータ
・システムによる書き込みが可能なレジスタは、限界を
フレキシブルにし、ソフトウェア・コマンドによって変
更できるようにすることが可能になる。
は、所望であれば、ソフトウェアによって設定可能なバ
ッファ限界である。要求限界３０７は、要求パケットに
用いることが可能な最大バッファ・スペースを指示す
る。応答限界３０８は、応答パケットに用いることが可
能な最大バッファ・スペースを指示する。限界３０９
は、バッファの全サイズ、すなわち、バッファが保持す
ることになる応答パケットと要求パケットの両方の総量
を指示する。これら３つの限界によって、コンピュータ
・システムによる書き込みが可能なレジスタは、限界を
フレキシブルにし、ソフトウェア・コマンドによって変
更できるようにすることが可能になる。
【００２５】クロス・バー・アービタ３０１は、限界入
力及びカウンタ入力からのデータを利用して、要求パケ
ットを送るべきか、あるいは、応答パケットを送るべき
かを決定する。ＰＡＣが、要求パケットのディスパッチ
を指令する出力と、応答パケットのディスパッチを指令
するもう１つの出力を有するものと仮定する。要求限界
が要求カウンタを超え、総限界が合計カウンタを超える
場合、要求パケットを送信するのが無難である。応答限
界が応答カウンタを超え、総限界が合計カウンタを超え
る場合、応答パケットを送信するのが無難である。しか
し、これらの条件グループの１つが満たされなければ、
ＰＡＣは、条件が満たされないまま、パケットを送信す
ることが可能であり、これによって、パケットのジャム
が阻止される。さらに、総限界が合計カウンタ以下の場
合、バッファが満杯であり、両方のパケットとも、ＲＡ
Ｃがバッファ記憶場所のいくつか空にしたことを述べる
情報を送り出すまで保持される。
力及びカウンタ入力からのデータを利用して、要求パケ
ットを送るべきか、あるいは、応答パケットを送るべき
かを決定する。ＰＡＣが、要求パケットのディスパッチ
を指令する出力と、応答パケットのディスパッチを指令
するもう１つの出力を有するものと仮定する。要求限界
が要求カウンタを超え、総限界が合計カウンタを超える
場合、要求パケットを送信するのが無難である。応答限
界が応答カウンタを超え、総限界が合計カウンタを超え
る場合、応答パケットを送信するのが無難である。しか
し、これらの条件グループの１つが満たされなければ、
ＰＡＣは、条件が満たされないまま、パケットを送信す
ることが可能であり、これによって、パケットのジャム
が阻止される。さらに、総限界が合計カウンタ以下の場
合、バッファが満杯であり、両方のパケットとも、ＲＡ
Ｃがバッファ記憶場所のいくつか空にしたことを述べる
情報を送り出すまで保持される。
【００２６】要求パケットのために予約されるバッファ
・スペースは、前述の８／８／１０構成の場合、総限界
から応答限界を引いた値である。この構成によれば、予
約要求スペースは２になる。応答パケットのために予約
されるバッファ・スペースは、前述の８／８／１０構成
の場合、総限界から要求限界を引いた値であり、応答要
求スペースは２になる。動的スペースと呼ばれる残りの
スペースは、前述の８／８／１０構成の場合、応答限界
に要求限界を加えて、総限界から引いた値に等しく、動
的スペースは６になる。
・スペースは、前述の８／８／１０構成の場合、総限界
から応答限界を引いた値である。この構成によれば、予
約要求スペースは２になる。応答パケットのために予約
されるバッファ・スペースは、前述の８／８／１０構成
の場合、総限界から要求限界を引いた値であり、応答要
求スペースは２になる。動的スペースと呼ばれる残りの
スペースは、前述の８／８／１０構成の場合、応答限界
に要求限界を加えて、総限界から引いた値に等しく、動
的スペースは６になる。
【００２７】８／８／１０以外の構成は可能であるが、
応答パケットのために、少なくとも１つのスペースを必
ず予約すべきである。さもなければ、バッファが要求で
満杯になったばあい、応答パケットを移動させることが
できないので、システムがデッド・ロックを生じる可能
性がある。このため、９／１０／１０構成、すなわち、
１０パケット・バッファのうち、要求が最大９、応答が
最大１０の構成が得られる。９／１０／１０システム
は、動的スペースが９の、最も動的なシステムである。
最も動的ではないシステムは、動的スペースが０の、５
／５／１０構成であり、これは、効率的には先行技術の
構成並みである。
応答パケットのために、少なくとも１つのスペースを必
ず予約すべきである。さもなければ、バッファが要求で
満杯になったばあい、応答パケットを移動させることが
できないので、システムがデッド・ロックを生じる可能
性がある。このため、９／１０／１０構成、すなわち、
１０パケット・バッファのうち、要求が最大９、応答が
最大１０の構成が得られる。９／１０／１０システム
は、動的スペースが９の、最も動的なシステムである。
最も動的ではないシステムは、動的スペースが０の、５
／５／１０構成であり、これは、効率的には先行技術の
構成並みである。
【００２８】８／８／１０構成は、少なくとも全部で４
つのスペースが予約され、６つのスペースが動的である
ことを表している。この構成は、パケットの移動性を保
つ上でうまく機能することが分かっている。７／７／１
０構成は、３つのスペースが要求のために予約され、３
つのスペースが応答のために予約されているため、動的
に割り当て可能な記憶場所が４つだけしかなく、フレキ
シビリティにおいて劣る。
つのスペースが予約され、６つのスペースが動的である
ことを表している。この構成は、パケットの移動性を保
つ上でうまく機能することが分かっている。７／７／１
０構成は、３つのスペースが要求のために予約され、３
つのスペースが応答のために予約されているため、動的
に割り当て可能な記憶場所が４つだけしかなく、フレキ
シビリティにおいて劣る。
【００２９】ＰＡＣは、要求パケットを送信する毎に、
要求カウンタと合計カウンタの両方をインクリメントす
る。ＲＡＣは、ＭＡＣの受信準備が整うまで、要求を記
憶しておく。要求パケットが、ＭＡＣに送られると、Ｒ
ＡＣは、ＭＡＣに送られた実際の要求数のカウントを送
る。ＰＡＣは、ＲＡＣからこのカウント情報を受信する
と、要求カウンタと合計カウンタの両方から送り出され
たパケット数を引く。従って、ＲＡＣが要求を送り出す
と、カウンタはデクリメントされる。
要求カウンタと合計カウンタの両方をインクリメントす
る。ＲＡＣは、ＭＡＣの受信準備が整うまで、要求を記
憶しておく。要求パケットが、ＭＡＣに送られると、Ｒ
ＡＣは、ＭＡＣに送られた実際の要求数のカウントを送
る。ＰＡＣは、ＲＡＣからこのカウント情報を受信する
と、要求カウンタと合計カウンタの両方から送り出され
たパケット数を引く。従って、ＲＡＣが要求を送り出す
と、カウンタはデクリメントされる。
【００３０】ＰＡＣは、応答パケットを送り出す毎に、
応答カウンタと合計カウンタの両方をインクリメントす
る。ＲＡＣは、ＭＡＣの受信準備が整うまで、応答を記
憶しておく。応答パケットが、ＭＡＣに送られると、Ｒ
ＡＣは、ＭＡＣに送られた実際の応答数のカウントを送
る。ＰＡＣは、ＲＡＣからこのカウント情報を受信する
と、応答カウンタと合計カウンタの両方から送り出され
たパケット数を引く。従って、ＲＡＣが応答を送り出す
と、カウンタはデクリメントされる。
応答カウンタと合計カウンタの両方をインクリメントす
る。ＲＡＣは、ＭＡＣの受信準備が整うまで、応答を記
憶しておく。応答パケットが、ＭＡＣに送られると、Ｒ
ＡＣは、ＭＡＣに送られた実際の応答数のカウントを送
る。ＰＡＣは、ＲＡＣからこのカウント情報を受信する
と、応答カウンタと合計カウンタの両方から送り出され
たパケット数を引く。従って、ＲＡＣが応答を送り出す
と、カウンタはデクリメントされる。
【００３１】ＲＡＣには、要求と応答の間におけるバッ
ファ・スペースの実際の割り当てに関する知識がない。
ＲＡＣが知っているのは、要求及び応答パケットを受信
していることと、送り出されている各タイプのパケット
数である。ＲＡＣは、この情報をＰＡＣに送り返す。バ
ッファ２０１は、物理的に１つのバッファであって、論
理的に、要求バッファと応答バッファに分割されるのが
理想である。しかし、コンピュータ・システムは、複数
の物理的レジスタで機能する。ＲＡＣは、どのバッファ
記憶場所がどれであるかが分かっているし、どのバッフ
ァ記憶場所に、現在、応答が含まれているかが分かって
いるが、カウンタ及びＰＡＣの限界に関する情報は受信
しない。
ファ・スペースの実際の割り当てに関する知識がない。
ＲＡＣが知っているのは、要求及び応答パケットを受信
していることと、送り出されている各タイプのパケット
数である。ＲＡＣは、この情報をＰＡＣに送り返す。バ
ッファ２０１は、物理的に１つのバッファであって、論
理的に、要求バッファと応答バッファに分割されるのが
理想である。しかし、コンピュータ・システムは、複数
の物理的レジスタで機能する。ＲＡＣは、どのバッファ
記憶場所がどれであるかが分かっているし、どのバッフ
ァ記憶場所に、現在、応答が含まれているかが分かって
いるが、カウンタ及びＰＡＣの限界に関する情報は受信
しない。
【００３２】本発明及びその利点について詳述してきた
が、もちろん、付属の請求項に記載の本発明の精神及び
範囲から逸脱することなく、さまざまな変更、置換、及
び、改変を施すことが可能である。
が、もちろん、付属の請求項に記載の本発明の精神及び
範囲から逸脱することなく、さまざまな変更、置換、及
び、改変を施すことが可能である。
【００３３】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００３４】（実施態様１）アクセス・メモリ１１４に
対する要求パケット３０５を生成し、コンピュータ・シ
ステムが行う質問を満たす応答パケット３０６を生成す
るプロセッサ１１０を備えたコンピュータ・システムで
あって、要求パケット３０５及び応答パケット３０６の
記憶及び経路選択を行うための動的に割り当て可能なバ
ッファ・スペース２０１と、プロセッサ１１０から要求
パケット３０５及び応答パケット３０６を受信し、バッ
ファ・スペース２０１に要求パケット３０５及び応答パ
ケット３０６を送信すべきか否かを判定するアービタ３
０１とを有するコンピュータ・システム１１０。
対する要求パケット３０５を生成し、コンピュータ・シ
ステムが行う質問を満たす応答パケット３０６を生成す
るプロセッサ１１０を備えたコンピュータ・システムで
あって、要求パケット３０５及び応答パケット３０６の
記憶及び経路選択を行うための動的に割り当て可能なバ
ッファ・スペース２０１と、プロセッサ１１０から要求
パケット３０５及び応答パケット３０６を受信し、バッ
ファ・スペース２０１に要求パケット３０５及び応答パ
ケット３０６を送信すべきか否かを判定するアービタ３
０１とを有するコンピュータ・システム１１０。
【００３５】（実施態様２）前記アービタによる判定
が、部分的に、バッファ・スペース２０１に現在記憶さ
れている要求パケット３０５の総数を表した数値を記憶
する要求カウンタ３０２と、バッファ・スペース２０１
に現在記憶されている応答パケット３０６の総数を表し
た数値を記憶する応答カウンタ３０３と、バッファ・ス
ペース２０１に現在記憶されている要求パケット３０５
と応答パケット３０６の両方の総数を表した数値を記憶
する合計カウンタ３０４と、バッファ・スペース２０１
に記憶することが可能な最大要求パケット数３０５を表
した要求限界３０７の値と、バッファ・スペース２０１
に記憶することが可能な最大応答パケット数３０６を表
した応答限界３０８の値と、バッファ・スペース２０１
に記憶することが可能な要求パケット３０５と応答パケ
ット３０６の両方の最大数を表した総限界３０９の値と
の制御下において行われることを特徴とする実施態様１
に記載のコンピュータ・システム。
が、部分的に、バッファ・スペース２０１に現在記憶さ
れている要求パケット３０５の総数を表した数値を記憶
する要求カウンタ３０２と、バッファ・スペース２０１
に現在記憶されている応答パケット３０６の総数を表し
た数値を記憶する応答カウンタ３０３と、バッファ・ス
ペース２０１に現在記憶されている要求パケット３０５
と応答パケット３０６の両方の総数を表した数値を記憶
する合計カウンタ３０４と、バッファ・スペース２０１
に記憶することが可能な最大要求パケット数３０５を表
した要求限界３０７の値と、バッファ・スペース２０１
に記憶することが可能な最大応答パケット数３０６を表
した応答限界３０８の値と、バッファ・スペース２０１
に記憶することが可能な要求パケット３０５と応答パケ
ット３０６の両方の最大数を表した総限界３０９の値と
の制御下において行われることを特徴とする実施態様１
に記載のコンピュータ・システム。
【００３６】（実施態様３）前記アービタ３０１が、要
求限界３０７と要求カウンタ３０２の比較を行い、総限
界３０９と合計カウンタ３０４の比較を行って、要求パ
ケット３０５をバッファ・スペース２０１に送信すべき
か否かを判定することと、前記要求限界３０７が、要求
カウンタ３０２を超える場合、及び、総限界３０９が、
合計カウンタ３０４を超える場合、アービタ３０１は、
要求パケット３０５を送信し、要求カウンタ３０２と合
計カウンタ３０４の両方をインクリメントすることと、
前記要求限界３０７が、要求カウンタ３０２以下の場
合、アービタ３０１は、応答限界３０８と応答カウンタ
３０３の比較を行い、総限界３０９と合計カウンタ３０
４の比較を行って、応答パケット３０６をバッファ・ス
ペース２０１に送信すべきか否かを判定することと、前
記総限界３０９が、合計カウンタ以下の場合、アービタ
３０１は、総限界３０９が合計カウンタ３０４を超える
まで、要求パケット３０５も、応答パケット３０６も送
信しないこととを特徴とする実施態様２に記載のコンピ
ュータ・システム。
求限界３０７と要求カウンタ３０２の比較を行い、総限
界３０９と合計カウンタ３０４の比較を行って、要求パ
ケット３０５をバッファ・スペース２０１に送信すべき
か否かを判定することと、前記要求限界３０７が、要求
カウンタ３０２を超える場合、及び、総限界３０９が、
合計カウンタ３０４を超える場合、アービタ３０１は、
要求パケット３０５を送信し、要求カウンタ３０２と合
計カウンタ３０４の両方をインクリメントすることと、
前記要求限界３０７が、要求カウンタ３０２以下の場
合、アービタ３０１は、応答限界３０８と応答カウンタ
３０３の比較を行い、総限界３０９と合計カウンタ３０
４の比較を行って、応答パケット３０６をバッファ・ス
ペース２０１に送信すべきか否かを判定することと、前
記総限界３０９が、合計カウンタ以下の場合、アービタ
３０１は、総限界３０９が合計カウンタ３０４を超える
まで、要求パケット３０５も、応答パケット３０６も送
信しないこととを特徴とする実施態様２に記載のコンピ
ュータ・システム。
【００３７】（実施態様４）前記バッファ・スペース２
０１が、アービタ３０１から要求パケット３０５を受信
すると、システム内のある位置に要求パケット３０５を
送信し、その後、送信情報をアービタ３０１に中継する
ことと、前記アービタ３０１が、送信情報を受信し、要
求カウンタ３０２及び合計カウンタ３０４をデクリメン
トすることとを特徴とする、実施態様２または３に記載
のコンピュータ・システム。
０１が、アービタ３０１から要求パケット３０５を受信
すると、システム内のある位置に要求パケット３０５を
送信し、その後、送信情報をアービタ３０１に中継する
ことと、前記アービタ３０１が、送信情報を受信し、要
求カウンタ３０２及び合計カウンタ３０４をデクリメン
トすることとを特徴とする、実施態様２または３に記載
のコンピュータ・システム。
【００３８】（実施態様５）前記アービタ３０１が、応
答限界３０８と応答カウンタ３０３の比較を行い、総限
界３０９と合計カウンタ３０４の比較を行って、応答パ
ケット３０６をバッファ・スペース２０１に送信すべき
か否かを判定することと、前記応答限界３０８が、応答
カウンタ３０３を超える場合、及び、総限界３０９が、
合計カウンタ３０４を超える場合、アービタ３０１は、
送信パケット３０６を送信し、応答カウンタ３０３と合
計カウンタ３０４の両方をインクリメントすることと、
前記応答限界３０８が、応答カウンタ３０３以下の場
合、アービタ３０１は、要求限界３０７と要求カウンタ
３０２の比較を行い、総限界３０９と合計カウンタ３０
４の比較を行って、要求パケット３０５をバッファ・ス
ペース２０１に送信すべきか否かを判定することと、前
記総限界３０９が、合計カウンタ以下の場合、アービタ
３０１は、総限界３０９が合計カウンタ３０４を超える
まで、要求パケット３０５も、応答パケット３０６も送
信しないこととを特徴とする実施態様２に記載のコンピ
ュータ・システム。
答限界３０８と応答カウンタ３０３の比較を行い、総限
界３０９と合計カウンタ３０４の比較を行って、応答パ
ケット３０６をバッファ・スペース２０１に送信すべき
か否かを判定することと、前記応答限界３０８が、応答
カウンタ３０３を超える場合、及び、総限界３０９が、
合計カウンタ３０４を超える場合、アービタ３０１は、
送信パケット３０６を送信し、応答カウンタ３０３と合
計カウンタ３０４の両方をインクリメントすることと、
前記応答限界３０８が、応答カウンタ３０３以下の場
合、アービタ３０１は、要求限界３０７と要求カウンタ
３０２の比較を行い、総限界３０９と合計カウンタ３０
４の比較を行って、要求パケット３０５をバッファ・ス
ペース２０１に送信すべきか否かを判定することと、前
記総限界３０９が、合計カウンタ以下の場合、アービタ
３０１は、総限界３０９が合計カウンタ３０４を超える
まで、要求パケット３０５も、応答パケット３０６も送
信しないこととを特徴とする実施態様２に記載のコンピ
ュータ・システム。
【００３９】（実施態様６）前記バッファ・スペース２
０１が、アービタ３０１から応答パケット３０６を受信
すると、システム内のある位置に応答パケット３０６を
送信し、その後、送信情報をアービタ３０１に中継する
ことと、前記アービタ３０１が、送信情報を受信し、応
答カウンタ３０３及び合計カウンタ３０４をデクリメン
トすることとを特徴とする実施態様２または５に記載の
コンピュータ・システム。
０１が、アービタ３０１から応答パケット３０６を受信
すると、システム内のある位置に応答パケット３０６を
送信し、その後、送信情報をアービタ３０１に中継する
ことと、前記アービタ３０１が、送信情報を受信し、応
答カウンタ３０３及び合計カウンタ３０４をデクリメン
トすることとを特徴とする実施態様２または５に記載の
コンピュータ・システム。
【００４０】（実施態様７）前記要求限界３０７、応答
限界３０８、及び、総限界３０９が、ソフトウェアのコ
マンドによって変更可能であることを特徴とする、実施
態様２ないし６の１つに記載のコンピュータ・システ
ム。
限界３０８、及び、総限界３０９が、ソフトウェアのコ
マンドによって変更可能であることを特徴とする、実施
態様２ないし６の１つに記載のコンピュータ・システ
ム。
【００４１】（実施態様８）前記バッファ２０１の予約
要求スペースが、総限界３０９から応答限界３０８を引
いた値に等しいことと、前記バッファ２０１の予約応答
スペースが、総限界３０９から要求限界３０７を引いた
値に等しいことと、前記バッファ・スペース２０１の動
的に割り当て可能なスペースが、要求限界３０７に応答
限界３０８を加え、総限界３０９を引いた値に等しいこ
ととを特徴とする実施態様２ないし７のうちの１つに記
載のコンピュータ・システム。
要求スペースが、総限界３０９から応答限界３０８を引
いた値に等しいことと、前記バッファ２０１の予約応答
スペースが、総限界３０９から要求限界３０７を引いた
値に等しいことと、前記バッファ・スペース２０１の動
的に割り当て可能なスペースが、要求限界３０７に応答
限界３０８を加え、総限界３０９を引いた値に等しいこ
ととを特徴とする実施態様２ないし７のうちの１つに記
載のコンピュータ・システム。
【００４２】（実施態様９）前記要求限界３０７が８で
あることと、前記応答限界３０８が８であることと、前
記総限界３０９が１０であることと、前記予約要求スペ
ースが２であることと、前記予約応答スペースが２であ
ることと、前記動的に割り当て可能なスペースが６であ
ることとを特徴とする実施態様２ないし８のうちの１つ
に記載のコンピュータ・システム。
あることと、前記応答限界３０８が８であることと、前
記総限界３０９が１０であることと、前記予約要求スペ
ースが２であることと、前記予約応答スペースが２であ
ることと、前記動的に割り当て可能なスペースが６であ
ることとを特徴とする実施態様２ないし８のうちの１つ
に記載のコンピュータ・システム。
【００４３】（実施態様１０）コンピュータ・システム
におけるバッファ・スペース２０１の動的割り当て方法
であって、メモリにアクセスする要求パケット３０５を
受信するステップと、コンピュータ・システムによる問
い合わせを満足する応答パケット３０６を受信するステ
ップと、バッファ・スペース２０１に要求パケット３０
５及び応答パケット３０６を送信すべきか否かを判定す
るステップと、要求パケット３０５及び応答パケット３
０６の両方を最大数収容するように、バッファ・スペー
ス２０１に動的割り当てを施すステップと、要求パケッ
ト３０５及び応答パケット３０６をバッファ・スペース
２０１に記憶するステップとを有する方法。
におけるバッファ・スペース２０１の動的割り当て方法
であって、メモリにアクセスする要求パケット３０５を
受信するステップと、コンピュータ・システムによる問
い合わせを満足する応答パケット３０６を受信するステ
ップと、バッファ・スペース２０１に要求パケット３０
５及び応答パケット３０６を送信すべきか否かを判定す
るステップと、要求パケット３０５及び応答パケット３
０６の両方を最大数収容するように、バッファ・スペー
ス２０１に動的割り当てを施すステップと、要求パケッ
ト３０５及び応答パケット３０６をバッファ・スペース
２０１に記憶するステップとを有する方法。
【００４４】
【発明の効果】以上のように、本発明を用いると、利用
可能なバッファ・スペースをより効率よく利用し、デー
タ・パケットが待ち行列バッファの渋滞によって遅延す
る可能性を低下させるシステムを提供することができ
る。
可能なバッファ・スペースをより効率よく利用し、デー
タ・パケットが待ち行列バッファの渋滞によって遅延す
る可能性を低下させるシステムを提供することができ
る。
【００４５】また、空きのある待ち行列バッファ・スペ
ースを維持し、これによって、データ・パケットのスル
ープットの向上を可能にし、より効率のよいデータ・パ
ケットの分配を行い、システム性能に好ましい影響を与
えるシステムを提供することができる。
ースを維持し、これによって、データ・パケットのスル
ープットの向上を可能にし、より効率のよいデータ・パ
ケットの分配を行い、システム性能に好ましい影響を与
えるシステムを提供することができる。
【００４６】さらに、単一バッファを、要求バッファ・
スペースと応答バッファ・スペースの両方に利用するこ
とができる。
スペースと応答バッファ・スペースの両方に利用するこ
とができる。
【００４７】さらに、要求のためだけにバッファ・スペ
ースの一部を予約し、応答のためだけにバッファ・スペ
ースの一部を予約し、コンピュータ・システムの必要に
応じて、バッファ・スペースの残りを要求または応答の
ために利用することにができる。
ースの一部を予約し、応答のためだけにバッファ・スペ
ースの一部を予約し、コンピュータ・システムの必要に
応じて、バッファ・スペースの残りを要求または応答の
ために利用することにができる。
【００４８】その上、異なるタイプのバッファ・スペー
スの割り当てをソフトウェアで行っているので調整可能
である。
スの割り当てをソフトウェアで行っているので調整可能
である。
【図１】本発明のバッファ割り当てを利用するマルチノ
ード、マルチプロセッサ・システムのノードを示すブロ
ック図である。
ード、マルチプロセッサ・システムのノードを示すブロ
ック図である。
【図２】クロス・バー・ルータ・チップ（ＲＡＣ）の構
成を示すブロック図である。
成を示すブロック図である。
【図３】ＰＡＣ内におけるクロス・バー・アービタの構
成を示すブロック図である。
成を示すブロック図である。
１１０：プロセッサ １１１：プロセッサ・エージェント・チップ（ＰＡＣ） １１２：クロス・バー・ルータ・チップ（ＲＡＣ） １１３：メモリ・アクセス・チップ（ＭＡＣ） １１５：ＴＡＣ １１６：ＳＣＩリング １１７：入力／出力サブシステム ２０１：ＰＡＣ入力バッファ ３０１：アービタ ３０２：要求カウンタ ３０３：応答カウンタ ３０４：合計カウンタ
Claims (1)
- 【請求項１】アクセス・メモリに対する要求パケットを
生成し、コンピュータ・システムが行う質問を満たす応
答パケットを生成するプロセッサを備えたコンピュータ
・システムであって、 要求パケット及び応答パケットの記憶及び経路選択を行
うための動的に割り当て可能なバッファ・スペースと、 プロセッサから要求パケット及び応答パケットを受信
し、バッファ・スペースに要求パケット及び応答パケッ
トを送信すべきか否かを判定するアービタとを有するコ
ンピュータ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/748,226 US5881316A (en) | 1996-11-12 | 1996-11-12 | Dynamic allocation of queue space using counters |
| US748,226 | 1996-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187635A true JPH10187635A (ja) | 1998-07-21 |
| JPH10187635A5 JPH10187635A5 (ja) | 2005-06-02 |
Family
ID=25008540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30260597A Pending JPH10187635A (ja) | 1996-11-12 | 1997-11-05 | バッファ・スペース動的割り当てシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5881316A (ja) |
| EP (1) | EP0841617B1 (ja) |
| JP (1) | JPH10187635A (ja) |
| DE (1) | DE69729046T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938094B1 (en) | 1999-09-17 | 2005-08-30 | Advanced Micro Devices, Inc. | Virtual channels and corresponding buffer allocations for deadlock-free computer system operation |
| US6345345B1 (en) * | 1999-01-26 | 2002-02-05 | Advanced Micro Devices, Inc. | Data communications device and associated method for arbitrating access using dynamically programmable arbitration scheme and limits on data transfers |
| US6888843B2 (en) | 1999-09-17 | 2005-05-03 | Advanced Micro Devices, Inc. | Response virtual channel for handling all responses |
| US6950438B1 (en) | 1999-09-17 | 2005-09-27 | Advanced Micro Devices, Inc. | System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system |
| US6694388B1 (en) * | 2000-05-31 | 2004-02-17 | 3Com Corporation | Dynamic queuing system incorporating multiple queues sharing a single memory |
| US6701387B1 (en) * | 2000-08-31 | 2004-03-02 | Hewlett-Packard Development Company, L.P. | Adaptive data fetch prediction algorithm |
| US7213098B2 (en) * | 2000-11-28 | 2007-05-01 | Sun Microsystems, Inc. | Computer system and method providing a memory buffer for use with native and platform-independent software code |
| US6721826B2 (en) * | 2001-09-25 | 2004-04-13 | Lsi Logic Corporation | Buffer partitioning for managing multiple data streams |
| US6715055B1 (en) | 2001-10-15 | 2004-03-30 | Advanced Micro Devices, Inc. | Apparatus and method for allocating buffer space |
| US6877048B2 (en) | 2002-03-12 | 2005-04-05 | International Business Machines Corporation | Dynamic memory allocation between inbound and outbound buffers in a protocol handler |
| US6934612B2 (en) * | 2003-06-12 | 2005-08-23 | Motorola, Inc. | Vehicle network and communication method in a vehicle network |
| US7865684B2 (en) * | 2005-06-27 | 2011-01-04 | Ab Initio Technology Llc | Managing message queues |
| US8788465B2 (en) | 2010-12-01 | 2014-07-22 | International Business Machines Corporation | Notification of configuration updates in a cluster system |
| US8943082B2 (en) | 2010-12-01 | 2015-01-27 | International Business Machines Corporation | Self-assignment of node identifier in a cluster system |
| US9069571B2 (en) * | 2010-12-01 | 2015-06-30 | International Business Machines Corporation | Propagation of unique device names in a cluster system |
| US9183148B2 (en) | 2013-12-12 | 2015-11-10 | International Business Machines Corporation | Efficient distributed cache consistency |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788679A (en) * | 1986-09-02 | 1988-11-29 | Nippon Telegraph And Telephone Corporation | Packet switch with variable data transfer rate links |
| US4922438A (en) * | 1986-12-11 | 1990-05-01 | Siemens Aktiengesellschaft | Method and apparatus for reading packet-oriented data signals into and out of a buffer |
| JPH0237422A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 数値管理方式 |
| JP2842738B2 (ja) * | 1992-08-25 | 1999-01-06 | 富士通株式会社 | オンライン処理システム |
| US5448701A (en) * | 1992-12-22 | 1995-09-05 | International Business Machines Corporation | Flow controller for shared bus used by plural resources |
| US5541932A (en) * | 1994-06-13 | 1996-07-30 | Xerox Corporation | Circuit for freezing the data in an interface buffer |
| US5517615A (en) * | 1994-08-15 | 1996-05-14 | Unisys Corporation | Multi-channel integrity checking data transfer system for controlling different size data block transfers with on-the-fly checkout of each word and data block transferred |
| US5473604A (en) * | 1994-11-21 | 1995-12-05 | At&T Corp. | Method for avoiding node overload in a packet switching network |
| GB2298109B (en) * | 1995-02-14 | 1999-09-01 | Nokia Mobile Phones Ltd | Data interface |
-
1996
- 1996-11-12 US US08/748,226 patent/US5881316A/en not_active Expired - Lifetime
-
1997
- 1997-07-03 EP EP97111189A patent/EP0841617B1/en not_active Expired - Lifetime
- 1997-07-03 DE DE69729046T patent/DE69729046T2/de not_active Expired - Fee Related
- 1997-11-05 JP JP30260597A patent/JPH10187635A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0841617B1 (en) | 2004-05-12 |
| EP0841617A2 (en) | 1998-05-13 |
| DE69729046D1 (de) | 2004-06-17 |
| EP0841617A3 (en) | 2002-01-16 |
| US5881316A (en) | 1999-03-09 |
| DE69729046T2 (de) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9251108B2 (en) | Managing access to shared buffer resources | |
| US5530902A (en) | Data packet switching system having DMA controller, service arbiter, buffer type managers, and buffer managers for managing data transfer to provide less processor intervention | |
| JPH10187635A (ja) | バッファ・スペース動的割り当てシステム | |
| US5991797A (en) | Method for directing I/O transactions between an I/O device and a memory | |
| US5519701A (en) | Architecture for high performance management of multiple circular FIFO storage means | |
| US7213087B1 (en) | Mechanism to control the allocation of an N-source shared buffer | |
| US7530068B2 (en) | Method of resource allocation using an access control mechanism | |
| EP0666665B1 (en) | Method and apparatus for dynamically determining and allocating shared resource access quota | |
| US5781741A (en) | Message communications system in a parallel computer | |
| EP0568002B1 (en) | Distribution of communications connections over multiple service access points in a communications network | |
| US6519666B1 (en) | Arbitration scheme for optimal performance | |
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| US20070011396A1 (en) | Method and apparatus for bandwidth efficient and bounded latency packet buffering | |
| US6996647B2 (en) | Token swapping for hot spot management | |
| JPS63269247A (ja) | メモリ制御サブシステム | |
| US20010055277A1 (en) | Initiate flow control mechanism of a modular multiprocessor system | |
| JPH02158858A (ja) | メツセージ転送機構 | |
| JPH10143382A (ja) | 共有メモリ型マルチプロセッサシステムの資源管理方法 | |
| US7746777B2 (en) | Centralized bandwidth management method and apparatus | |
| JP2002024007A (ja) | プロセッサシステム | |
| JPH0567059A (ja) | ネツトワーク計算機システム | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| CN118133050B (zh) | 一种存储单元匹配方法和装置 | |
| JPH05173923A (ja) | 入出力データ転送処理装置 | |
| JP2821939B2 (ja) | パケット送受信制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040720 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |