JPH10187635A5 - - Google Patents

Info

Publication number
JPH10187635A5
JPH10187635A5 JP1997302605A JP30260597A JPH10187635A5 JP H10187635 A5 JPH10187635 A5 JP H10187635A5 JP 1997302605 A JP1997302605 A JP 1997302605A JP 30260597 A JP30260597 A JP 30260597A JP H10187635 A5 JPH10187635 A5 JP H10187635A5
Authority
JP
Japan
Prior art keywords
packets
buffer space
response
request
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1997302605A
Other languages
English (en)
Other versions
JPH10187635A (ja
Filing date
Publication date
Priority claimed from US08/748,226 external-priority patent/US5881316A/en
Application filed filed Critical
Publication of JPH10187635A publication Critical patent/JPH10187635A/ja
Publication of JPH10187635A5 publication Critical patent/JPH10187635A5/ja
Pending legal-status Critical Current

Links

Claims (3)

  1. 応答パケットを作成してメモリにアクセスし、システムによってされた質問を満たす応答パケットを作成するプロセッサを有するコンピュータシステムであって、
    前記要求パケットと前記応答パケットとを記憶し、ルーティングする割当可能なバッファスペースと、
    前記プロセッサから前記要求パケットと前記応答パケットとを受け取り、前記要求パケットと前記応答パケットとを前記バッファスペースに送るか否かを判定するアービタと
    を有するコンピュータシステムであって、
    前記判定は、部分的に、
    前記バッファスペースに、そのときに記憶されている前記要求パケットの総数を示す数値を記憶する要求カウンタと、
    前記バッファスペースに、そのときに記憶されている前記応答パケットの総数を示す数値を記憶する応答カウンタと、
    前記バッファスペースに、そのときに記憶されている前記要求パケットと前記応答パケットとの両方の総数を示す数値を記憶する合計カウンタと、
    前記バッファスペースに記憶されうる要求パケットの最大値を示す要求限界値と、
    前記バッファスペースに記憶されうる応答パケットの最大値を示す応答限界値と、
    前記バッファスペースに記憶されうる要求パケットと応答パケットの両方の最大値を示す合計限界値と
    の制御下にある
    コンピュータシステム。
  2. 要求パケットと応答パケットとを取り扱う動的に割当可能なバッファスペースを有するマルチプロセッサコンピュータシステムであって、複数のSCIリングにより相互接続された複数のノードを有し、
    前記複数のノードそれぞれは、
    前記要求パケットを作成してメモリにアクセスし、前記システムによりされた質問を満たす応答前記パケットを作成する少なくとも1つのプロセッサと、
    データを記憶するメモリと、
    パケットを送り出す少なくとも1つのプロセッサエージェントと
    を有し、
    前記システムは、
    前記プロセッサから前記要求パケットと前記応答パケットとを受け取り、前記要求パケットと前記応答パケットとを前記バッファスペースに送るか否かを判定するアービタと
    前記メモリへのアクセスを制御するメモリエージェントであって、前記プロセッサエージェントからパケットを受け取って、このパケットの目的ロケーションを決定する少なくとも1つのメモリエージェントと、
    前記プロセッサエージェントと前記メモリエージェントとの間の前記応答パケットと前記要求パケットとをルーティングするクロスバであって、前記バッファスペースを有する少なくとも1つのクロスバと
    を有し、
    前記メモリエージェントが、前記目的ロケーションが前記ノードの中にあると決定するときには、前記メモリエージェントはパケットを、前記ロケーションに送り、
    前記メモリエージェントが、前記目的ロケーションが遠隔ノードにあると決定するときには、前記メモリエージェントは、SCIコントローラに転送し、前記SCIコントローラは、前記SCIリングを介して前記パケットを前記遠隔ノードに送り、
    前記SCIコントローラは、
    前記バッファスペースに、そのときに記憶されている前記要求パケットの総数を示す数値を記憶する要求カウンタと、
    前記バッファスペースに、そのときに記憶されている前記応答パケットの総数を示す数値を記憶する応答カウンタと、
    前記バッファスペースに、そのときに記憶されている前記要求パケットと前記応答パケットとの両方の総数を示す数値を記憶する合計カウンタと、
    前記バッファスペースに記憶されうる要求パケットの最大値を示す数値である要求限界値と、
    前記バッファスペースに記憶されうる応答パケットの最大値を示す数値である応答限界値と、
    前記バッファスペースに記憶されうる要求パケットと応答パケットの両方の最大値を示す数値である合計限界値と
    を有する
    マルチプロセッサコンピュータシステム。
  3. コンピュータシステムの中で動的にバッファスペースを割り当てるための方法であって、
    メモリにアクセスする要求パケットを受け入れ、
    前記システムによりなされた質問を満たしている応答パケットを受け入れ、
    前記要求パケットと前記応答パケットとを、前記バッファスペースに送るか否かを決定し、
    前記要求パケットと前記応答パケットとの両方の最大数を適応させるように、動的に前記バッファスペースを割り当て、
    前記バッファスペースに、前記要求パケットと前記応答パケットを記憶し、
    前記バッファスペースに、そのときに前記バッファスペースに記憶されうる前記要求パケットの総数を示す要求計数値を記憶し、
    前記バッファスペースに、そのときに前記バッファスペースに記憶されうる前記応答パケットの総数を示す応答計数値を記憶し、
    前記バッファスペースに、そのときに記憶されている前記要求パケットと前記応答パケットとの両方の総数を示す合計計数値を記憶し、
    前記バッファスペースに記憶されうる要求パケットの最大値を示す要求限界値を記憶し、
    前記バッファスペースに記憶されうる応答パケットの最大値を示す応答限界値を記憶し、
    前記バッファスペースに記憶されうる要求パケットと応答パケットの両方の最大値を示す合計限界値を記憶する
    方法。
JP30260597A 1996-11-12 1997-11-05 バッファ・スペース動的割り当てシステム Pending JPH10187635A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/748,226 US5881316A (en) 1996-11-12 1996-11-12 Dynamic allocation of queue space using counters
US748,226 1996-11-12

Publications (2)

Publication Number Publication Date
JPH10187635A JPH10187635A (ja) 1998-07-21
JPH10187635A5 true JPH10187635A5 (ja) 2005-06-02

Family

ID=25008540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30260597A Pending JPH10187635A (ja) 1996-11-12 1997-11-05 バッファ・スペース動的割り当てシステム

Country Status (4)

Country Link
US (1) US5881316A (ja)
EP (1) EP0841617B1 (ja)
JP (1) JPH10187635A (ja)
DE (1) DE69729046T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938094B1 (en) 1999-09-17 2005-08-30 Advanced Micro Devices, Inc. Virtual channels and corresponding buffer allocations for deadlock-free computer system operation
US6345345B1 (en) * 1999-01-26 2002-02-05 Advanced Micro Devices, Inc. Data communications device and associated method for arbitrating access using dynamically programmable arbitration scheme and limits on data transfers
US6888843B2 (en) 1999-09-17 2005-05-03 Advanced Micro Devices, Inc. Response virtual channel for handling all responses
US6950438B1 (en) 1999-09-17 2005-09-27 Advanced Micro Devices, Inc. System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
US6694388B1 (en) * 2000-05-31 2004-02-17 3Com Corporation Dynamic queuing system incorporating multiple queues sharing a single memory
US6701387B1 (en) * 2000-08-31 2004-03-02 Hewlett-Packard Development Company, L.P. Adaptive data fetch prediction algorithm
US7213098B2 (en) * 2000-11-28 2007-05-01 Sun Microsystems, Inc. Computer system and method providing a memory buffer for use with native and platform-independent software code
US6721826B2 (en) * 2001-09-25 2004-04-13 Lsi Logic Corporation Buffer partitioning for managing multiple data streams
US6715055B1 (en) 2001-10-15 2004-03-30 Advanced Micro Devices, Inc. Apparatus and method for allocating buffer space
US6877048B2 (en) 2002-03-12 2005-04-05 International Business Machines Corporation Dynamic memory allocation between inbound and outbound buffers in a protocol handler
US6934612B2 (en) * 2003-06-12 2005-08-23 Motorola, Inc. Vehicle network and communication method in a vehicle network
US7865684B2 (en) * 2005-06-27 2011-01-04 Ab Initio Technology Llc Managing message queues
US8788465B2 (en) 2010-12-01 2014-07-22 International Business Machines Corporation Notification of configuration updates in a cluster system
US8943082B2 (en) 2010-12-01 2015-01-27 International Business Machines Corporation Self-assignment of node identifier in a cluster system
US9069571B2 (en) * 2010-12-01 2015-06-30 International Business Machines Corporation Propagation of unique device names in a cluster system
US9183148B2 (en) 2013-12-12 2015-11-10 International Business Machines Corporation Efficient distributed cache consistency

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788679A (en) * 1986-09-02 1988-11-29 Nippon Telegraph And Telephone Corporation Packet switch with variable data transfer rate links
US4922438A (en) * 1986-12-11 1990-05-01 Siemens Aktiengesellschaft Method and apparatus for reading packet-oriented data signals into and out of a buffer
JPH0237422A (ja) * 1988-07-28 1990-02-07 Oki Electric Ind Co Ltd 数値管理方式
JP2842738B2 (ja) * 1992-08-25 1999-01-06 富士通株式会社 オンライン処理システム
US5448701A (en) * 1992-12-22 1995-09-05 International Business Machines Corporation Flow controller for shared bus used by plural resources
US5541932A (en) * 1994-06-13 1996-07-30 Xerox Corporation Circuit for freezing the data in an interface buffer
US5517615A (en) * 1994-08-15 1996-05-14 Unisys Corporation Multi-channel integrity checking data transfer system for controlling different size data block transfers with on-the-fly checkout of each word and data block transferred
US5473604A (en) * 1994-11-21 1995-12-05 At&T Corp. Method for avoiding node overload in a packet switching network
GB2298109B (en) * 1995-02-14 1999-09-01 Nokia Mobile Phones Ltd Data interface

Similar Documents

Publication Publication Date Title
JPH10187635A5 (ja)
KR100310567B1 (ko) 공유메모리프로세싱시스템및그동작방법과,공유메모리프로세싱노드및그에대한캐시일관성제어기
JP2772343B2 (ja) プロセッサ及びメモリの間のトラフィックの経路指定装置
TWI326828B (en) A dma controller with multiple intra-channel software request support
JP3996455B2 (ja) 情報処理システムのデータ転送方法及び情報処理システム
KR100321836B1 (ko) 메모리제어기및그조작방법
US7324509B2 (en) Efficient optimization algorithm in memory utilization for network applications
JP2565652B2 (ja) インターネットワーキング・パケット経路指定装置
US5446737A (en) Method and apparatus for dynamically allocating shared resource access quota
US20040024836A1 (en) Flexible probe/probe response routing for maintaining coherency
JPH10215282A5 (ja)
EP0339270B1 (en) Apparatus and method for automatically detecting hot-spot references and diverting same from memory traffic in a multiprocessor computer system
WO1995016240A1 (en) Multidimensional interconnection and routing network for an mpp computer
KR20020015691A (ko) 플릿 캐쉬 방식의 패브릭 라우터
EP0841617B1 (en) Dynamic allocation of buffer space between requests and responses
US6912712B1 (en) Real time control system for multitasking digital signal processor using ready queue
Wang et al. Using a multipath network for reducing the effects of hot spots
JP2004326782A (ja) 暗黙の通知を伴うデータ転送
JPH09160884A (ja) 動的負荷分散並列計算機
US6721858B1 (en) Parallel implementation of protocol engines based on memory partitioning
JPH07239835A (ja) 並列計算機のネットワーク内データ転送制御方式
Yoo et al. On task relocation in two-dimensional meshes
EP1324566A1 (en) A system independent and scalable packet buffer management architecture for network processors
US7840731B2 (en) Accelerated data switching on symmetric multiprocessor systems using port affinity
JP2648062B2 (ja) 並列処理装置