JPH10188536A - アドレス制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ショックプルーフ動作における待ち時間を効
率的に利用する。 【解決手段】 ピックアップ２及びＣＰＵ５は、ディス
ク１にシーケンシャルに記録されているデータを飛び飛
びに且つ戻りながら再生する。ショックプルーフＩＣ７
は再生されたデータを再生順にＤＲＡＭ８に書き込むと
ともにそのアドレス管理レジスタを管理し、再生順に書
き込まれたデータをアドレス管理レジスタに基づいてデ
ィスク１に記録されていたシーケンシャルな順番で読み
出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンパクトディス
ク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）などの
光ディスクにシーケンシャルに記録されている音声、映
像、データを再生してメモリに書き込み、メモリからシ
ーケンシャルに読み出して再生するためのアドレス制御
装置に関する。

【０００２】

【従来の技術】例えばＣＤプレーヤは、物理的衝撃が加
わってフォーカス制御不能となり、ＣＤからデータを取
り込むことができなくなっても再生音が途切れないよう
に、２倍速でＣＤからデータを取り込んでメモリに蓄積
し、フォーカス制御不能になってもメモリに蓄積されて
いるデータを読み出して再生を継続する、いわゆるショ
ックプルーフ機能を有する。

【０００３】従来、ショックプルーフ機能を実現するた
めのアドレス制御装置では、フォーカス制御不能により
途切れた位置からデータ取り込みを再開するように構成
されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来のアドレス制御装置では、フォーカス制御不能により
途切れた位置からデータ取り込みを再開するので、より
多くのデータを効率的に取り込むことができず、その結
果、ショックプルーフ動作における待ち時間を効率的に
利用することができないという問題点がある。

【０００５】本発明は上記従来の問題点に鑑み、ショッ
クプルーフ動作における待ち時間を効率的に利用するこ
とができるアドレス制御装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、記録媒体にシーケンシャルに記録されてい
るデータを飛び飛びに再生して再生順に記憶手段に書き
込むとともにその書き込みアドレスを管理し、再生順に
書き込まれたデータを書き込みアドレスに基づいて記録
媒体に記録されていたシーケンシャルな順番で読み出す
ようにしたものである。すなわち本発明によれば、記録
媒体から再生されたデータを記憶するための記憶手段
と、前記記録媒体にシーケンシャルに記録されているデ
ータを飛び飛びに再生する再生手段と、前記再生手段に
より再生されたデータを再生順に前記記憶手段に書き込
むとともにその書き込みアドレスを管理する書き込み手
段と、前記記憶手段に再生順に書き込まれたデータを、
前記書き込み手段により管理されている書き込みアドレ
スに基づいて前記記録媒体に記録されていたシーケンシ
ャルな順番で読み出す読み出し手段とを、有するアドレ
ス制御装置が提供される。

【０００７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明に係るアドレ
ス制御装置の一実施形態が適用されたＣＤプレーヤを示
すブロック図、図２は図１のショックプルーフＩＣを詳
細に示すブロック図、図３はディスクからの再生順、Ｄ
ＲＡＭへの書き込み順及びＤＲＡＭからの読み出し順を
示す説明図、図４はＤＲＡＭのアドレス管理レジスタ及
びフラグを示す説明図、図５はＤＲＡＭの書き込み時及
び読み出し時のアドレス管理レジスタの参照順を示す説
明図、図６は図２のショックプルーフＩＣによるＤＲＡ
Ｍアドレス制御処理を説明するためのフローチャート、
図７は図６の０次取り込み処理を示す説明図、図８は０
次取り込み後のフラグの状態を示す説明図、図９は図６
の１次取り込み処理を示す説明図、図１０は１次取り込
み後のフラグの状態を示す説明図、図１１は図６の２次
取り込み処理を示す説明図、図１２は２次取り込み後の
フラグの状態を示す説明図、図１３は図２のショックプ
ルーフＩＣによるＤＲＡＭからの読み出し処理を説明す
るためのフローチャートである。

【０００８】図１に示すディスク１には、アナログ音声
信号がＰＣＭデジタルデータに変換され、ＰＣＭデジタ
ルデータに誤り訂正符号とＱコードが付加され、更にＥ
ＦＭ変調されてピットデータとして記録されている。ピ
ックアップ２はレーザダイオード（ＬＤ）、対物レン
ズ、フォーカスアクチュエータ、トラッキングアクチュ
エータ、光電変換素子などを有し、ディスク１の半径方
向に移動可能である。また、ピックアップ２内の対物レ
ンズは、ドライバ６の駆動によりフォーカシングのため
に図示省略のフォーカスアクチュエータによりＬＤの光
軸方向に移動可能であり、また、トラッキングのために
図示省略のトラッキングアクチュエータによりディスク
１の半径方向に微少移動可能である。

【０００９】ディスク１のピットデータはピックアップ
２内のＬＤにより照明され、その反射光が光電変換素子
により受光されてＲＦ信号に変換される。このＲＦ信号
はＲＦアンプ３により増幅された後にＤＳＰ（デジタル
シグナルプロセッサ）及びサーボ回路４に印加される。
（以下、符号４はこれら２つの回路の双方又は一方を示
す）この信号は、ＤＳＰ４でＣＰＵ５の制御に基づい
て、ＥＦＭ復調された後、誤り訂正されてＰＣＭデジタ
ルデータに変換され、図２に詳しく示すショックプルー
フＩＣ７によりＤＲＡＭ８に蓄積される。ＤＲＡＭ８に
蓄積されたＰＣＭデジタルデータはショックプルーフＩ
Ｃ７により読み出され、次いでオーディオ回路９により
アナログ信号に変換されて再生される。また、サーボ回
路４はＲＦ信号に基づいてフォーカシングとトラッキン
グを行うためにドライバ６を制御する。

【００１０】次に、図２を参照してショックプルーフＩ
Ｃ７について詳しく説明する。ＤＳＰ４からのＰＣＭデ
ジタルデータは、入力Ｉ／Ｆ１１を介して入力バッファ
メモリ１２に取り込まれ、次いでＤＲＡＭ Ｉ／Ｆ１３
を介してＤＲＡＭ８に蓄積される。また、ＤＲＡＭ８か
ら読み出されたＰＣＭデジタルデータはＤＲＡＭ Ｉ／
Ｆ１３を介して図１に示すオーディオ回路９に出力され
る。データ接続制御部及びアドレス制御部１４は後述す
るように、ディスク１から飛び飛びに再生されたデータ
を再生順にＤＲＡＭ８に書き込み、読み出し時には再生
音が途切れないようにＤＲＡＭ８から読み出す制御を行
う。制御信号Ｉ／Ｆ１５には各種制御信号が入力され、
また、ＣＰＵ Ｉ／Ｆ１６はＣＰＵ５のＩ／Ｏポートに
接続されている。

【００１１】ディスク１から図３（ａ）に示すようにシ
ーケンシャルなデータが２倍速で再生され、ＤＲＡＭ８
に書き込まれる。ＤＲＡＭ８からは標準速度（１倍速）
でＤ／Ａ側にデータが送られるので、ＤＲＡＭ８の蓄積
データが溢れて飽和状態が発生し、そのとき、書き込み
を終了する。なお、この順番は正常な状態の場合であっ
て常にこのようになるとは限らず、物理的衝撃が加わっ
てフォーカス制御不能となり、ディスク１から連続的に
データを取り込むことができない場合には例えば図３
（ｂ）に示すようになる。図３（ｂ）は計４回の衝撃が
加わった例を示し、 データブロック（０） データブロック（１） データブロック（２） データブロック（３） の後にそれぞれ１回の衝撃が加わり、４つの不連続デー
タブロックが図３（ｃ）のように配列されて書き込まれ
る。 データブロック（４） データブロック（５） データブロック（６） はそれぞれ、不連続データブロック（０）と（１）の
間、（１）と（２）の間、（２）と（３）の間の抜けて
いる部分のデータであり、同じく図３（ｃ）のように配
列されて書き込まれる。図３（ｃ）に示すデータブロッ
ク（０）（１）（２）（３）（４）（５）（６）は、音
としてＤＲＡＭ８から読み出されるときは、（０）→
（４）→（１）→（５）→（２）→（６）→（３）の順
番で読み出される。

【００１２】このような処理を行うために、データ接続
制御部及びアドレス制御部１４には図４に示すように、
ＤＲＡＭ８のアドレス管理レジスタとして７ブロック
（０）（４）（１）（５）（２）（６）（３）分の開始
アドレスレジスタＡＲＳｎ（ｎ＝０〜６）及び終了アド
レスレジスタＡＲＥｎが設けられている。さらに、開始
アドレスレジスタＡＲＳｎに対しては開始フラグＳＦｎ
（Ｗ，Ｒ）が、また、終了アドレスレジスタＡＲＥｎに
は終了フラグＥＦｎ（Ｗ，Ｒ）が設けられている。開始
フラグＳＦｎ（Ｗ，Ｒ）と終了フラグＥＦｎ（Ｗ，Ｒ）
は共に２個のライト（Ｗ）フラグとリード（Ｒ）フラグ
より成る。

【００１３】そして、ショックのある状態でディスク１
から上記順番で飛び飛びに再生されたデータをＤＲＡＭ
８に書き込む場合には、図５（ａ）に示すように ブロック（０）の開始アドレスレジスタＡＲＳ０ 終了アドレスレジスタＡＲＥ０ ブロック（１）の開始アドレスレジスタＡＲＳ２ 終了アドレスレジスタＡＲＥ２ ブロック（２）の開始アドレスレジスタＡＲＳ４ 終了アドレスレジスタＡＲＥ４ ブロック（３）の開始アドレスレジスタＡＲＳ６ 終了アドレスレジスタＡＲＥ６ ブロック（４）の開始アドレスレジスタＡＲＳ１ 終了アドレスレジスタＡＲＥ１ ブロック（５）の開始アドレスレジスタＡＲＳ３ 終了アドレスレジスタＡＲＥ３ ブロック（６）の開始アドレスレジスタＡＲＳ５ 終了アドレスレジスタＡＲＥ５ に対して、ＤＲＡＭ８上の各ブロックの開始アドレスと
終了アドレスが記憶される。

【００１４】そして、ＤＲＡＭ８から読み出す場合に
は、図５（ｂ）に示すように開始アドレスレジスタＡＲ
Ｓｎと終了アドレスレジスタＡＲＥｎを参照することに
よりシーケンシャルに読み出す。図４に示す書き込み
（Ｗ）フラグと、フラグの組（Ｗ０，Ｒ０）、（Ｗ１，
Ｒ１）、（Ｗ２，Ｒ２）・・・（Ｗ６，Ｒ６）について
は、データが書き込まれるとＷｎフラグは「１」にセッ
トされ、Ｒｎフラグは接続処理が終了すると「１」にセ
ットされる。この場合、フラグ（１，１）のレジスタに
記録されているアドレスＡＲＳn+1 、ＡＲＥn+1 をリー
ドアドレスポインタが通過すると、フラグ（１，１）は
（０，０）にクリアされる。すなわち、ＤＲＡＭ８の蓄
積データを音として出力した後は、ＤＲＡＭ８を書き込
み可能な状態に戻す。 ブロック（０）の開始アドレスレジスタＡＲＳ０ 終了アドレスレジスタＡＲＥ０ ブロック（４）の開始アドレスレジスタＡＲＳ１ 終了アドレスレジスタＡＲＥ１ ブロック（１）の開始アドレスレジスタＡＲＳ２ 終了アドレスレジスタＡＲＥ２ ブロック（５）の開始アドレスレジスタＡＲＳ３ 終了アドレスレジスタＡＲＥ３ ブロック（２）の開始アドレスレジスタＡＲＳ４ 終了アドレスレジスタＡＲＥ４ ブロック（６）の開始アドレスレジスタＡＲＳ５ 終了アドレスレジスタＡＲＥ５ ブロック（３）の開始アドレスレジスタＡＲＳ６ 終了アドレスレジスタＡＲＥ６

【００１５】次に、図６を参照してＤＲＡＭアドレス制
御処理について説明する。まず、全てのメモリアドレス
レジスタ、フラグをクリアし（ステップＳ１）、次いで
データ取り込みを開始し（ステップＳ２）、次いで取り
込みモードを決定する（ステップＳ３）。ＤＲＡＭ８に
取り込むモードは、取り込み時点でデータ接続作業を行
わない０次取り込み（ステップＳ４〜Ｓ８）と、取り込
み時点でデータ接続作業を１回行う１次取り込み（ステ
ップＳ９〜Ｓ１４）と、取り込み時点でデータ接続作業
を２回行う２次取り込み（ステップＳ１５〜Ｓ２０）の
３通りがある。

【００１６】＜０次取り込み＞０次取り込みモードで
は、図７に示すように読み出し点Ｐ１、ショック点Ｐ
ｓ、書き込み開始目標点Ｐｘ、書き込み停止点Ｐｙをト
ラック上に想定する。この場合、書き込み開始目標点Ｐ
ｘから書き込み停止点Ｐｙまでが０次対象部である。ア
ドレスレジスタ内でＷフラグ＝０（書き込み可能）とな
っている最小のｎに対し、 1＋１（図３（ｂ）においてブロック（０）と（１）の
間を１ブロックで埋めるとき） 2＋２（図３（ｂ）においてブロック（０）と（１）の
間を２ブロック以下で埋めるとき） 3＋３（図３（ｂ）においてブロック（０）と（１）の
間を３ブロック以下で埋めるとき） 以下同じように加算数を変えることができる。このよう
にｎを選び（図６の場合は１に相当）、開始アドレスレ
ジスタＡＲＳｎに開始アドレスをセットし（図６ステッ
プＳ４）、次いでその開始アドレスレジスタＡＲＳｎの
フラグＳＦｎ（Ｗ，Ｒ）を（１，０）にセットし（ステ
ップＳ５）、書き込み開始目標点Ｐｘから書き込みを開
始する。ここで、書き込み停止点Ｐｙは次の（ａ）又は
（ｂ）で決定される。 （ａ）メモリの書き込み領域は十分あるが、物理衝撃が
加わってピックアップからデータを読み込めなくなった
とき （ｂ）物理衝撃はないが、メモリ容量の範囲内に書き込
みデータが収まらないと判断されたとき ０次と１次の取り込みにおける書き込み停止点Ｐｙの扱
いは、以下同じである。

【００１７】次いで書き込み停止点Ｐｙまで書き込みを
終了すると（ステップＳ６）、その開始アドレスレジス
タＡＲＳｎに対応する終了アドレスレジスタＡＲＥｎに
書き込み終了アドレスをセットし（ステップＳ７）、次
いでその終了アドレスレジスタＡＲＥｎの終了フラグＥ
Ｆｎ（Ｗ，Ｒ）を（１，０）にセット（ステップＳ８）
後、ステップＳ２に戻る。

【００１８】この０次書き込みではＷフラグを「１」に
セットし、Ｒフラグはデータ接続を行わないので「０」
のままとする。図８はこの０次書き込み後の開始フラグ
ＳＦｎ（Ｗ，Ｒ）と終了フラグＥＦｎ（Ｗ，Ｒ）の一例
を示している。なお、図８に示すｎ＋１は、本例では管
理できる最大ブロック数が「７」であるので、 ｎ＋１＝（ｎ＋１）ｍｏｄ７，ｎ＝０〜６ である。

【００１９】＜１次取り込み＞１次取り込みでは図９に
示すようジャンプ目標点Ｐｘ、接続点（書き込み開始
点）Ｐｓ、書き込み停止点をトラック上に想定し、この
場合、接続点（書き込み開始点）Ｐｓから書き込み停止
点までが１次取り込み対象である。まず、ＤＲＡＭ８に
記録されている接続点Ｐｓの所定個数のデータを比較用
レジスタにフェッチし、ディスク１から読み出したデー
タと比較して一致した時点からＤＲＡＭ８への取り込み
を開始する。この場合、開始アドレスレジスタＡＲＳｎ
に書き込み開始アドレスをセットし（ステップＳ１
０）、次いでその開始アドレスレジスタＡＲＳｎの開始
フラグＳＦｎ’（Ｗ，Ｒ）を（１，１）にセットする
（ステップＳ１１）。

【００２０】次いで書き込み停止点まで書き込みを終了
すると（ステップＳ１２）、その開始アドレスレジスタ
ＡＲＳｎに対応する終了アドレスレジスタＡＲＥｎに書
き込み終了アドレスをセットし（ステップＳ１３）、次
いでその終了アドレスレジスタＡＲＥｎの終了フラグＥ
Ｆｎ’（Ｗ，Ｒ）を（１，０）にセットし（ステップＳ
１４）、ステップＳ２に戻る。この場合、接続を伴わな
い停止点レジスタのＲフラグは、図１０に示すように
「０」のままとする。 ＥＦｎ （Ｗ，Ｒ）＝（１，０）→（１，１） ＳＦn+1 （Ｗ，Ｒ）＝（０，０）→（１，１） ＥＦn+1 （Ｗ，Ｒ）＝（０，０）→（１，０）

【００２１】＜２次取り込み＞２次取り込みでは図１１
に示すように、読み出し点、書き込み開始目標点Ｐｓ、
書き込み停止目標点Ｐｘをトラック上に想定し、この場
合、書き込み開始目標点Ｐｓから書き込み停止目標点Ｐ
ｘまでが２次取り込み対象である。まず、ＤＲＡＭ８に
記録されている接続点Ｐｓの所定個数のデータを比較用
レジスタにフェッチし、ディスク１から読み出したデー
タと比較して一致した時点からＤＲＡＭ８への取り込み
を開始する。この場合、開始アドレスレジスタＡＲＳｎ
に書き込み開始アドレスをセットし（ステップＳ１
５）、次いでその開始アドレスレジスタＡＲＳｎの開始
フラグＳＦｎ”（Ｗ，Ｒ）を（１，１）にセットする
（ステップＳ１７）。

【００２２】また、接続点Ｐｓの一致を検出すると、す
ぐにＤＲＡＭ８に記録されている書き込み停止目標点Ｐ
ｘに対応するデータを比較用レジスタに取り込み、ディ
スク１から読み出したデータをＤＲＡＭ８に取り込みな
がらそれと並行してレジスタの中のデータと比較し（ス
テップＳ１７）、一致を検出した時点（ステップＳ１
８）でそのデータを書き込んだＤＲＡＭ８のアドレスを
終了アドレスレジスタＡＲＥｎ”に書き込み（ステップ
Ｓ１９）、次いで終了フラグＥＦｎ”（Ｗ，Ｒ）を
（１，１）にセットし（ステップＳ２０）、ステップＳ
２に戻る。

【００２３】ここで、 ＡＲＥn+1 ：一致検出点 ＡＲＳn+2 ＝Δ＋ＡＲＥn+1 であり、終了アドレスレジスタＡＲＥn+1 に格納されて
いるアドレスにより指定されるＤＲＡＭ８上のデータ
と、開始アドレスレジスタＡＲＳn+2 に格納されている
アドレスにより指定されるＤＲＡＭ８上のデータはディ
スク１上で連続したデータである。なお、そのアドレス
オフセットがΔである。また、開始フラグＳＦと終了フ
ラグＥＦは図１２に示すように書き込む。 ＥＦn （Ｗ，Ｒ）＝（１，０）→（１，１） ＳＦn+1 （Ｗ，Ｒ）＝（０，０）→（１，１） ＥＦn+1 （Ｗ，Ｒ）＝（０，０）→（１，１） ＳＦn+2 （Ｗ，Ｒ）＝（１，０）→（１，１） ＥＦn+2 （Ｗ，Ｒ）＝（１，０）→（１，１） ＳＦn+3 （Ｗ，Ｒ）＝（１，０）→（１，０）変化せず

【００２４】次に図１３を参照してＤＲＡＭ８からの読
み出し処理について説明する。まず、ｎが最小であって
Ｒフラグ＝１のレジスタに書き込まれているアドレスを
知り、そのアドレスから読み出しを開始し（ステップＳ
２１）、リードアドレスが終了アドレスレジスタＡＲＥ
ｎの値に一致するまで順次読み出す（ステップＳ２２、
Ｓ２３）。次いでｎを１つインクリメントし（ステップ
Ｓ２４）、次いでその終了アドレスレジスタＡＲＥｎの
Ｒフラグが「１」か否かをチェックし（ステップＳ２
５）、ＮＯの場合にはステップＳ２４に戻ってｎを１つ
インクリメントする。そして、ステップＳ２５において
終了アドレスレジスタＡＲＥｎのＲフラグが「１」の場
合には、開始アドレスレジスタＡＲＳn+1 （１，１）の
アドレスにジャンプして読み出しを続け（ステップＳ２
６）、次いで読み出し停止命令がない場合にはステップ
Ｓ２２に戻り、他方、読み出し停止命令があると、この
読み出し処理を終了する。

【００２５】

【発明の効果】以上説明したように本発明によれば、記
録媒体にシーケンシャルに記録されているデータを飛び
飛びに再生して再生順に記憶手段に書き込むとともにそ
の書き込みアドレスを管理し、その再生順に書き込まれ
たデータを書き込みアドレスに基づいて記録媒体にシー
ケンシャルに記録されていたシーケンシャルな順番で読
み出すようにしたので、ショックプルーフ動作における
待ち時間を効率的に利用することができる。

【図面の簡単な説明】

【図１】本発明に係るアドレス制御装置の一実施形態が
適用されたＣＤプレーヤを示すブロック図である。

【図２】図１のショックプルーフＩＣを詳細に示すブロ
ック図である。

【図３】ディスクからの再生順、ＤＲＡＭへの書き込み
順及びＤＲＡＭからの読み出し順を示す説明図である。

【図４】ＤＲＡＭのアドレス管理レジスタ及びフラグを
示す説明図である。

【図５】ＤＲＡＭの書き込み時及び読み出し時のアドレ
ス管理レジスタの参照順を示す説明図である。

【図６】図２のショックプルーフＩＣによるＤＲＡＭア
ドレス制御処理を説明するためのフローチャートであ
る。

【図７】図６の０次取り込み処理を示す説明図である。

【図８】０次取り込み後のフラグの状態を示す説明図で
ある。

【図９】図６の１次取り込み処理を示す説明図である。

【図１０】１次取り込み後のフラグの状態を示す説明図
である。

【図１１】図６の２次取り込み処理を示す説明図であ
る。

【図１２】２次取り込み後のフラグの状態を示す説明図
である。

【図１３】図２のショックプルーフＩＣによるＤＲＡＭ
からの読み出し処理を説明するためのフローチャートで
ある。

【符号の説明】

１ ディスク（記録媒体） ２ ピックアップ（ＣＰＵ５ともに再生手段を構成す
る） ３ ＲＦアンプ ４ ＤＳＰ・サーボ回路 ５ ＣＰＵ ６ ドライバ ７ ショックプルーフＩＣ ８ ＤＲＡＭ（記憶手段） ９ オーディオ回路 １１ 入力Ｉ／Ｆ １２ 入力バッファメモリ １３ ＤＲＡＭ Ｉ／Ｆ １４ データ接続制御部及びアドレス制御部（書き込み
手段、読み出し手段） １５ 制御信号Ｉ／Ｆ １６ ＣＰＵＩ／Ｆ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 記録媒体から再生されたデータを記憶す
   るための記憶手段と、 前記記録媒体にシーケンシャルに記録されているデータ
   を飛び飛びに再生する再生手段と、 前記再生手段により再生されたデータを再生順に前記記
   憶手段に書き込むとともにその書き込みアドレスを管理
   する書き込み手段と、 前記記憶手段に再生順に書き込まれたデータを、前記書
   き込み手段により管理されている書き込みアドレスに基
   づいて前記記録媒体に記録されていたシーケンシャルな
   順番で読み出す読み出し手段とを、 有するアドレス制御装置。