JPH10189620A - Manufacture of compound semiconductor device - Google Patents
Manufacture of compound semiconductor deviceInfo
- Publication number
- JPH10189620A JPH10189620A JP8358271A JP35827196A JPH10189620A JP H10189620 A JPH10189620 A JP H10189620A JP 8358271 A JP8358271 A JP 8358271A JP 35827196 A JP35827196 A JP 35827196A JP H10189620 A JPH10189620 A JP H10189620A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- gallium
- semiconductor device
- insulating film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 150000001875 compounds Chemical class 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 8
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005259 measurement Methods 0.000 abstract description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 5
- 239000011574 phosphorus Substances 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 239000000758 substrate Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 8
- 229910000413 arsenic oxide Inorganic materials 0.000 description 6
- 229910005540 GaP Inorganic materials 0.000 description 4
- IKWTVSLWAPBBKU-UHFFFAOYSA-N a1010_sial Chemical compound O=[As]O[As]=O IKWTVSLWAPBBKU-UHFFFAOYSA-N 0.000 description 4
- 229960002594 arsenic trioxide Drugs 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002258 gallium Chemical class 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、化合物半導体装置
の製造方法に関し、特に、ガリウム砒素、アルミニウム
ガリウム砒素、ガリウムリン等のガリウムを含む化合物
半導体上に絶縁膜を形成する際の表面処理方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a compound semiconductor device, and more particularly to a method of forming an insulating film on a compound semiconductor containing gallium such as gallium arsenide, aluminum gallium arsenide, and gallium phosphide. .
【０００２】[0002]
【従来の技術】ガリウムを含む化合物半導体に半導体素
子を形成する例として、ガリウム砒素半導体上にショッ
トキー接合型電界効果トランジスタ（以下、ＭＥＳＦＥ
Ｔという）を形成する場合について説明する。図１に、
一般的なＭＥＳＦＥＴの断面構造を示す。図において、
１は半絶縁性ガリウム砒素基板、２はチャネル領域を構
成するＮ型半導体領域、３はＮ型半導体領域２とショッ
トキー接合するゲート電極、４、５はそれぞれＮ型半導
体領域２とオーミック接合するソース電極、ドレイン電
極、６は表面保護膜を構成する絶縁膜である。2. Description of the Related Art As an example of forming a semiconductor element on a compound semiconductor containing gallium, a Schottky junction type field effect transistor (hereinafter referred to as MESFE) is formed on a gallium arsenide semiconductor.
T) will be described. In FIG.
1 shows a cross-sectional structure of a general MESFET. In the figure,
1 is a semi-insulating gallium arsenide substrate, 2 is an N-type semiconductor region constituting a channel region, 3 is a gate electrode which makes a Schottky junction with the N-type semiconductor region 2, and 4 and 5 are ohmic junctions with the N-type semiconductor region 2, respectively. The source electrode, the drain electrode, and 6 are insulating films constituting a surface protection film.
【０００３】このような構造のＭＥＳＦＥＴは、まず、
半絶縁性ガリウム砒素基板１表面に、エピタキシャル層
からなるＮ型半導体領域２を成長させる。ここで、Ｎ型
半導体領域２は、Ｐ型ガリウム砒素基板にＮ型不純物を
イオン注入し、加熱処理することによって形成する方法
であっても良い。A MESFET having such a structure is firstly constructed as follows.
An N-type semiconductor region 2 composed of an epitaxial layer is grown on the surface of the semi-insulating gallium arsenide substrate 1. Here, the N-type semiconductor region 2 may be formed by ion-implanting N-type impurities into a P-type gallium arsenide substrate and performing heat treatment.
【０００４】次に、Ｎ型半導体領域２表面に、ホトレジ
ストパターンを形成し、金、ゲルマニウム合金等からな
る金属層を蒸着してリフトオフした後、加熱処理するこ
とによって、Ｎ型半導体領域２とオーミック接合するソ
ース電極４、ドレイン電極５を形成する。Next, a photoresist pattern is formed on the surface of the N-type semiconductor region 2, a metal layer made of gold, a germanium alloy, or the like is deposited, lifted off, and then heat-treated to form an ohmic contact with the N-type semiconductor region 2. A source electrode 4 and a drain electrode 5 to be joined are formed.
【０００５】その後、ソース電極４、ドレイン電極５間
のＮ型半導体領域２表面をリセスエッチングし、リセス
内にＮ型半導体領域２とショットキー接合する金属を蒸
着し、リフトオフすることによってゲート電極３を形成
する。Thereafter, the surface of the N-type semiconductor region 2 between the source electrode 4 and the drain electrode 5 is recess-etched, a metal that forms a Schottky junction with the N-type semiconductor region 2 is deposited in the recess, and the gate electrode 3 is lifted off. To form
【０００６】最後に、表面保護膜として、プラズマＣＶ
Ｄ法等により、酸化膜、窒化膜等の絶縁膜で全面を被覆
し、ＭＥＳＦＥＴを形成する。Finally, a plasma CV is used as a surface protection film.
An MESFET is formed by covering the entire surface with an insulating film such as an oxide film or a nitride film by a method D or the like.
【０００７】[0007]
【発明が解決しようとする課題】このような方法で形成
されたガリウム砒素基板表面には、自然酸化膜やリセス
エッチングの際に生成したガリウムの酸化物（ＧａＯ
ｘ）や砒素の酸化物（ＡｓＯｘ）が存在する。これらの
酸化物は、化学量論的に安定な物質ではなく、酸化膜中
に存在する電荷、あるいは表面を被覆する絶縁膜中に存
在する電荷がこの酸化膜中を移動することによりＭＥＳ
ＦＥＴの素子特性を変動させる原因になると考えられて
いる。The gallium arsenide substrate surface formed by such a method has a gallium oxide (GaO) formed during natural etching or recess etching on the surface thereof.
x) and arsenic oxide (AsOx). These oxides are not stoichiometrically stable substances, and the charges existing in the oxide film or the charges existing in the insulating film covering the surface move through the oxide film to cause MES.
It is considered to cause a change in the element characteristics of the FET.
【０００８】例えば、図６に、ＭＥＳＦＥＴのゲート、
ドレイン間の電流、電圧特性を示す。図には、上記方法
で絶縁膜を形成した後、ゲート、ドレイン間に電圧（Ｖ
G-D）を−０．０１Ｖ〜−４０．００Ｖ印加したとき
の、ゲート、ドレイン間に流れる電流（ＩG-D）を示
す。図においてＡは、ゲート、ドレイン間に最初に電圧
を印加したときの特性であり、測定を数回（２回以上）
繰り返すことによって、Ｂに示す特性に変化することを
示している。図に示すように、最初に測定を行った場合
と比較して、測定を繰り返すことによって、電流値が減
少することがわかる。この減少した電流分が、酸化膜中
に存在する電荷、あるいは絶縁膜中に存在する電荷量に
相当すると考えられる。尚、変動後の特性Ｂは、ゲー
ト、ドレイン間に逆バイアスを印加する等の処置をしな
い限り、特性Ａに戻ることがないことを確認している。For example, FIG. 6 shows a gate of a MESFET,
This shows current and voltage characteristics between drains. In the figure, after an insulating film is formed by the above method, a voltage (V
GD) indicates a current (IG-D) flowing between the gate and the drain when -0.01 V to -40.00 V is applied. In the figure, A is a characteristic when a voltage is first applied between the gate and the drain, and is measured several times (two or more times).
It shows that the characteristic changes to B as shown in FIG. As shown in the figure, it can be seen that the current value decreases by repeating the measurement as compared with the case where the measurement is performed first. It is considered that this reduced current corresponds to the charge existing in the oxide film or the amount of charge existing in the insulating film. It has been confirmed that the characteristic B after the change does not return to the characteristic A unless a reverse bias is applied between the gate and the drain.
【０００９】従来このような素子特性の変動を改善させ
る方法として、プラズマＣＶＤ法により表面保護膜とな
る絶縁膜を形成する前に、アンモニアプラズマ等で表面
をエッチングし、不安定な酸化物を除去する方法が提案
されていた。Conventionally, as a method of improving such fluctuations in device characteristics, before forming an insulating film serving as a surface protective film by a plasma CVD method, the surface is etched with ammonia plasma or the like to remove unstable oxides. A way to do that was suggested.
【００１０】しかし、このような方法では、ガリウム砒
素基板表面にプラズマあるいはイオンを衝突させるた
め、その表面に欠陥を発生させてしまう。この欠陥は、
チャネル領域を走行する電子に対し、トラップ（捕獲準
位）として働き、素子の高速動作を妨げるという問題が
あった。本発明は、素子特性を劣化させることなく、特
性変動の少ない化合物半導体装置の製造方法を提供する
ことを目的とする。However, in such a method, plasma or ions are made to collide with the surface of the gallium arsenide substrate, so that defects are generated on the surface. This flaw,
There is a problem that electrons that travel in the channel region act as traps (capture levels) and hinder high-speed operation of the device. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a compound semiconductor device with less characteristic fluctuation without deteriorating element characteristics.
【００１１】[0011]
【課題を解決するための手段】本発明は上記目的を達成
するため、化合物半導体装置を形成する際、表面保護膜
となる絶縁膜を形成する前に、酸化性雰囲気中で加熱処
理することにより、露出する化合物半導体表面に三酸化
二ガリウムを主とする酸化物を形成することを特徴とす
るものである。特に、ガリウムと砒素、あるいはガリウ
ムとリンを含む化合物半導体を酸化性雰囲気である空気
中で、３００〜４００℃の温度で加熱する場合、その表
面は、三酸化二ガリウムを主とする酸化膜で被われ、か
つ砒素あるいはリンの酸化物の量が相対的に少なくな
り、特性変動の少ない化合物半導体装置を得ることがで
きる。According to the present invention, in order to achieve the above object, a compound semiconductor device is formed by performing a heat treatment in an oxidizing atmosphere before forming an insulating film serving as a surface protective film. An oxide mainly composed of digallium trioxide is formed on the exposed surface of the compound semiconductor. In particular, when a compound semiconductor containing gallium and arsenic, or gallium and phosphorus is heated at a temperature of 300 to 400 ° C. in air, which is an oxidizing atmosphere, the surface is formed of an oxide film mainly containing gallium trioxide. The amount of the arsenic or phosphorus oxide that is covered and the amount of arsenic or phosphorus oxide is relatively reduced, so that a compound semiconductor device with less characteristic fluctuation can be obtained.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態につい
てガリウム砒素ＭＥＳＦＥＴを例に取り、説明する。図
１に、一般的なＭＥＳＦＥＴの断面構造を示す。このよ
うな構造のＭＥＳＦＥＴは、従来同様、次のように形成
される。まず、半絶縁性ガリウム砒素基板１表面に、エ
ピタキシャル層からなるＮ型半導体領域２を成長させ
る。ここで、Ｎ型半導体領域２は、Ｐ型ガリウム砒素基
板にＮ型不純物をイオン注入し、加熱処理することによ
って形成する方法等であっても良い。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below by taking a gallium arsenide MESFET as an example. FIG. 1 shows a cross-sectional structure of a general MESFET. The MESFET having such a structure is formed as follows, as in the related art. First, an N-type semiconductor region 2 composed of an epitaxial layer is grown on the surface of a semi-insulating gallium arsenide substrate 1. Here, the N-type semiconductor region 2 may be formed by ion-implanting an N-type impurity into a P-type gallium arsenide substrate and performing heat treatment.
【００１３】次に、Ｎ型半導体領域２表面に、ホトレジ
ストパターンを形成し、金、ゲルマニウム合金等からな
る金属層を蒸着してリフトオフした後、加熱処理するこ
とによって、Ｎ型半導体領域２とオーミック接合するソ
ース電極４、ドレイン電極５を形成する。Next, a photoresist pattern is formed on the surface of the N-type semiconductor region 2, and a metal layer made of gold, a germanium alloy, or the like is vapor-deposited and lifted off. A source electrode 4 and a drain electrode 5 to be joined are formed.
【００１４】その後、ソース電極４、ドレイン電極５間
のＮ型半導体領域２表面をリセスエッチングし、リセス
内にＮ型半導体領域２とショットキー接合する金属を蒸
着し、リフトオフすることによってゲート電極３を形成
する。この工程までは、従来のＭＥＳＦＥＴの製造方法
と同じである。Thereafter, the surface of the N-type semiconductor region 2 between the source electrode 4 and the drain electrode 5 is recess-etched, a metal that forms a Schottky junction with the N-type semiconductor region 2 is deposited in the recess, and the gate electrode 3 is lifted off. To form Up to this step, it is the same as the conventional MESFET manufacturing method.
【００１５】本発明では、表面保護膜となる絶縁膜を形
成する前に、酸化性雰囲気中で加熱処理を行う。一例と
して、空気雰囲気、温度３５０℃、時間１０分間の加熱
処理を行った。一旦室温まで冷却した後、表面保護膜と
して、プラズマＣＶＤ法等により、酸化膜、窒化膜等の
絶縁膜で全面を被覆し、ＭＥＳＦＥＴを形成する。In the present invention, heat treatment is performed in an oxidizing atmosphere before forming an insulating film serving as a surface protection film. As an example, heat treatment was performed in an air atmosphere at a temperature of 350 ° C. for a time of 10 minutes. After once cooling to room temperature, the entire surface is covered with an insulating film such as an oxide film or a nitride film by a plasma CVD method or the like as a surface protective film to form a MESFET.
【００１６】このような方法で形成したＭＥＳＦＥＴの
ゲート、ドレイン間の電流、電圧特性を図２に示す。図
には、上記方法で加熱処理を行った後、一旦室温まで冷
却し、プラズマＣＶＤ法により窒化膜を形成し、ゲー
ト、ドレイン間に−０．０１Ｖ〜−４０．００Ｖの電圧
（ＶG-D）を印加したときの、ゲート、ドレイン間に流
れる電流（ＩG-D）を示す。図においてＡは、ゲート、
ドレイン間に最初に電圧を印加したときの特性であり、
測定を数回（２回以上）繰り返すことによって、Ｂに示
す特性に変化したこと示している。従来例で説明した図
６に示す特性と比較すると、全体的に電流値が小さくな
っていることがわかる。また、最初に測定を行った場合
に較べて、測定を繰り返すことによって、電流値が減少
する傾向は変わらないが、その変化量が小さくなってい
ることがわかる。即ち、同一電圧値での電流値の変化量
が小さくなっていることがわかる。FIG. 2 shows the current and voltage characteristics between the gate and the drain of the MESFET formed by such a method. In the figure, after performing the heat treatment by the above method, the substrate is once cooled to room temperature, a nitride film is formed by a plasma CVD method, and a voltage of -0.01 V to -40.00 V (VG-D ) Indicates the current (IG-D) flowing between the gate and the drain when () is applied. In the figure, A is a gate,
This is the characteristic when a voltage is first applied between the drains.
By repeating the measurement several times (two or more times), the characteristics shown in B are changed. Compared to the characteristic shown in FIG. 6 described in the conventional example, it can be seen that the current value is small overall. Further, as compared with the case where the measurement is performed first, the tendency that the current value decreases by repeating the measurement does not change, but the change amount is small. That is, it can be seen that the amount of change in the current value at the same voltage value is small.
【００１７】また、電流値が数１０マイクロアンペア以
上の範囲では、測定を繰り返しても特性変動することが
無くなり、本願発明の効果が大きいことがわかる。In addition, when the current value is in the range of several tens of microamperes or more, the characteristics do not fluctuate even if the measurement is repeated, indicating that the effect of the present invention is great.
【００１８】絶縁膜の形成条件は変えていないので、絶
縁膜中に存在する電荷量は変化しない。しかし、酸化膜
中に存在する電荷量、あるいは絶縁膜中に存在する電荷
が酸化膜中を通り移動する電荷量が減少したものと考え
られる。尚、従来同様、変動後の特性Ｂは、ゲート、ド
レイン間に逆バイアスを印加する等の処置をしない限
り、特性Ａに変化しないことが確認されている。Since the conditions for forming the insulating film are not changed, the amount of charges existing in the insulating film does not change. However, it is considered that the amount of charge existing in the oxide film or the amount of charge which exists in the insulating film and moves through the oxide film is reduced. It has been confirmed that the characteristic B after the change does not change to the characteristic A unless a measure such as applying a reverse bias between the gate and the drain is performed, as in the related art.
【００１９】本発明の加熱処理は、上記条件に限定され
るわけではない。例えば、酸化性雰囲気ガスは、空気の
代わりに不活性ガス中に酸素を含むガス、例えば、酸
素、オゾン、二酸化炭素をそれぞれ単独、あるいは２種
類以上のガスを混合して使用することが可能である。ガ
スの組成は、加熱温度、加熱時間に応じて適宜設定する
ことができる。The heat treatment of the present invention is not limited to the above conditions. For example, as the oxidizing atmosphere gas, it is possible to use a gas containing oxygen in an inert gas instead of air, for example, oxygen, ozone, carbon dioxide alone or a mixture of two or more gases. is there. The gas composition can be appropriately set according to the heating temperature and the heating time.
【００２０】酸化性雰囲気ガスとして空気を使用した場
合、加熱温度を変えて、ＭＥＳＦＥＴの特性変化を調べ
たのが、図３である。図３では、空気中、各温度で１０
分の加熱処理を行った後、図２に示すＭＥＳＦＥＴのゲ
ート、ドレイン間の電流、電圧特性の測定結果から、ゲ
ート、ドレイン間電流（ＩG-D）＝−１００ｕＡを示す
ゲート、ドレイン間電圧（ＶG-D）を、最初に測定した
場合（図２、Ａで示す）と、数回測定を繰り返した場合
（図２、Ｂで示す）とでそれぞれ測定し、その差を示し
ている。FIG. 3 shows the characteristics of the MESFET measured by changing the heating temperature when air is used as the oxidizing atmosphere gas. In FIG. 3, 10
After performing the heat treatment for one minute, the current between the gate and the drain of the MESFET shown in FIG. 2 and the measurement results of the voltage characteristics show that the current between the gate and the drain (IG-D) = − 100 uA, the voltage between the gate and the drain ( VG-D) was measured for the first measurement (shown by A in FIG. 2) and when the measurement was repeated several times (shown by B in FIG. 2), and the difference is shown.
【００２１】図に示すように、加熱処理が無い場合（加
熱温度０℃）、０．４〜０．７Ｖ程度の変化が測定され
たが、加熱温度を３００℃以上にすると、変化量が０に
近づくことがわかる。３００℃以下では、砒素を含む化
合物半導体の場合、砒素の酸化物の蒸発温度（１気圧で
２８０℃）以下となるため、化合物半導体表面に砒素の
酸化物が残留し、好ましくないことが知られているが、
本発明の結果からも、同様な結論に達することができ
た。砒素を含まない化合物半導体の場合も、化合物半導
体表面と雰囲気ガスとの反応速度が遅く、長時間の加熱
処理が必要となり、高温処理同様、ショットキー接合の
特性が変動する等の不具合が生じるため、３００℃以上
の加熱処理が望ましい。尚、ガリウムおよび砒素あるい
はガリウムおよびリンを含む化合物半導体を被処理物と
しているため、４００℃以上の加熱処理を行うと、ショ
ットキー接合やオーミック接合の特性が変動する等の不
具合が生じるため、４００℃以下の加熱処理が好まし
い。As shown in the figure, when there was no heat treatment (heating temperature 0 ° C.), a change of about 0.4 to 0.7 V was measured. It turns out that it approaches. At 300 ° C. or lower, it is known that in the case of a compound semiconductor containing arsenic, the arsenic oxide evaporating temperature (280 ° C. at 1 atm) or lower is left, so that arsenic oxide remains on the compound semiconductor surface, which is not preferable. But
Similar conclusions could be reached from the results of the present invention. Even in the case of a compound semiconductor containing no arsenic, the reaction speed between the compound semiconductor surface and the atmospheric gas is slow, and a long-time heat treatment is required. , 300 ° C. or higher heat treatment is desirable. Since a compound semiconductor containing gallium and arsenic or a compound semiconductor containing gallium and phosphorus is used as an object to be processed, if heat treatment is performed at 400 ° C. or more, a problem such as a change in characteristics of a Schottky junction or an ohmic junction occurs. Heat treatment at a temperature of not more than ° C is preferred.
【００２２】加熱時間も、雰囲気ガスの組成、温度によ
り、適宜設定される。一例として、酸化性雰囲気ガスを
空気、温度３５０℃としたとき、加熱時間を変えて、図
３と同様に変化量を測定した結果を図４に示す。図に示
すように、この条件では、少なくとも２分以上の加熱時
間が必要であるという結果が得られている。The heating time is also appropriately set depending on the composition and temperature of the atmosphere gas. As an example, when the oxidizing atmosphere gas is air and the temperature is 350 ° C., the result of measuring the amount of change in the same manner as in FIG. 3 by changing the heating time is shown in FIG. As shown in the figure, under these conditions, it has been obtained that a heating time of at least 2 minutes or more is required.
【００２３】このように素子特性の変化量が少なくなる
という効果を発揮するために、ガリウム砒素半導体の表
面状態をどのように変化させる必要があるのか、以下に
説明する。まず、半絶縁性ガリウム砒素基板にＮ型半導
体領域を形成した化合物半導体基板を用意する。これら
の基板は、一方を空気雰囲気、３５０℃、１０分間で加
熱処理し、他方は加熱処理を行わない。それぞれの基板
の表面を、ＥＳＣＡ（Electron Spectroscopy for Chem
ical Analysis）法により測定を行う。ＥＳＣＡ法は、
Ｘ線照射により放出される光電子のエネルギー分布を測
定し、試料表面の元素の種類、存在量、化学状態に関す
る知見を得る方法である。How the surface state of the gallium arsenide semiconductor needs to be changed in order to exhibit the effect of reducing the change in the element characteristics will be described below. First, a compound semiconductor substrate in which an N-type semiconductor region is formed on a semi-insulating gallium arsenide substrate is prepared. One of these substrates is subjected to heat treatment at 350 ° C. for 10 minutes in an air atmosphere, and the other is not subjected to heat treatment. The surface of each substrate is prepared by ESCA (Electron Spectroscopy for Chem
ical analysis). The ESCA method is
In this method, the energy distribution of photoelectrons emitted by X-ray irradiation is measured to obtain information on the types, abundances, and chemical states of the elements on the sample surface.
【００２４】測定は、Ｘ線源としてアルミニウムをター
ゲットとし、エネルギー１４８６．６ｅＶを使用し、測
定領域約１．１ｍｍ直径、検出角度約４５度、真空度３
×１０-9ｔＴｏｒｒ、パスエネルギー３５．７５ｅＶの
条件とし、Ｇａ２ｐ、Ａｓ２ｐ、Ｇａ３ｄ、Ａｓ３ｄ、
Ｆ１ｓ、Ｏ１ｓ、Ｎ１ｓ、Ｃ１ｓのスペクトルを測定し
た。The measurement was performed using aluminum as an X-ray source, energy of 1486.6 eV, a diameter of a measurement area of about 1.1 mm, a detection angle of about 45 degrees, and a degree of vacuum of 3.
× 10 −9 tTorr, pass energy 35.75 eV, Ga2p, As2p, Ga3d, As3d,
The spectra of F1s, O1s, N1s, and C1s were measured.
【００２５】ナロースキャンスペクトルから得られた試
料の相対定量値を図５に示す。図では、加熱処理した試
料をＡ、加熱処理を行わない試料をＢとし、測定元素の
総和を１００ａｔｏｍｉｃ％としたときの相対定量値で
示す。２ｐ３／２のスペクトルから得られる情報は、表
面から比較的浅い位置の情報を含み、３ｄのスペクトル
から得られる情報は、比較的深い位置の情報を含んでい
る。FIG. 5 shows the relative quantitative values of the sample obtained from the narrow scan spectrum. In the figure, the sample subjected to the heat treatment is denoted by A, the sample not subjected to the heat treatment is denoted by B, and the relative quantitative values are shown when the total of the measured elements is 100 atomic%. The information obtained from the 2p3 / 2 spectrum includes information at a relatively shallow position from the surface, and the information obtained from the 3d spectrum includes information at a relatively deep position.
【００２６】測定結果から、加熱処理した試料（Ａ）
は、加熱処理しない試料（Ｂ）と比較して、比較的深い
位置まで酸素が存在するとともに、砒素に対してガリウ
ムの存在量が多いことがわかる。さらに、このガリウム
は、Ｇａ２ｐ３／２のピークが２０．５ｅＶに位置し、
Ｇａ2Ｏ3として存在することが確認された。From the measurement results, the heat-treated sample (A)
It can be seen that, compared to the sample (B) not subjected to the heat treatment, oxygen is present to a relatively deep position and the amount of gallium is larger than that of arsenic. Further, this gallium has a Ga2p3 / 2 peak located at 20.5 eV,
It was confirmed that it was present as Ga2O3.
【００２７】従って、本発明を適用することにより、砒
素の酸化物を少なくするとともに、表面をＧａ2Ｏ3リッ
チな酸化膜に変化させることが必要であることがわかっ
た。Therefore, it has been found that by applying the present invention, it is necessary to reduce the oxide of arsenic and change the surface to a Ga 2 O 3 -rich oxide film.
【００２８】以上、ガリウム砒素ＭＥＳＦＥＴを例に取
り、本発明の実施の形態について説明を行ってきたが、
ＭＥＳＦＥＴに限定されることなく、ヘテロバイポーラ
トランジスタ、ショットキー接合ダイオード等、ショッ
トキー接合あるいはＰＮ接合を備えた化合物半導体の表
面処理方法として適用することが可能である。The embodiment of the present invention has been described above by taking a gallium arsenide MESFET as an example.
The present invention is not limited to the MESFET, and can be applied as a surface treatment method for a compound semiconductor having a Schottky junction or a PN junction, such as a hetero bipolar transistor and a Schottky junction diode.
【００２９】また、ガリウム砒素に限定されることはな
く、ガリウムアルミニウム砒素、ガリウムリン等、少な
くともガリウムを含む化合物半導体について、本発明を
適用することによってその表面にガリウムの酸化物を形
成することができる化合物半導体について効果がある。
ガリウムリンの場合、表面に形成される酸化物は、二酸
化三ガリウムとリンの酸化物となる。リンの酸化物は、
導電性を示し、電荷のパスを形成する可能性があるた
め、その量をできるだけ少なくする必要がある。従っ
て、相対的にガリウムの酸化物をリンの酸化物より多く
形成する条件とすることで、ガリウムリンについてもガ
リウム砒素同様の効果が得られることが期待される。The present invention is not limited to gallium arsenide. For a compound semiconductor containing at least gallium, such as gallium aluminum arsenide and gallium phosphide, the gallium oxide can be formed on the surface by applying the present invention. It is effective for compound semiconductors that can be obtained.
In the case of gallium phosphide, the oxide formed on the surface is an oxide of trigallium dioxide and phosphorus. The oxide of phosphorus is
Since it has conductivity and may form a path of electric charge, the amount thereof needs to be minimized. Accordingly, it is expected that the same effect as that of gallium arsenide can be obtained for gallium phosphide under the condition that relatively more gallium oxide is formed than phosphorus oxide.
【００３０】[0030]
【発明の効果】以上説明したように、本発明によれば、
ガリウムを含む化合物半導体の表面に絶縁膜を形成する
前に、その表面を酸化性雰囲気で加熱処理することによ
り、その表面に三酸化二ガリウムリッチな酸化膜を形成
し、表面を安定化させることが可能となった。その結
果、化合物半導体表面に形成された半導体素子の素子特
性の変動を効果的に防止することが可能となった。ま
た、従来のように表面に欠陥を生じさせる処理を行わな
いことから、素子の高速化の妨げとなることはない。As described above, according to the present invention,
Before forming an insulating film on the surface of a gallium-containing compound semiconductor, heat-treating the surface in an oxidizing atmosphere to form a gallium trioxide-rich oxide film on the surface and stabilize the surface Became possible. As a result, it has become possible to effectively prevent the device characteristics of the semiconductor device formed on the compound semiconductor surface from fluctuating. In addition, since a process for generating a defect on the surface is not performed as in the related art, there is no hindrance to speeding up the element.
【００３１】本発明の製造方法は、通常の半導体装置の
製造工程で使用される方法であるから、簡便で、歩留ま
り良く半導体装置を形成することが可能である。Since the manufacturing method of the present invention is a method used in a normal semiconductor device manufacturing process, it is possible to form a semiconductor device simply and with high yield.
【図１】ＭＥＳＦＥＴの断面構造の説明図である。FIG. 1 is an explanatory diagram of a cross-sectional structure of a MESFET.
【図２】本発明の実施の形態の効果を説明する図であ
る。FIG. 2 is a diagram illustrating the effect of the embodiment of the present invention.
【図３】本発明の実施の形態を説明する図である。FIG. 3 is a diagram illustrating an embodiment of the present invention.
【図４】本発明の実施の形態を説明する図である。FIG. 4 is a diagram illustrating an embodiment of the present invention.
【図５】本発明の実施の形態を説明する図である。FIG. 5 is a diagram illustrating an embodiment of the present invention.
【図６】従来のＭＥＳＦＥＴの特性変動を説明する図で
ある。FIG. 6 is a diagram illustrating a characteristic change of a conventional MESFET.
１ 半絶縁性ガリウム砒素基板 ２ Ｎ型半導体領域 ３ ゲート電極 ４ ソース電極 ５ ドレイン電極 ６ 絶縁膜 DESCRIPTION OF SYMBOLS 1 Semi-insulating gallium arsenide substrate 2 N-type semiconductor region 3 Gate electrode 4 Source electrode 5 Drain electrode 6 Insulating film
Claims (2)
素子を形成し、表面を絶縁膜で被覆する化合物半導体装
置の製造方法において、 ガリウムを含む化合物半導体上に、ショットキー接合あ
るいはＰＮ接合を備えた半導体素子を形成する工程と、 該半導体素子を形成した化合物半導体を酸化性雰囲気中
で加熱し、露出する化合物半導体表面に三酸化二ガリウ
ムを主に含む酸化膜を形成する工程と、 該酸化膜を形成した化合物半導体表面を絶縁膜で被覆す
る工程とを備えたことを特徴とする化合物半導体装置の
製造方法。1. A method of manufacturing a compound semiconductor device in which a semiconductor element is formed on a compound semiconductor containing gallium and the surface is covered with an insulating film, wherein a Schottky junction or a PN junction is provided on the compound semiconductor containing gallium. A step of forming a semiconductor element; a step of heating the compound semiconductor on which the semiconductor element is formed in an oxidizing atmosphere to form an oxide film mainly containing gallium trioxide on an exposed surface of the compound semiconductor; Covering the surface of the compound semiconductor formed with the insulating film with an insulating film.
方法において、前記加熱工程は、空気雰囲気中、３００
〜４００℃の温度範囲で行うことを特徴とする化合物半
導体装置の製造方法。2. The method of manufacturing a compound semiconductor device according to claim 1, wherein said heating step is performed in an air atmosphere.
A method for manufacturing a compound semiconductor device, wherein the method is performed in a temperature range of from 400 ° C. to 400 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8358271A JPH10189620A (en) | 1996-12-27 | 1996-12-27 | Manufacture of compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8358271A JPH10189620A (en) | 1996-12-27 | 1996-12-27 | Manufacture of compound semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189620A true JPH10189620A (en) | 1998-07-21 |
Family
ID=18458428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8358271A Pending JPH10189620A (en) | 1996-12-27 | 1996-12-27 | Manufacture of compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189620A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068767A (en) * | 2001-08-28 | 2003-03-07 | Murata Mfg Co Ltd | Method of manufacturing field effect transistor and field effect transistor |
| JP2013165262A (en) * | 2012-01-13 | 2013-08-22 | Sumitomo Electric Ind Ltd | Optical semiconductor element manufacturing method |
-
1996
- 1996-12-27 JP JP8358271A patent/JPH10189620A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068767A (en) * | 2001-08-28 | 2003-03-07 | Murata Mfg Co Ltd | Method of manufacturing field effect transistor and field effect transistor |
| JP2013165262A (en) * | 2012-01-13 | 2013-08-22 | Sumitomo Electric Ind Ltd | Optical semiconductor element manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5962883A (en) | Article comprising an oxide layer on a GaAs-based semiconductor body | |
| EP0055932B1 (en) | Schottky gate electrode for a compound semiconductor device, and method of manufacturing it | |
| JPH0714064B2 (en) | Method for passivating the surface of a compound semiconductor | |
| US4645683A (en) | Method of manufacturing a semiconductor device | |
| US4426656A (en) | GaAs FETs Having long-term stability | |
| Shiue et al. | A study of interface trap generation by Fowler-Nordheim and substrate-hot-carrier stresses for 4-nm thick gate oxides | |
| KR100198309B1 (en) | Semiconductor device with schottky junction | |
| US5536967A (en) | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same | |
| JPH10189620A (en) | Manufacture of compound semiconductor device | |
| US5200349A (en) | Semiconductor device including schotky gate of silicide and method for the manufacture of the same | |
| US3936321A (en) | Method of making a compound semiconductor layer of high resistivity | |
| JP3036404B2 (en) | Semiconductor device and manufacturing method thereof | |
| Oh et al. | Surface treatment for enhancing current gain of AlGaAs/GaAs heterojunction bipolar transistor | |
| US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
| Cheung et al. | The effects of annealing encapsulant and ambient on the barrier height of WN x/GaAs contact and self‐aligned gate field effect transistor fabrication | |
| US5539248A (en) | Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF) | |
| JPH01251665A (en) | Manufacture of iii-v compound semiconductor field effect transistor | |
| JP3394887B2 (en) | Semiconductor device | |
| Yang | Fabrication and characterization of AlGaN/GaN high electron mobility transistor | |
| JPS62143472A (en) | semiconductor equipment | |
| KR0133451B1 (en) | Method of manufacturing field effect transistor | |
| JPH1074775A (en) | Semiconductor device and manufacturing method thereof | |
| JP4186267B2 (en) | Method for manufacturing compound semiconductor device | |
| JPS61171141A (en) | Semiconductor device and manufacture thereof | |
| JPH118255A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |