JPH10189620A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPH10189620A
JPH10189620A JP8358271A JP35827196A JPH10189620A JP H10189620 A JPH10189620 A JP H10189620A JP 8358271 A JP8358271 A JP 8358271A JP 35827196 A JP35827196 A JP 35827196A JP H10189620 A JPH10189620 A JP H10189620A
Authority
JP
Japan
Prior art keywords
compound semiconductor
gallium
semiconductor device
insulating film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8358271A
Other languages
English (en)
Inventor
Kazunori Menda
和典 免田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP8358271A priority Critical patent/JPH10189620A/ja
Publication of JPH10189620A publication Critical patent/JPH10189620A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 化合物半導体上に半導体素子を形成し、表面
を絶縁膜で被覆した化合物半導体装置の素子特性の変動
を防ぐ製造方法を提供する。 【解決手段】 化合物半導体装置を形成する際、表面保
護膜となる絶縁膜を形成する前に、酸化性雰囲気中で加
熱処理することにより、露出する化合物半導体表面に三
酸化二ガリウムを主とする酸化膜を形成する。特に、ガ
リウムと砒素、あるいはガリウムとリンを含む化合物半
導体を空気中で、300〜400℃の温度で加熱するこ
とで、三酸化二ガリウムを主とする酸化膜を形成するこ
とができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、化合物半導体装置
の製造方法に関し、特に、ガリウム砒素、アルミニウム
ガリウム砒素、ガリウムリン等のガリウムを含む化合物
半導体上に絶縁膜を形成する際の表面処理方法に関す
る。
【0002】
【従来の技術】ガリウムを含む化合物半導体に半導体素
子を形成する例として、ガリウム砒素半導体上にショッ
トキー接合型電界効果トランジスタ(以下、MESFE
Tという)を形成する場合について説明する。図1に、
一般的なMESFETの断面構造を示す。図において、
1は半絶縁性ガリウム砒素基板、2はチャネル領域を構
成するN型半導体領域、3はN型半導体領域2とショッ
トキー接合するゲート電極、4、5はそれぞれN型半導
体領域2とオーミック接合するソース電極、ドレイン電
極、6は表面保護膜を構成する絶縁膜である。
【0003】このような構造のMESFETは、まず、
半絶縁性ガリウム砒素基板1表面に、エピタキシャル層
からなるN型半導体領域2を成長させる。ここで、N型
半導体領域2は、P型ガリウム砒素基板にN型不純物を
イオン注入し、加熱処理することによって形成する方法
であっても良い。
【0004】次に、N型半導体領域2表面に、ホトレジ
ストパターンを形成し、金、ゲルマニウム合金等からな
る金属層を蒸着してリフトオフした後、加熱処理するこ
とによって、N型半導体領域2とオーミック接合するソ
ース電極4、ドレイン電極5を形成する。
【0005】その後、ソース電極4、ドレイン電極5間
のN型半導体領域2表面をリセスエッチングし、リセス
内にN型半導体領域2とショットキー接合する金属を蒸
着し、リフトオフすることによってゲート電極3を形成
する。
【0006】最後に、表面保護膜として、プラズマCV
D法等により、酸化膜、窒化膜等の絶縁膜で全面を被覆
し、MESFETを形成する。
【0007】
【発明が解決しようとする課題】このような方法で形成
されたガリウム砒素基板表面には、自然酸化膜やリセス
エッチングの際に生成したガリウムの酸化物(GaO
x)や砒素の酸化物(AsOx)が存在する。これらの
酸化物は、化学量論的に安定な物質ではなく、酸化膜中
に存在する電荷、あるいは表面を被覆する絶縁膜中に存
在する電荷がこの酸化膜中を移動することによりMES
FETの素子特性を変動させる原因になると考えられて
いる。
【0008】例えば、図6に、MESFETのゲート、
ドレイン間の電流、電圧特性を示す。図には、上記方法
で絶縁膜を形成した後、ゲート、ドレイン間に電圧(V
G-D)を−0.01V〜−40.00V印加したとき
の、ゲート、ドレイン間に流れる電流(IG-D)を示
す。図においてAは、ゲート、ドレイン間に最初に電圧
を印加したときの特性であり、測定を数回(2回以上)
繰り返すことによって、Bに示す特性に変化することを
示している。図に示すように、最初に測定を行った場合
と比較して、測定を繰り返すことによって、電流値が減
少することがわかる。この減少した電流分が、酸化膜中
に存在する電荷、あるいは絶縁膜中に存在する電荷量に
相当すると考えられる。尚、変動後の特性Bは、ゲー
ト、ドレイン間に逆バイアスを印加する等の処置をしな
い限り、特性Aに戻ることがないことを確認している。
【0009】従来このような素子特性の変動を改善させ
る方法として、プラズマCVD法により表面保護膜とな
る絶縁膜を形成する前に、アンモニアプラズマ等で表面
をエッチングし、不安定な酸化物を除去する方法が提案
されていた。
【0010】しかし、このような方法では、ガリウム砒
素基板表面にプラズマあるいはイオンを衝突させるた
め、その表面に欠陥を発生させてしまう。この欠陥は、
チャネル領域を走行する電子に対し、トラップ(捕獲準
位)として働き、素子の高速動作を妨げるという問題が
あった。本発明は、素子特性を劣化させることなく、特
性変動の少ない化合物半導体装置の製造方法を提供する
ことを目的とする。
【0011】
【課題を解決するための手段】本発明は上記目的を達成
するため、化合物半導体装置を形成する際、表面保護膜
となる絶縁膜を形成する前に、酸化性雰囲気中で加熱処
理することにより、露出する化合物半導体表面に三酸化
二ガリウムを主とする酸化物を形成することを特徴とす
るものである。特に、ガリウムと砒素、あるいはガリウ
ムとリンを含む化合物半導体を酸化性雰囲気である空気
中で、300〜400℃の温度で加熱する場合、その表
面は、三酸化二ガリウムを主とする酸化膜で被われ、か
つ砒素あるいはリンの酸化物の量が相対的に少なくな
り、特性変動の少ない化合物半導体装置を得ることがで
きる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態につい
てガリウム砒素MESFETを例に取り、説明する。図
1に、一般的なMESFETの断面構造を示す。このよ
うな構造のMESFETは、従来同様、次のように形成
される。まず、半絶縁性ガリウム砒素基板1表面に、エ
ピタキシャル層からなるN型半導体領域2を成長させ
る。ここで、N型半導体領域2は、P型ガリウム砒素基
板にN型不純物をイオン注入し、加熱処理することによ
って形成する方法等であっても良い。
【0013】次に、N型半導体領域2表面に、ホトレジ
ストパターンを形成し、金、ゲルマニウム合金等からな
る金属層を蒸着してリフトオフした後、加熱処理するこ
とによって、N型半導体領域2とオーミック接合するソ
ース電極4、ドレイン電極5を形成する。
【0014】その後、ソース電極4、ドレイン電極5間
のN型半導体領域2表面をリセスエッチングし、リセス
内にN型半導体領域2とショットキー接合する金属を蒸
着し、リフトオフすることによってゲート電極3を形成
する。この工程までは、従来のMESFETの製造方法
と同じである。
【0015】本発明では、表面保護膜となる絶縁膜を形
成する前に、酸化性雰囲気中で加熱処理を行う。一例と
して、空気雰囲気、温度350℃、時間10分間の加熱
処理を行った。一旦室温まで冷却した後、表面保護膜と
して、プラズマCVD法等により、酸化膜、窒化膜等の
絶縁膜で全面を被覆し、MESFETを形成する。
【0016】このような方法で形成したMESFETの
ゲート、ドレイン間の電流、電圧特性を図2に示す。図
には、上記方法で加熱処理を行った後、一旦室温まで冷
却し、プラズマCVD法により窒化膜を形成し、ゲー
ト、ドレイン間に−0.01V〜−40.00Vの電圧
(VG-D)を印加したときの、ゲート、ドレイン間に流
れる電流(IG-D)を示す。図においてAは、ゲート、
ドレイン間に最初に電圧を印加したときの特性であり、
測定を数回(2回以上)繰り返すことによって、Bに示
す特性に変化したこと示している。従来例で説明した図
6に示す特性と比較すると、全体的に電流値が小さくな
っていることがわかる。また、最初に測定を行った場合
に較べて、測定を繰り返すことによって、電流値が減少
する傾向は変わらないが、その変化量が小さくなってい
ることがわかる。即ち、同一電圧値での電流値の変化量
が小さくなっていることがわかる。
【0017】また、電流値が数10マイクロアンペア以
上の範囲では、測定を繰り返しても特性変動することが
無くなり、本願発明の効果が大きいことがわかる。
【0018】絶縁膜の形成条件は変えていないので、絶
縁膜中に存在する電荷量は変化しない。しかし、酸化膜
中に存在する電荷量、あるいは絶縁膜中に存在する電荷
が酸化膜中を通り移動する電荷量が減少したものと考え
られる。尚、従来同様、変動後の特性Bは、ゲート、ド
レイン間に逆バイアスを印加する等の処置をしない限
り、特性Aに変化しないことが確認されている。
【0019】本発明の加熱処理は、上記条件に限定され
るわけではない。例えば、酸化性雰囲気ガスは、空気の
代わりに不活性ガス中に酸素を含むガス、例えば、酸
素、オゾン、二酸化炭素をそれぞれ単独、あるいは2種
類以上のガスを混合して使用することが可能である。ガ
スの組成は、加熱温度、加熱時間に応じて適宜設定する
ことができる。
【0020】酸化性雰囲気ガスとして空気を使用した場
合、加熱温度を変えて、MESFETの特性変化を調べ
たのが、図3である。図3では、空気中、各温度で10
分の加熱処理を行った後、図2に示すMESFETのゲ
ート、ドレイン間の電流、電圧特性の測定結果から、ゲ
ート、ドレイン間電流(IG-D)=−100uAを示す
ゲート、ドレイン間電圧(VG-D)を、最初に測定した
場合(図2、Aで示す)と、数回測定を繰り返した場合
(図2、Bで示す)とでそれぞれ測定し、その差を示し
ている。
【0021】図に示すように、加熱処理が無い場合(加
熱温度0℃)、0.4〜0.7V程度の変化が測定され
たが、加熱温度を300℃以上にすると、変化量が0に
近づくことがわかる。300℃以下では、砒素を含む化
合物半導体の場合、砒素の酸化物の蒸発温度(1気圧で
280℃)以下となるため、化合物半導体表面に砒素の
酸化物が残留し、好ましくないことが知られているが、
本発明の結果からも、同様な結論に達することができ
た。砒素を含まない化合物半導体の場合も、化合物半導
体表面と雰囲気ガスとの反応速度が遅く、長時間の加熱
処理が必要となり、高温処理同様、ショットキー接合の
特性が変動する等の不具合が生じるため、300℃以上
の加熱処理が望ましい。尚、ガリウムおよび砒素あるい
はガリウムおよびリンを含む化合物半導体を被処理物と
しているため、400℃以上の加熱処理を行うと、ショ
ットキー接合やオーミック接合の特性が変動する等の不
具合が生じるため、400℃以下の加熱処理が好まし
い。
【0022】加熱時間も、雰囲気ガスの組成、温度によ
り、適宜設定される。一例として、酸化性雰囲気ガスを
空気、温度350℃としたとき、加熱時間を変えて、図
3と同様に変化量を測定した結果を図4に示す。図に示
すように、この条件では、少なくとも2分以上の加熱時
間が必要であるという結果が得られている。
【0023】このように素子特性の変化量が少なくなる
という効果を発揮するために、ガリウム砒素半導体の表
面状態をどのように変化させる必要があるのか、以下に
説明する。まず、半絶縁性ガリウム砒素基板にN型半導
体領域を形成した化合物半導体基板を用意する。これら
の基板は、一方を空気雰囲気、350℃、10分間で加
熱処理し、他方は加熱処理を行わない。それぞれの基板
の表面を、ESCA(Electron Spectroscopy for Chem
ical Analysis)法により測定を行う。ESCA法は、
X線照射により放出される光電子のエネルギー分布を測
定し、試料表面の元素の種類、存在量、化学状態に関す
る知見を得る方法である。
【0024】測定は、X線源としてアルミニウムをター
ゲットとし、エネルギー1486.6eVを使用し、測
定領域約1.1mm直径、検出角度約45度、真空度3
×10-9tTorr、パスエネルギー35.75eVの
条件とし、Ga2p、As2p、Ga3d、As3d、
F1s、O1s、N1s、C1sのスペクトルを測定し
た。
【0025】ナロースキャンスペクトルから得られた試
料の相対定量値を図5に示す。図では、加熱処理した試
料をA、加熱処理を行わない試料をBとし、測定元素の
総和を100atomic%としたときの相対定量値で
示す。2p3/2のスペクトルから得られる情報は、表
面から比較的浅い位置の情報を含み、3dのスペクトル
から得られる情報は、比較的深い位置の情報を含んでい
る。
【0026】測定結果から、加熱処理した試料(A)
は、加熱処理しない試料(B)と比較して、比較的深い
位置まで酸素が存在するとともに、砒素に対してガリウ
ムの存在量が多いことがわかる。さらに、このガリウム
は、Ga2p3/2のピークが20.5eVに位置し、
Ga2O3として存在することが確認された。
【0027】従って、本発明を適用することにより、砒
素の酸化物を少なくするとともに、表面をGa2O3リッ
チな酸化膜に変化させることが必要であることがわかっ
た。
【0028】以上、ガリウム砒素MESFETを例に取
り、本発明の実施の形態について説明を行ってきたが、
MESFETに限定されることなく、ヘテロバイポーラ
トランジスタ、ショットキー接合ダイオード等、ショッ
トキー接合あるいはPN接合を備えた化合物半導体の表
面処理方法として適用することが可能である。
【0029】また、ガリウム砒素に限定されることはな
く、ガリウムアルミニウム砒素、ガリウムリン等、少な
くともガリウムを含む化合物半導体について、本発明を
適用することによってその表面にガリウムの酸化物を形
成することができる化合物半導体について効果がある。
ガリウムリンの場合、表面に形成される酸化物は、二酸
化三ガリウムとリンの酸化物となる。リンの酸化物は、
導電性を示し、電荷のパスを形成する可能性があるた
め、その量をできるだけ少なくする必要がある。従っ
て、相対的にガリウムの酸化物をリンの酸化物より多く
形成する条件とすることで、ガリウムリンについてもガ
リウム砒素同様の効果が得られることが期待される。
【0030】
【発明の効果】以上説明したように、本発明によれば、
ガリウムを含む化合物半導体の表面に絶縁膜を形成する
前に、その表面を酸化性雰囲気で加熱処理することによ
り、その表面に三酸化二ガリウムリッチな酸化膜を形成
し、表面を安定化させることが可能となった。その結
果、化合物半導体表面に形成された半導体素子の素子特
性の変動を効果的に防止することが可能となった。ま
た、従来のように表面に欠陥を生じさせる処理を行わな
いことから、素子の高速化の妨げとなることはない。
【0031】本発明の製造方法は、通常の半導体装置の
製造工程で使用される方法であるから、簡便で、歩留ま
り良く半導体装置を形成することが可能である。
【図面の簡単な説明】
【図1】MESFETの断面構造の説明図である。
【図2】本発明の実施の形態の効果を説明する図であ
る。
【図3】本発明の実施の形態を説明する図である。
【図4】本発明の実施の形態を説明する図である。
【図5】本発明の実施の形態を説明する図である。
【図6】従来のMESFETの特性変動を説明する図で
ある。
【符号の説明】
1 半絶縁性ガリウム砒素基板 2 N型半導体領域 3 ゲート電極 4 ソース電極 5 ドレイン電極 6 絶縁膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ガリウムを含む化合物半導体上に半導体
    素子を形成し、表面を絶縁膜で被覆する化合物半導体装
    置の製造方法において、 ガリウムを含む化合物半導体上に、ショットキー接合あ
    るいはPN接合を備えた半導体素子を形成する工程と、 該半導体素子を形成した化合物半導体を酸化性雰囲気中
    で加熱し、露出する化合物半導体表面に三酸化二ガリウ
    ムを主に含む酸化膜を形成する工程と、 該酸化膜を形成した化合物半導体表面を絶縁膜で被覆す
    る工程とを備えたことを特徴とする化合物半導体装置の
    製造方法。
  2. 【請求項2】 請求項1記載の化合物半導体装置の製造
    方法において、前記加熱工程は、空気雰囲気中、300
    〜400℃の温度範囲で行うことを特徴とする化合物半
    導体装置の製造方法。
JP8358271A 1996-12-27 1996-12-27 化合物半導体装置の製造方法 Pending JPH10189620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8358271A JPH10189620A (ja) 1996-12-27 1996-12-27 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8358271A JPH10189620A (ja) 1996-12-27 1996-12-27 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10189620A true JPH10189620A (ja) 1998-07-21

Family

ID=18458428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8358271A Pending JPH10189620A (ja) 1996-12-27 1996-12-27 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10189620A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068767A (ja) * 2001-08-28 2003-03-07 Murata Mfg Co Ltd 電界効果トランジスタの製造方法および電界効果トランジスタ
JP2013165262A (ja) * 2012-01-13 2013-08-22 Sumitomo Electric Ind Ltd 光半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068767A (ja) * 2001-08-28 2003-03-07 Murata Mfg Co Ltd 電界効果トランジスタの製造方法および電界効果トランジスタ
JP2013165262A (ja) * 2012-01-13 2013-08-22 Sumitomo Electric Ind Ltd 光半導体素子の製造方法

Similar Documents

Publication Publication Date Title
US5962883A (en) Article comprising an oxide layer on a GaAs-based semiconductor body
EP0055932B1 (en) Schottky gate electrode for a compound semiconductor device, and method of manufacturing it
JPH0714064B2 (ja) 化合物半導体の表面をパッシベートする方法
US4645683A (en) Method of manufacturing a semiconductor device
US4426656A (en) GaAs FETs Having long-term stability
Shiue et al. A study of interface trap generation by Fowler-Nordheim and substrate-hot-carrier stresses for 4-nm thick gate oxides
KR100198309B1 (ko) 쇼트키 접합을 포함하는 반도체 장치
US5536967A (en) Semiconductor device including Schottky gate of silicide and method for the manufacture of the same
JPH10189620A (ja) 化合物半導体装置の製造方法
US5200349A (en) Semiconductor device including schotky gate of silicide and method for the manufacture of the same
US3936321A (en) Method of making a compound semiconductor layer of high resistivity
JP3036404B2 (ja) 半導体装置とその製造方法
Oh et al. Surface treatment for enhancing current gain of AlGaAs/GaAs heterojunction bipolar transistor
US5214003A (en) Process for producing a uniform oxide layer on a compound semiconductor substrate
Cheung et al. The effects of annealing encapsulant and ambient on the barrier height of WN x/GaAs contact and self‐aligned gate field effect transistor fabrication
US5539248A (en) Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF)
JPH01251665A (ja) 3−5族化合物半導体電界効果トランジスタの製造方法
JP3394887B2 (ja) 半導体装置
Yang Fabrication and characterization of AlGaN/GaN high electron mobility transistor
JPS62143472A (ja) 半導体装置
KR0133451B1 (ko) 전계효과트랜지스터 제조방법
JPH1074775A (ja) 半導体装置およびその製造方法
JP4186267B2 (ja) 化合物半導体装置の製造方法
JPS61171141A (ja) 半導体装置およびその製造方法
JPH118255A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019