JPH10189637A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10189637A
JPH10189637A JP8344755A JP34475596A JPH10189637A JP H10189637 A JPH10189637 A JP H10189637A JP 8344755 A JP8344755 A JP 8344755A JP 34475596 A JP34475596 A JP 34475596A JP H10189637 A JPH10189637 A JP H10189637A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
semiconductor element
holes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8344755A
Other languages
English (en)
Inventor
Hiroyuki Hozoji
裕之 宝蔵寺
Shigeharu Tsunoda
重晴 角田
Junichi Saeki
準一 佐伯
Akira Haruta
亮 春田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8344755A priority Critical patent/JPH10189637A/ja
Publication of JPH10189637A publication Critical patent/JPH10189637A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】小型・多ピン化が進んで基板上の端子間隔が狭
くなったとしても、半導体素子からボール搭載部までの
配線を基板に形成するのを可能にしたＢＧＡ等の半導体
装置を提供することにある。 【解決手段】表面から裏面まで導体でつながった多数の
スルーホール６を外形の内側にこの外形辺に沿って所望
の間隔で配設し、且つ前記表面において各々が前記スル
ーホール６の各々に接続されて該スルーホールの近傍の
範囲で互いに接触しないように伸びた多数の電極片部８
を並設形成した基板２を設け、該基板の表面における前
記多数の電極片部の内側に半導体素子１を搭載し、該半
導体素子の外形辺に沿って配設された多数のボンディン
グパッド５の各々と前記基板の表面に並設形成された多
数の電極片部８の各々との間においてボンディングワイ
ヤ４により接続を行い、少なくとも前記半導体素子及び
前記基板の表面を前記ボンディングワイヤが埋設される
ように樹脂３０により封止した半導体装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、端子間隔の狭いＢ
ＧＡ（Ball Grid Array）等の半導体装置、特に基板上
に半導体素子を搭載し、ボンディングワイヤにより半導
体素子と基板上の電極の接続を行う方式の半導体装置に
関する。
【０００２】
【従来の技術】各種電子機器は高機能化あるいは小型化
の傾向にあり、これに搭載する半導体装置は、電子機器
の実装密度を向上させるため、小型・薄型化の傾向にあ
る。さらに半導体素子一つ当たりで処理する情報量も増
大する傾向にあり、半導体装置当たりの入出力用端子数
も増大する傾向にある。一般に小型・多ピンの半導体装
置としてパッケージの周囲にガルウイング状に成形した
端子を配列したＱＦＰ（Quad Flat Package）がある
が、入出力端子数が増加すると半導体装置の外形寸法を
大きくするか、あるいは端子間隔を狭くする必要が生じ
る。半導体装置の外形寸法の大型化は電子機器への実装
密度を低下させるため好ましくは無い。また、端子間隔
を狭くすると、電子機器の回路基板上に半導体装置を実
装する上で従来より高度な実装技術が必要となり、簡単
に対応することは困難である。そこで、端子をパッケー
ジの外周に配列するのではなくパッケージ表面あるいは
底面にピン状の端子を配列したＰＧＡ（Pin Grid Arra
y）やボール状の半田を配列したＢＧＡ（Ball Grid Arr
ay）が考案された。これらの半導体装置は端子をパッケ
ージの周辺に一次元に配列するのではなく、パッケージ
の表面あるいは底面に二次元的に配列するため同じ端子
数であっても端子間隔が広く、回路基板上への実装が容
易になる。特に、近年、回路基板上への実装密度向上を
目的として米国特許第５，２１６，２７８号明細書ある
いは米国特許第５，１４８，２６５号明細書に記載のよ
うな表面実装型のＢＧＡが主流になってきている。
【０００３】上記米国特許第５，２１６，２７８号明細
書に記載の半導体装置は、配線を施した基板上に半導体
素子を搭載し、半導体素子上のボンディングパッドと基
板上の電極部分とはボンディングワイヤによって接続さ
れ、さらに基板上の配線を介してスルーホールへと導か
れ、回路基板との接続を行うための半田ボール搭載電極
に接続され、半導体素子を樹脂で封止した構造となって
いる。また、米国特許第５，１４８，２６５号明細書に
記載の半導体装置は配線を施した基板上に弾性体を介し
て半導体素子を搭載し、半導体素子上のボンディングパ
ッドと基板上の電極部分とはボンディングワイヤによっ
て接続され、さらに基板上の配線を介して回路基板との
接続を行うための半田ボール搭載電極に接続される構造
となっている。また従来技術としては、特開平６−１１
２３５４号公報が知られている。
【０００４】
【発明が解決しようとする課題】上記従来技術では、半
導体素子から回路基板との接続を行うための半田ボール
搭載電極までの接続は何れも基板上の配線を介して行わ
れた。半導体装置の小型・多ピン化が進むと基板上の端
子間隔が狭くなり、半導体素子からボール搭載部までの
配線を基板に形成するのが困難になってくるという課題
を有していた。
【０００５】本発明の目的は、上記従来技術の課題を解
決すべく、小型・多ピン化が進んで基板上の端子間隔が
狭くなったとしても、半導体素子からボール搭載部まで
の配線を基板に形成するのを可能にしたＢＧＡ等の半導
体装置を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板に半導体素子を搭載し、ボンディン
グワイヤにより素子と基板の接続を行い、半導体素子及
び基板上面を樹脂により封止する方式において、基板上
のワイヤボンディングを基板に設けたスルーホール近
傍、スルーホール上、あるいは半導体装置と外部基板と
接続する電極の裏面に行った構造の半導体装置である。
また本発明は、表面から裏面まで導体でつながった多数
のスルーホールを外形の内側にこの外形辺に沿って所望
の間隔で配設し、且つ前記表面において各々が前記スル
ーホールの各々に接続されて該スルーホールの近傍の範
囲で互いに接触しないように伸びた多数の電極片部を並
設形成した基板を設け、該基板の表面における前記多数
の電極片部の内側に半導体素子を搭載し、該半導体素子
の外形辺に沿って配設された多数のボンディングパッド
の各々と前記基板の表面に並設形成された多数の電極片
部の各々との間においてボンディングワイヤにより接続
を行い、少なくとも前記半導体素子及び前記基板の表面
を前記ボンディングワイヤが埋設されるように樹脂によ
り封止したことを特徴とする半導体装置である。
【０００７】また本発明は、前記半導体装置において、
前記各電極辺部の端の中心と各スルーホールの中心との
間の長さＬを前記スルーホールのピッチＰに対してＰ／
√２以下とすることを特徴とする。また本発明は、前記
半導体装置において、前記スルーホールのピッチが０．
８ｍｍ以下とすることを特徴とする。また本発明は、前
記半導体装置において、前記各電極片部の伸びた方向
が、前記半導体素子が搭載される内側に向かうことを特
徴とする。また本発明は、前記半導体装置において、前
記各電極片部の伸びた方向が、前記半導体素子が搭載さ
れる内側で、且つ前記半導体素子の２つの対称線に対し
てほぼ対称に向かうことを特徴とする。また本発明は、
前記半導体装置において、前記各電極片部の伸びた方向
が、前記半導体素子上に配設された各ボンディングパッ
ドに向かうことを特徴とする。また本発明は、前記半導
体装置において、前記各電極片部の伸びた方向が、所望
の方向に向かうことを特徴とする。また本発明は、表面
から裏面まで導体でつながった多数のスルーホールを外
形の内側にこの外形辺に沿って所望の間隔で配設し、且
つ前記表面において各々が前記スルーホールの各々に同
心状に接続された多数の電極部を並設形成した基板を設
け、該基板の表面における前記多数の電極部の内側に半
導体素子を搭載し、該半導体素子の外形辺に沿って配設
された多数のボンディングパッドの各々と前記基板の表
面に並設形成された多数の電極部の各々との間において
ボンディングワイヤにより接続を行い、少なくとも前記
半導体素子及び前記基板の表面を前記ボンディングワイ
ヤが埋設されるように樹脂により封止したことを特徴と
する半導体装置である。
【０００８】また本発明は、多数の穴を外形の内側にこ
の外形辺に沿って所望の間隔で配設し、且つ裏面におい
て各々が前記各穴に対応するように多数の電極部を並設
形成した基板を設け、該基板の表面における前記多数の
穴の内側に半導体素子を搭載し、該半導体素子の外形辺
に沿って配設された多数のボンディングパッドの各々と
前記基板の裏面に並設形成された多数の電極部の裏面の
各々との間において前記各穴を通してボンディングワイ
ヤにより接続を行い、少なくとも前記半導体素子及び前
記基板の表面を前記ボンディングワイヤが埋設されるよ
うに樹脂により封止したことを特徴とする半導体装置で
ある。また本発明は、前記半導体装置において、前記基
板を絶縁フィルムを基材として形成したことを特徴とす
る。また本発明は、前記半導体装置において、前記ボン
ディングワイヤにワイヤ表面を絶縁性の樹脂で被覆した
ボンディングワイヤを用いることを特徴とする。また本
発明は、前記半導体装置において、前記基板の裏面に、
各々が前記各導体に接続された多数のパッドを並設し、
該多数のパッドの内近接したものの同士の一方を内側ま
たは外側に配線を引き出して回路基板との接続端子（接
合材）を形成することを特徴とする。また本発明は、前
記半導体装置において、前記基板における表面の最外周
部に、封止する液状の樹脂が流出するのを防止するため
のダムを設けたことを特徴とする。
【０００９】以上説明したように、前記構成により、半
導体素子を搭載する基板上においてピッチが０．８ｍｍ
以下と狭い電極部（パッド部）と電極部（パッド部）と
の間に配線を引き回すことなく、半導体素子上のボンデ
ィングパッドと回路基板（プリント基板）に搭載・接続
するための裏面に形成されるはんだボール等の端子との
間の電気的な導体接続を容易に実現したＢＧＡ等の半導
体装置を得ることができる。
【００１０】
【発明の実施の形態】本発明の実施の形態について、図
を用いて説明する。図１は、本発明に係る半導体装置の
一実施の形態を示す樹脂で封止していない状態の上面概
略図である。本発明に係るＢＧＡ等の半導体装置は、半
導体素子１を基板２の上に導電ペーストからなる接着剤
あるいははんだ等（何れも図示せず）により固定し、半
導体素子１上に外形辺に沿って配設形成された多数のボ
ンディングパッド５の各々と基板２上に外形の内側にこ
の外形辺に沿って例えば２列に０．８ｍｍ以下のピッチ
で配設された多数のボンディングワイヤ接続部（電極
部）３の各々とをボンディングワイヤ４により電気的に
接続し、上記半導体素子１の上面およびボンディングワ
イヤ４の部分および基板２の上面が樹脂封止されて構成
される。そして、本発明に係るＢＧＡ等の半導体装置
は、小型・多ピン化が図られたものであり、そのためボ
ンディングワイヤ接続部（電極部）３のピッチが０．８
ｍｍ以下と狭く構成されている。
【００１１】図１には、上記多数の電極部３を、基板２
の半導体素子搭載面２０上に半導体素子１の周囲に外形
に沿って０．８ｍｍ以下の等ピッチで２列に配置した場
合の実施の形態を示す。上記基板２としては、ガラスク
ロス等の無機物からなる繊維あるいはケブラー等の有機
物からなる繊維に、エポキシ樹脂、フェノール樹脂、ポ
リイミド樹脂等の内の一種類あるいは二種類以上の熱硬
化性樹脂を含浸・硬化させた基材に対してスルーホール
も含めて銅等の導体による配線を形成させたものや、ア
ルミナ、ムライト、窒化アルミ等のセラミック基材に対
してスルーホールも含めて銅等の導体による配線を形成
させたものや、ポリイミド等の絶縁テーブの基材に対し
て銅等の導体による配線を形成させたものを用いること
ができる。特に基板２として、安価なポリイミド等の絶
縁テーブの基材を用いることによって、半導体装置とし
て原価低減をはかることができる。
【００１２】図２は、基板２の半導体素子搭載面２０上
に半導体素子１の周囲に多数の電極部３を等ピッチで２
列に配置し、半導体素子１上の各ボンディングパッド５
と基板２上に設けた各電極部３との間をボンディングワ
イヤ４によって接続した実施の形態を示したものであ
る。図２(ａ)は、各スルーホール６上の電極部７にボン
ディングワイヤ４の一端を接続した第１の実施の形態を
示す斜視図である。図２(ｂ)は各スルーホール上ではな
くスルーホールから隣接した範囲内に伸びて形成された
電極片部８にボンディングワイヤ４の一端を接続した第
２の実施の形態を示す斜視図である。スルーホール６
は、本半導体装置を搭載するプリント配線板（図示せ
ず）との接続を行う端子部分（ランド部分やはんだボー
ル等の接合材も含む）１８と半導体素子搭載面２０との
間を導体で接続するものであり、上記電極部３に対応さ
せて多数２列に並設される。各ボンディングワイヤ４と
基板上の各電極部３との間の接続は、前記図２(ａ)、
(ｂ)いずれの方法も可能であるが、各ボンディングワイ
ヤ４を接続する各電極部３の構造により異なることにな
る。例えば、スルーホール６の内部が全て銅等のボンデ
ィング温度より融点の高い金属２１で充填された構造で
あれば、図２（ａ）に示すようにスルーホール６上の電
極部７へのボンディングワイヤ４の接続が可能である。
しかし、図２（ｂ）に示すようにスルーホール６の部分
が、プリント配線板（回路基板）との接続を行うために
裏面に形成される端子部分１８と半導体素子搭載面（表
面）２０との間を銅めっき等で形成した銅等の導体膜２
２内に有機物あるいは融点がボンディング温度より低い
半田等２３で充填される構造の場合には、基板２の半導
体素子搭載面（表面）においてスルーホール６から隣接
した範囲内（Ｌ≦Ｐ／√２）で僅か伸びて、しかも上記
導体膜２２に接続された電極片部８を設け、該電極片部
８にボンディングワイヤ４による接続を行った方が接続
部の信頼性の点で有利である。電極片部８の形成の方法
としては、めっきによって所望の形状にＣｕの薄膜パタ
ーンを形成し、その上にＮｉ等をめっきによって形成
し、更にＡｕ，Ａｇ等をめっきによって形成する方法が
ある。なお、Ｃｕの薄膜パターン上に直接Ａｕ，Ａｇ等
をめっきによって形成してもよい。また電極片部８の形
成の方法としては、基板２の基材上にＣｕはくを接着
し、エッチング等でパターンニングすることによって形
成し、その表面にＮｉ等を介して、または直接Ａｕ，Ａ
ｇ等をめっきによって形成する方法がある。
【００１３】図３は、図２（ｂ）に示す実施の形態にお
けるスルーホール６から隣接した範囲で伸びてスルーホ
ール内の導体と接続された電極片部８の形状とスルーホ
ール接続部のランド部分９の径との関係を示したもので
ある。スルーホール中心（ランド部分９の中心）からス
ルーホールに隣接した範囲内で僅か伸ばされた電極片部
８の端までの長さ（距離）Ｌは、ランド部分９も含め、
隣り合った電極同士が接触しない範囲で使用可能であ
る。即ちこの長さＬは次に示す（数１）式の関係を満足
させることが必要である。 Ｌ≦Ｐ／√２ （数１） 但し、Ｐはランド部分９（電極部３）のピッチを示す。
またこのピッチＰは、０．８ｍｍ以下の狭いものであ
る。即ち、ピッチＰが０．８ｍｍの場合にはＬは約０．
５７ｍｍ以下となり、ピッチＰが０．６ｍｍの場合には
Ｌは約０．４３ｍｍ以下となり、ピッチＰが０．５ｍｍ
の場合にはＬは約０．３６ｍｍ以下となる。図５（ｃ）
に矢印２６、２７で示す電極片部８については、Ｌは、
スルーホール中心からスルーホールに隣接した範囲内で
僅か伸ばされた電極片部８の端までの距離が対応するこ
とになる。この距離Ｌは、途中の曲がりには関係しない
ものとする。
【００１４】図４は、図２（ｂ）に示す実施の形態にお
いてスルーホール６に隣接した範囲内で僅か伸びて接続
した電極片部８を各種に配列した実施の形態を示したも
のである。図４(ａ)は電極片部８を全て同じ角度で同一
方向に配列して設けた実施の形態を示すものであり、図
４(ｂ)は基板上に配列された電極片部８を複数のブロッ
クに分け（図４(ｂ)では４ブロックに分けている）、ブ
ロック内で電極片部８の角度、方向を揃えた実施の形態
を示すものであり、図４(ｃ)は各電極片部８毎に角度と
方向を変化させた実施の形態を示すものである。各方向
毎に電極の角度と方向を変化させる実施の形態の場合に
は、図５(ａ)に示したようにスルホール中心（ランド部
分９の中心）とボンディングワイヤ４で接続する半導体
素子１上のボンディングパッド５を直線２４で結んだ方
向に電極片部８を設けることによりボンディングワイヤ
４の長さを最短にすることが可能となり、ボンディング
ワイヤ接続後の樹脂封止工程等でボンディングワイヤ同
士の接触を防止することができる。さらに、図５(ｂ)に
矢印２５で示すように、スルーホール中心（ランド部分
９の中心）と半導体素子１上のボンディングパッド５を
結んだ線が、他の同様な線と接触あるいはボンディング
ワイヤ４の径以下に接近する場合には、図５(ｃ)に矢印
２６、２７で示すように電極片部８の形状を曲げて形成
して変更することによりボンディングワイヤ４を接触あ
るいは接近しないようにすることが可能となる。また、
ボンディングワイヤ４のボンディングループ形状は、全
てのボンディングワイヤを同一形状としても良いし、半
導体素子１に近いボンディングワイヤ４の高さを低く
し、半導体素子１から遠くなるにつれボンディングワイ
ヤ４の高さを高くすることにより、ボンディングワイヤ
４同士の接触等が起こりにくくすることも可能となる。
【００１５】以上説明したように電極片部８を上記（数
１）式の関係を有するように形成したことにより、半導
体素子１を搭載する基板２上においてピッチが０．８ｍ
ｍ以下と狭い隣接した電極部の間を配線を引き回すこと
なく、上記基板２を介して半導体素子上のボンデイング
パッド５とプリント配線板（回路基板）に実装するため
のはんだボール等の接合材との間の接続を可能にするこ
とができる。次に本発明に係る半導体装置の他の実施の
形態を図６を用いて説明する。図６は本発明に係る半導
体装置の他の実施の形態を示す樹脂で封止していない状
態の部分断面図である。この実施の形態の場合、基板２
には、多数の穴５３を外形の内側にこの外形辺に沿って
所望のピッチで配設し、且つ裏面において前記各穴５３
に対応するように多数の電極部５２を２列に並設形成し
た。そして半導体素子１を、基板２の表面における前記
多数の穴５３の内側に導電ペーストからなる接着剤ある
いははんだ等を用いて固定して搭載する。半導体素子１
の外形辺に沿って配設された多数のボンディングパッド
５の各々と前記基板２の裏面に並設形成された多数の電
極部５２の裏面の各々との間において前記各穴５３を通
してボンディングワイヤ４により接続を行う。その後半
導体素子１の上面およびボンディングワイヤ４の部分お
よび基板２の上面を樹脂封止してＢＧＡの半導体装置が
構成される。この半導体装置は、プリント基板（回路基
板）５５にはんだボール等の接合材５４を用いて基板２
の裏面に並設された多数の電極部５２との間で接合され
て実装される。この実施の形態においても、上面から見
ると図１に示すような配列関係となる。
【００１６】本発明に係るボンディングワイヤ４は、通
常の半導体に用いられている、金、アルミニウム、銅
等、あるいはこれらに微量の添加物を混合したもの、ま
たはこれらの表面にエポキシ、フェノール、ポリイミ
ド、シリコーン等の絶縁性の樹脂を被覆したものを使用
することが可能である。本発明に係る半導体装置は、半
導体素子１上のボンディングパッド５と基板２上の電極
部７または電極片部８をボンディングワイヤ４で接続
後、半導体素子１およびボンディングワイヤ接続部等を
保護し、取り扱いを容易にするため、樹脂により封止さ
れる。図７(ａ)は、トランスファモールド方式による樹
脂封止工程状態の概略を示したものである。内部の接続
が終了した半導体装置１０は、加熱した上金型１１と下
金型１２の間に保持される。その後、加熱溶融した封止
樹脂１３が金型のキャビティ部分１４に移送される。移
送された封止樹脂１３により金型のキャビティ部分１４
が充填され、さらに金型から取り出し可能な硬さまで封
止樹脂が硬化した後、樹脂封止後の半導体装置が金型１
１、１２より取り出される。その後、封止樹脂の硬化反
応をより進めるため高温槽内で加熱を行い、図７(ｂ)に
示す形態で樹脂封止工程が終了する。
【００１７】図８(ａ)は、液状の樹脂を用いる封止工程
状態の概略を示したものである。シリンジ１５に入れら
れた液状樹脂１６を配線が終了した半導体装置１０上に
塗布し、高温槽内で加熱により封止樹脂の硬化を行い、
図８(ｂ)に示す形態で樹脂封止工程が終了する。この場
合において、基板２における表面の最外周部にダム７１
を設けることによって封止する液状の樹脂が流出するの
を防止することができる。本発明に用いられる封止樹脂
は、一般に半導体封止に用いられているものが使用可能
で、例えばエポキシ樹脂、フェノール樹脂、ポリイミド
樹脂、シリコーン樹脂夫々単独あるいは混合物に、これ
らの硬化剤、硬化促進剤、着色剤、難燃剤、および二酸
化珪素、アルミナ等の充填剤、アルコキシシラン、チタ
ネート、アルミキレート等のカップリング剤等を配合し
たものがトランスファモールドに使用され、上記樹脂混
合物を適当な溶剤で溶解、分散したもの、あるいは塗布
温度で液状となる樹脂組成物がシリンジ等による封止用
樹脂として用いられる。図９には、本発明に係る半導体
装置の組立工程の概略を示す。先ず、図９(ａ)に示すよ
うに基板２上に接着剤等１７を用いて半導体素子１を搭
載する。次に、図９(ｂ)に示すように半導体素子１上の
ボンディングパッド５と基板２上の電極部７、８とをボ
ンディングワイヤ４を用いて接続する。次に、図９(ｃ)
に示すようにトランスファモールドあるいは液状樹脂の
塗布よる樹脂３０による封止を行う。次に、図９(ｄ)に
示すように樹脂封止後、当該半導体装置をプリント配線
板（図示せず）に搭載・接続するためのはんだボール等
の接合材１８を接続し、目的の半導体装置を得る。
【００１８】以上説明した実施の形態では、基板２上に
設けた電極部７または電極片部８の説明を容易にするた
め２列としたが、本発明に於いては基板２上の電極部７
または電極片部８の配列は必ずしも２列に限定されるも
のではなく、図１０に示したようにボンディングワイヤ
４の接触等が発生しない範囲で、電極部７または電極片
部８の配列数を例えば３列、４列と増加させることが可
能である。さらに、図１１（ａ）（ｂ）に示したように
プリント配線板との接続端子部１８には、ランド部５１
から内周及び／又は外周に向かって繋げた配線パターン
１９を設け、プリント配線板とははんだ等の接合材１８
ａ、１８ｂ、１８ｃ、１８ｄで接続することによって、
プリント配線板側において必要に応じてランド間を通ら
ないように、配線同士が交差しないように配線を形成す
ることが可能となる。図１１（ｂ）には、２列のランド
部５１の各々に所望の長さで内周および外周に伸ばして
繋げた配線パターン１９を一つおきに形成した場合を示
す。これによって、半導体装置１を搭載する基板２の寸
法を増大させるのを少なくし、しかも端子数の減少が生
じないようにして、プリント配線板との間における接合
材１８ａ〜１８ｄによる接続ピッチを広げることが可能
となる。以上、本発明に係る実施の形態について具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
である。
【００１９】
【発明の効果】本発明によれば、基板に半導体素子を搭
載し、ボンディングワイヤにより基板上の電極と半導体
素子上のボンディングパッドとの間の接続を行う方式に
おいて、基板上に配線の引き回しを行わず、スルーホー
ル上、スルーホール近傍等にワイヤボンディングを行う
ことにより、配線引き回しの間隔をとることができない
端子ピッチが０．８ｍｍ以下の狭い半導体装置を実現す
ることが可能となる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施の形態であっ
て樹脂封止を行っていない状態を示す上面概略図であ
る。
【図２】本発明に係る基板上の電極とボンディングワイ
ヤとの接続に関する実施の形態を示す概略図である。
【図３】本発明に係る実施の形態におけるスルーホール
に隣接した範囲内に形成された電極片部とランド径との
関係を示す説明図である。
【図４】本発明に係るスルーホールに隣接した範囲内に
形成された電極片部についての各種の実施の形態を示す
配列状態についての説明図である。
【図５】図４に示す実施の形態と異なる電極片部につい
ての実施の形態を示す配列方法についての説明図であ
る。
【図６】本発明に係る半導体装置の他の実施の形態であ
って樹脂封止を行っていない状態を示す一部断面図であ
る。
【図７】本発明に係る半導体装置を製造するためのトラ
ンスファモールド方式による樹脂封止工程を説明するた
めの概略図である。
【図８】本発明に係る半導体装置を製造するための液状
樹脂塗布による樹脂封止工程を説明するための概略図で
ある。
【図９】本発明に係る半導体装置を組立る工程を説明す
るための概略図である。
【図１０】本発明に係る半導体装置において電極の配列
を増した場合の実施の形態を示す概略断面図である。
【図１１】本発明に係る半導体装置において、プリント
配線板との接続側に端子間隔を広げるための配線を設け
た場合の実施の形態を示す図である。
【符号の説明】
１…半導体素子、 ２…基板、 ３…ボンディングワイ
ヤ接続部（電極部）、４…ボンディングワイヤ、 ５…
ボンディングパッド、 ６…スルーホール、７…電極
部、 ８…電極片部、 ９…ランド、 １０…半導体装
置、 １１…上金型、 １２…下金型、 １３…封止樹
脂、 １４…キャビティ、 １５…シリンジ、 １６…
液状封止樹脂、 １７…接着剤、 １８…端子部分、１
８ａ〜１８ｄ…はんだボール等の接合材、 １９…配
線、 ３０…樹脂、 ５１…ランド部、 ７１…ダム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春田 亮 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】表面から裏面まで導体でつながった多数の
    スルーホールを外形の内側にこの外形辺に沿って所望の
    間隔で配設し、且つ前記表面において各々が前記スルー
    ホールの各々に接続されて該スルーホールの近傍の範囲
    で互いに接触しないように伸びた多数の電極片部を並設
    形成した基板を設け、該基板の表面における前記多数の
    電極片部の内側に半導体素子を搭載し、該半導体素子の
    外形辺に沿って配設された多数のボンディングパッドの
    各々と前記基板の表面に並設形成された多数の電極片部
    の各々との間においてボンディングワイヤにより接続を
    行い、少なくとも前記半導体素子及び前記基板の表面を
    前記ボンディングワイヤが埋設されるように樹脂により
    封止したことを特徴とする半導体装置。
  2. 【請求項２】前記各電極辺部の端と各スルーホールの中
    心との間の長さＬを前記スルーホールのピッチＰに対し
    てＰ／√２以下とすることを特徴とする請求項１記載の
    半導体装置。
  3. 【請求項３】前記スルーホールのピッチが０．８ｍｍ以
    下とすることを特徴とする請求項１または２記載の半導
    体装置。
  4. 【請求項４】前記各電極片部の伸びた方向が、前記半導
    体素子が搭載される内側に向かうことを特徴とする請求
    項１記載の半導体装置。
  5. 【請求項５】前記各電極片部の伸びた方向が、前記半導
    体素子が搭載される内側で、且つ前記半導体素子の２つ
    の対称線に対してほぼ対称に向かうことを特徴とする請
    求項１記載の半導体装置。
  6. 【請求項６】前記各電極片部の伸びた方向が、前記半導
    体素子上に配設された各ボンディングパッドに向かうこ
    とを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】前記各電極片部の伸びた方向が、所望の方
    向に向かうことを特徴とする請求項１記載の半導体装
    置。
  8. 【請求項８】表面から裏面まで導体でつながった多数の
    スルーホールを外形の内側にこの外形辺に沿って所望の
    間隔で配設し、且つ前記表面において各々が前記スルー
    ホールの各々に同心状に接続された多数の電極部を並設
    形成した基板を設け、該基板の表面における前記多数の
    電極部の内側に半導体素子を搭載し、該半導体素子の外
    形辺に沿って配設された多数のボンディングパッドの各
    々と前記基板の表面に並設形成された多数の電極部の各
    々との間においてボンディングワイヤにより接続を行
    い、少なくとも前記半導体素子及び前記基板の表面を前
    記ボンディングワイヤが埋設されるように樹脂により封
    止したことを特徴とする半導体装置。
  9. 【請求項９】多数の穴を外形の内側にこの外形辺に沿っ
    て所望の間隔で配設し、且つ裏面において各々が前記各
    穴に対応するように多数の電極部を並設形成した基板を
    設け、該基板の表面における前記多数の穴の内側に半導
    体素子を搭載し、該半導体素子の外形辺に沿って配設さ
    れた多数のボンディングパッドの各々と前記基板の裏面
    に並設形成された多数の電極部の裏面の各々との間にお
    いて前記各穴を通してボンディングワイヤにより接続を
    行い、少なくとも前記半導体素子及び前記基板の表面を
    前記ボンディングワイヤが埋設されるように樹脂により
    封止したことを特徴とする半導体装置。
  10. 【請求項１０】前記基板を絶縁フィルムを基材として形
    成したことを特徴とする請求項１または８または９記載
    の半導体装置。
  11. 【請求項１１】前記ボンディングワイヤにワイヤ表面を
    絶縁性の樹脂で被覆したボンディングワイヤを用いるこ
    とを特徴とする請求項１または８または９記載の半導体
    装置。
  12. 【請求項１２】前記基板の裏面に、各々が前記各スルー
    ホールに接続された多数のパッドを並設し、該多数のパ
    ッドの内近接したものの同士の一方を内側または外側に
    配線を引き出して回路基板との接続端子を形成すること
    を特徴とする請求項１または８記載の半導体装置。
  13. 【請求項１３】前記基板における表面の最外周部に、封
    止する液状の樹脂が流出するのを防止するためのダムを
    設けたことを特徴とする請求項１または８記載の半導体
    装置。
JP8344755A 1996-12-25 1996-12-25 半導体装置 Pending JPH10189637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8344755A JPH10189637A (ja) 1996-12-25 1996-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8344755A JPH10189637A (ja) 1996-12-25 1996-12-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH10189637A true JPH10189637A (ja) 1998-07-21

Family

ID=18371730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8344755A Pending JPH10189637A (ja) 1996-12-25 1996-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH10189637A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2011211211A (ja) * 2011-05-11 2011-10-20 Nec Corp 配線基板、半導体装置及びその製造方法
CN112117268A (zh) * 2020-09-25 2020-12-22 中科芯(苏州)微电子科技有限公司 一种芯片集成模块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010729A (ja) * 2006-06-30 2008-01-17 Hitachi Aic Inc 実装基板
JP2011211211A (ja) * 2011-05-11 2011-10-20 Nec Corp 配線基板、半導体装置及びその製造方法
CN112117268A (zh) * 2020-09-25 2020-12-22 中科芯(苏州)微电子科技有限公司 一种芯片集成模块
CN112117268B (zh) * 2020-09-25 2023-02-10 中科芯(苏州)微电子科技有限公司 一种芯片集成模块

Similar Documents

Publication Publication Date Title
JP3123638B2 (ja) 半導体装置
US8022532B2 (en) Interposer and semiconductor device
US6468834B1 (en) Method of fabricating a BGA package using PCB and tape in a die-up configuration
US6734557B2 (en) Semiconductor device
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
JP2013515371A (ja) 低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ
CN101194360A (zh) 接插件及半导体装置
KR100675030B1 (ko) 집적 회로 패키지
JP2006510201A (ja) 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法
JPH10189637A (ja) 半導体装置
JP2768315B2 (ja) 半導体装置
JP2899956B2 (ja) 半導体装置及びその製造方法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JPH10313167A (ja) 配線基板
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
JP2004014568A (ja) 半導体装置
JP2670505B2 (ja) 電子部品搭載用基板
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
KR101185857B1 (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지
JP2990120B2 (ja) 半導体装置
JP2001319943A (ja) 半導体装置