JPH10189735A - 多層金属被覆のための全密閉金属リードおよび製造方法 - Google Patents
多層金属被覆のための全密閉金属リードおよび製造方法Info
- Publication number
- JPH10189735A JPH10189735A JP9349711A JP34971197A JPH10189735A JP H10189735 A JPH10189735 A JP H10189735A JP 9349711 A JP9349711 A JP 9349711A JP 34971197 A JP34971197 A JP 34971197A JP H10189735 A JPH10189735 A JP H10189735A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive metal
- lead
- metal layer
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/42—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスと共に使用するリードの製造
方法およびそのリード。 【解決手段】 半導体基板上に配置され導電物質（９）
を中に有し基板まで延びるビア（５）がある表面に、オ
プションのバリア層（１１）を有するリードが形成さ
れ、その上に側壁を有する導電金属層（１３）が形成さ
れ、その上にバリア層（１１）から離れている反射防止
層（１５）が形成される。導電金属層は、バリア層と反
射防止層の間で、ＴｉＮ、Ｗ、Ｔｉ、Ｓｉ3 Ｎ4 からな
るクラスから取られた構成物によりカプセルに包まれ
る。この構成物は、導電金属層から以外は除去されて、
導電層をカプセルで包む。導電金属層はへこんでいる
が、構成物（１７）の層を化学蒸着し、一部分を等方的
に腐食して、バリア層および反射防止層の側壁に対して
等角的な（ｃｏｎｆｏｒｍａｌ）側壁を導電金属層に供
給する。
方法およびそのリード。 【解決手段】 半導体基板上に配置され導電物質（９）
を中に有し基板まで延びるビア（５）がある表面に、オ
プションのバリア層（１１）を有するリードが形成さ
れ、その上に側壁を有する導電金属層（１３）が形成さ
れ、その上にバリア層（１１）から離れている反射防止
層（１５）が形成される。導電金属層は、バリア層と反
射防止層の間で、ＴｉＮ、Ｗ、Ｔｉ、Ｓｉ3 Ｎ4 からな
るクラスから取られた構成物によりカプセルに包まれ
る。この構成物は、導電金属層から以外は除去されて、
導電層をカプセルで包む。導電金属層はへこんでいる
が、構成物（１７）の層を化学蒸着し、一部分を等方的
に腐食して、バリア層および反射防止層の側壁に対して
等角的な（ｃｏｎｆｏｒｍａｌ）側壁を導電金属層に供
給する。
Description
【０００１】
【発明の属する技術の分野】この発明は、半導体アプリ
ケーション用の多層相互接続のための完全にカプセルに
包まれた金属リードの製造方法、および前記金属リード
に関する。
ケーション用の多層相互接続のための完全にカプセルに
包まれた金属リードの製造方法、および前記金属リード
に関する。
【０００２】
【従来の技術】半導体デバイスの製造において、先進の
多層金属被覆リードの典型的な断面プロファイルは、Ｉ
ビームの形状を有してきた。一般に、リードは酸化物層
の上に形成され、タングステンで充填された酸化物層を
貫通して延びているビアを通じて、酸化物の下のシリコ
ンまたは類似の物に結合される。これは、ビアの中およ
び酸化物の上に窒化チタンの層を沈積し、続いて、ビア
を充填しまた窒化チタン上を延び得る化学気相堆積（Ｃ
ＶＤ）タングステン（Ｗ）により、達成される。タング
ステンは標準的な仕方でエッチバックされて、ビアの中
および酸化物の上の窒化チタンの層と共に、ビアの中に
タングステンのみを残す。それから窒化チタン層が沈積
されて、アルミニウムの合金（銅（Ｃｕ）約０．５％）
の層が続き、それから窒化チタンの層が続く。それから
窒化チタンの上層がマスクされ、腐食液が使用されて窒
化チタン、アルミニウム、窒化チタンの層を腐食する。
アルミニウムは、窒化チタンよりも速く腐食するので、
上部反射防止窒化チタン層など、および中間アルミニウ
ム合金層、および窒化チタン、タングステンチタンなど
の下部バリア合金層を有する露出外部アルミニウム層付
きＩ型リードが供給される。
多層金属被覆リードの典型的な断面プロファイルは、Ｉ
ビームの形状を有してきた。一般に、リードは酸化物層
の上に形成され、タングステンで充填された酸化物層を
貫通して延びているビアを通じて、酸化物の下のシリコ
ンまたは類似の物に結合される。これは、ビアの中およ
び酸化物の上に窒化チタンの層を沈積し、続いて、ビア
を充填しまた窒化チタン上を延び得る化学気相堆積（Ｃ
ＶＤ）タングステン（Ｗ）により、達成される。タング
ステンは標準的な仕方でエッチバックされて、ビアの中
および酸化物の上の窒化チタンの層と共に、ビアの中に
タングステンのみを残す。それから窒化チタン層が沈積
されて、アルミニウムの合金（銅（Ｃｕ）約０．５％）
の層が続き、それから窒化チタンの層が続く。それから
窒化チタンの上層がマスクされ、腐食液が使用されて窒
化チタン、アルミニウム、窒化チタンの層を腐食する。
アルミニウムは、窒化チタンよりも速く腐食するので、
上部反射防止窒化チタン層など、および中間アルミニウ
ム合金層、および窒化チタン、タングステンチタンなど
の下部バリア合金層を有する露出外部アルミニウム層付
きＩ型リードが供給される。
【０００３】
【発明が解決しようとする課題】露出面を有するリード
に伴う一つの問題は、エレクトロマイグレーションの問
題であるが、そうしたリードの他の諸特性もまた、以下
に議論するように改良できる。
に伴う一つの問題は、エレクトロマイグレーションの問
題であるが、そうしたリードの他の諸特性もまた、以下
に議論するように改良できる。
【０００４】
【課題を解決するための手段】この発明によれば、半導
体アプリケーション用多重レベル相互接続のための完全
にカプセルで包んだ金属リードが提供される。これは、
金属腐食後に形成される化学気相堆積（ＣＶＤ）膜によ
り達成され、続いて、リードの縁または側壁の上のカプ
セル膜を除去するために等方性腐食が行われる。最上お
よび最下のカプセル化層は例えばスズ−アルミニウム合
金−スズのような３層スタック膜として物理蒸着（ＰＶ
Ｄ）により沈積される。完全にカプセルで包む金属リー
ドにより、エレクトロマイグレーション特性が増強さ
れ、応力に誘導されたノッチングが減少され、カプセル
材もまた拡散バリアとして作用する。
体アプリケーション用多重レベル相互接続のための完全
にカプセルで包んだ金属リードが提供される。これは、
金属腐食後に形成される化学気相堆積（ＣＶＤ）膜によ
り達成され、続いて、リードの縁または側壁の上のカプ
セル膜を除去するために等方性腐食が行われる。最上お
よび最下のカプセル化層は例えばスズ−アルミニウム合
金−スズのような３層スタック膜として物理蒸着（ＰＶ
Ｄ）により沈積される。完全にカプセルで包む金属リー
ドにより、エレクトロマイグレーション特性が増強さ
れ、応力に誘導されたノッチングが減少され、カプセル
材もまた拡散バリアとして作用する。
【０００５】リードは酸化膜上に製作され、従来技術の
ようにタングステンで充填したその酸化膜層を貫通して
延びるビアを通じて、その酸化膜の下のシリコンまたは
類似の物に接続されている。これは、バリア金属の一つ
の層、好ましくは窒化チタン、タングステンチタン、ま
たは他の良く知られたバリア金属の層を、ビアの中およ
び酸化物の上に沈積することにより遂行され、続いて、
化学気相堆積（ＣＶＤ）タングステン（Ｗ）の一つの
層、アルミニウム充填ビアまたは類似の物でビアを充填
しバリア金属を超えて延びる。タングステンは、標準的
な方法でエッチバックされ、タングステンをビアの中に
だけ残し、同様にバリア金属の一つの層をビアの中に残
すが、これはオプションとして除去されまたは酸化物の
上にある。それから既存の窒化チタン層の上に一つの窒
化チタン層が沈積され（電流搬送能力を有する任意のア
ルミニウム合金も使用できる）、アルミニウム合金の一
つの層（好ましくは約０．５％の銅（Ｃｕ））（電流搬
送能力を有する任意のアルミニウム合金も使用できる）
が続き、それからその時点までに製作された全構造をカ
プセルに入れる等角（ｃｏｎｆｏｒｍａｌ）ＣＶＤ膜の
ブランケット沈積が続く。ＣＶＤ膜は、好ましくは窒化
チタン、タングステン、チタン、窒化シリコンなどの一
つである。ＣＶＤ膜は、それから等方的に腐食される。
結果として得られる構造は従来技術と同様であるが、し
かし、ＣＶＤ物質の側壁カプセル化膜を有する。腐食さ
れる物質は全部ＣＶＤ材料なので、先行技術のＩ型構造
が避けられ、側壁はその全長に沿って本質的に真っ直ぐ
である。
ようにタングステンで充填したその酸化膜層を貫通して
延びるビアを通じて、その酸化膜の下のシリコンまたは
類似の物に接続されている。これは、バリア金属の一つ
の層、好ましくは窒化チタン、タングステンチタン、ま
たは他の良く知られたバリア金属の層を、ビアの中およ
び酸化物の上に沈積することにより遂行され、続いて、
化学気相堆積（ＣＶＤ）タングステン（Ｗ）の一つの
層、アルミニウム充填ビアまたは類似の物でビアを充填
しバリア金属を超えて延びる。タングステンは、標準的
な方法でエッチバックされ、タングステンをビアの中に
だけ残し、同様にバリア金属の一つの層をビアの中に残
すが、これはオプションとして除去されまたは酸化物の
上にある。それから既存の窒化チタン層の上に一つの窒
化チタン層が沈積され（電流搬送能力を有する任意のア
ルミニウム合金も使用できる）、アルミニウム合金の一
つの層（好ましくは約０．５％の銅（Ｃｕ））（電流搬
送能力を有する任意のアルミニウム合金も使用できる）
が続き、それからその時点までに製作された全構造をカ
プセルに入れる等角（ｃｏｎｆｏｒｍａｌ）ＣＶＤ膜の
ブランケット沈積が続く。ＣＶＤ膜は、好ましくは窒化
チタン、タングステン、チタン、窒化シリコンなどの一
つである。ＣＶＤ膜は、それから等方的に腐食される。
結果として得られる構造は従来技術と同様であるが、し
かし、ＣＶＤ物質の側壁カプセル化膜を有する。腐食さ
れる物質は全部ＣＶＤ材料なので、先行技術のＩ型構造
が避けられ、側壁はその全長に沿って本質的に真っ直ぐ
である。
【０００６】上記のリードから得られる利点は、（１）
ボイド領域から移送された金属の突出または蓄積を阻止
する、カプセル化されたフィルムによるエレクトロマイ
グレーションの改良、（２）表面拡散の減少により、応
力に誘導されるノッチングが減少する、（３）カプセル
化フィルムは、拡散バリアとして作用し得る。
ボイド領域から移送された金属の突出または蓄積を阻止
する、カプセル化されたフィルムによるエレクトロマイ
グレーションの改良、（２）表面拡散の減少により、応
力に誘導されるノッチングが減少する、（３）カプセル
化フィルムは、拡散バリアとして作用し得る。
【０００７】
【発明の実施の形態】最初に図１ａを参照すると、その
上のパッドまたは類似の物などへ電気的接続をすべき典
型的な半導体シリコンチップ１が示されている。酸化物
層３が、少なくともシリコンチップ１の表面の一部分上
に配置され、またそこを貫通し気的接続がなされる場所
であるシリコンチップまで延びているビア５を含む。窒
化チタン層７がスパッタリングにより酸化物層３の表面
だけでなく、ビア５にも沈積される。それからタングス
テン層９が等角的に（ｃｏｎｆｏｒｍａｌｌｙ）沈積さ
れてビア５を充填し、化学気相堆積により窒素チタン層
７上に展開する。
上のパッドまたは類似の物などへ電気的接続をすべき典
型的な半導体シリコンチップ１が示されている。酸化物
層３が、少なくともシリコンチップ１の表面の一部分上
に配置され、またそこを貫通し気的接続がなされる場所
であるシリコンチップまで延びているビア５を含む。窒
化チタン層７がスパッタリングにより酸化物層３の表面
だけでなく、ビア５にも沈積される。それからタングス
テン層９が等角的に（ｃｏｎｆｏｒｍａｌｌｙ）沈積さ
れてビア５を充填し、化学気相堆積により窒素チタン層
７上に展開する。
【０００８】さて図１ｂを参照すると、タングステン層
９は今やビア５の中にだけ存在するようにエッチバック
され、それから窒化チタン層１１が露出した表面の上に
沈積され、アルミニウムまたはアルミニウム合金の層１
３がこれに続き、好ましくはアルミニウムは０．５％の
銅を含み、それから窒化チタン層１５が続くのは図１ｃ
に示す通りである。それから図１ｃの構造物は、図１ｄ
に示すように、ビア５上および僅かにこのビアを越えて
マスクされ、酸化物層３に到るまで等方性腐食が実施さ
れ、マスク（図示無し）の下の部分以外の全ての窒化チ
タン層７および１１、アルミニウム層１３、窒化チタン
層１５を除去する。アルミニウム層１５は、窒化チタン
層７、１１、１５よりも多く腐食されるが、これは、腐
食の化学反応がアルミニウムに対しては、窒化チタンに
対してよりも急速に反応するからである。
９は今やビア５の中にだけ存在するようにエッチバック
され、それから窒化チタン層１１が露出した表面の上に
沈積され、アルミニウムまたはアルミニウム合金の層１
３がこれに続き、好ましくはアルミニウムは０．５％の
銅を含み、それから窒化チタン層１５が続くのは図１ｃ
に示す通りである。それから図１ｃの構造物は、図１ｄ
に示すように、ビア５上および僅かにこのビアを越えて
マスクされ、酸化物層３に到るまで等方性腐食が実施さ
れ、マスク（図示無し）の下の部分以外の全ての窒化チ
タン層７および１１、アルミニウム層１３、窒化チタン
層１５を除去する。アルミニウム層１５は、窒化チタン
層７、１１、１５よりも多く腐食されるが、これは、腐
食の化学反応がアルミニウムに対しては、窒化チタンに
対してよりも急速に反応するからである。
【０００９】図１ｄの構造物は、図１ｅに示すように、
窒化チタンの等角的（ｃｏｎｆｏｒｍａｌ）ＣＶＤ膜１
７のブランケット沈積により完全にカプセルに包んであ
り、それからこの窒化チタン層１７の等方性腐食が続い
て、図１ｆに示すようにアルミニウム層１３上に窒化チ
タン１７を側壁として残す。
窒化チタンの等角的（ｃｏｎｆｏｒｍａｌ）ＣＶＤ膜１
７のブランケット沈積により完全にカプセルに包んであ
り、それからこの窒化チタン層１７の等方性腐食が続い
て、図１ｆに示すようにアルミニウム層１３上に窒化チ
タン１７を側壁として残す。
【００１０】この発明をその特定の好ましい実施例によ
り説明してきたが、多くの変更と修正が当業者に直ちに
明らかになるであろう。従って、前記の特許請求の範囲
が、そうした変更と修正を全て含むように先行技術を参
照して解釈されることを意図している。
り説明してきたが、多くの変更と修正が当業者に直ちに
明らかになるであろう。従って、前記の特許請求の範囲
が、そうした変更と修正を全て含むように先行技術を参
照して解釈されることを意図している。
【００１１】以上の説明に関して更に以下の項を開示す
る。
る。
【００１２】（１） 半導体デバイスと共に使用するリ
ードの製造方法であって、（ａ） 一つの表面の上に配
置された導電金属層と、前記導電金属層の上に前記表面
から離れている反射防止コーティングを有する前記表面
上に配置されたリードを供給するステップと、（ｂ）
前記導電金属のエレクトロマイグレーションを防止する
構成物により前記導電金属層をカプセル化するステップ
を含んでなる、前記製造方法。
ードの製造方法であって、（ａ） 一つの表面の上に配
置された導電金属層と、前記導電金属層の上に前記表面
から離れている反射防止コーティングを有する前記表面
上に配置されたリードを供給するステップと、（ｂ）
前記導電金属のエレクトロマイグレーションを防止する
構成物により前記導電金属層をカプセル化するステップ
を含んでなる、前記製造方法。
【００１３】（２） 前記表面は、前記表面と前記導電
層の間に配置されたバリア層を更に備えており、そし
て、前記カプセル化するステップは、前記バリア層と前
記反射防止層の間の前記導電金属層をカプセル化するこ
とを含む第１項記載の方法。
層の間に配置されたバリア層を更に備えており、そし
て、前記カプセル化するステップは、前記バリア層と前
記反射防止層の間の前記導電金属層をカプセル化するこ
とを含む第１項記載の方法。
【００１４】（３） 前記構成物は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１項記載
の方法。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１項記載
の方法。
【００１５】（４） 前記構成物は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２項記載
の方法。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２項記載
の方法。
【００１６】（５） 前記カプセル化するステップは、
ステップ（ａ）において前記リードの上と周りに前記構
成物を沈積するステップと、前記構成物を等方的に腐食
し去って、前記リードに実質的に垂直な側壁を提供する
ステップを含んでなる、第１項記載の方法。
ステップ（ａ）において前記リードの上と周りに前記構
成物を沈積するステップと、前記構成物を等方的に腐食
し去って、前記リードに実質的に垂直な側壁を提供する
ステップを含んでなる、第１項記載の方法。
【００１７】（６） 前記カプセル化するステップは、
ステップ（ａ）において前記リードの上と周りに前記構
成物を沈積するステップと、前記構成物を等方的に腐食
し去って、前記リードに実質的に垂直な側壁を提供する
ステップを含んでなる、第４項記載の方法。
ステップ（ａ）において前記リードの上と周りに前記構
成物を沈積するステップと、前記構成物を等方的に腐食
し去って、前記リードに実質的に垂直な側壁を提供する
ステップを含んでなる、第４項記載の方法。
【００１８】（７） 前記導電金属層は、前記バリア層
と前記反射防止層に関してへこみを付けられた側壁を有
してＩ型を形成し、前記構成物が前記側壁上に配置され
て、前記リードに実質的に垂直な側壁を供給する第１項
記載の方法。
と前記反射防止層に関してへこみを付けられた側壁を有
してＩ型を形成し、前記構成物が前記側壁上に配置され
て、前記リードに実質的に垂直な側壁を供給する第１項
記載の方法。
【００１９】（８） 前記導電金属層は、前記バリア層
と前記反射防止層に関してへこみを付けられた側壁を有
してＩ型を形成し、前記構成物が前記側壁上に配置され
て、前記リードに前記実質的に垂直な側壁を供給する第
６項記載の方法。
と前記反射防止層に関してへこみを付けられた側壁を有
してＩ型を形成し、前記構成物が前記側壁上に配置され
て、前記リードに前記実質的に垂直な側壁を供給する第
６項記載の方法。
【００２０】（９） 前記表面は半導体物質上に配置さ
れた酸化物層であり、導電物質を有し前記バリア層から
前記半導体物質まで延びるビアを供給するステップを更
に含んでなる第１項記載の方法。
れた酸化物層であり、導電物質を有し前記バリア層から
前記半導体物質まで延びるビアを供給するステップを更
に含んでなる第１項記載の方法。
【００２１】（１０） 前記表面は半導体物質上に配置
された酸化物層であり、導電物質を有し前記バリア層か
ら前記半導体物質まで延びるビアを供給するステップを
更に含んでなる第１項記載の方法。
された酸化物層であり、導電物質を有し前記バリア層か
ら前記半導体物質まで延びるビアを供給するステップを
更に含んでなる第１項記載の方法。
【００２２】（１１） 半導体デバイスと共に使用する
リードの製造方法であって、（ａ） 半導体基板上に配
置され、導電物質を有し前記基板まで延びているビアを
有する表面を供給することと、（ｂ） 前記表面上に配
置された導電金属層を有し、前記導電物質に接触し、側
壁を有する、前記表面上に配置されたリードを形成する
ステップと、（ｃ） 前記表面から離れている前記導電
金属層上に反射防止コーティングを形成することと、
（ｄ） 前記導電金属のエレクトロマイグレーションを
防止するための構成物により、前記導電金属層をカプセ
ル化するステップと、（ｅ） 前記導電層をカプセル化
するたの前記導電金属層の側壁以外は、前記構成物を除
去するステップを含んでなる、前記製造方法。
リードの製造方法であって、（ａ） 半導体基板上に配
置され、導電物質を有し前記基板まで延びているビアを
有する表面を供給することと、（ｂ） 前記表面上に配
置された導電金属層を有し、前記導電物質に接触し、側
壁を有する、前記表面上に配置されたリードを形成する
ステップと、（ｃ） 前記表面から離れている前記導電
金属層上に反射防止コーティングを形成することと、
（ｄ） 前記導電金属のエレクトロマイグレーションを
防止するための構成物により、前記導電金属層をカプセ
ル化するステップと、（ｅ） 前記導電層をカプセル化
するたの前記導電金属層の側壁以外は、前記構成物を除
去するステップを含んでなる、前記製造方法。
【００２３】（１２） 前記表面は、前記表面と前記導
電層の間に配置されたバリア層を更に備えており、そし
て、前記カプセル化するステップは、前記バリア層と前
記反射防止層の間の前記導電金属層をカプセル化するこ
とを含む第１１項記載の方法。
電層の間に配置されたバリア層を更に備えており、そし
て、前記カプセル化するステップは、前記バリア層と前
記反射防止層の間の前記導電金属層をカプセル化するこ
とを含む第１１項記載の方法。
【００２４】（１３） 前記構成物は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１１項記
載の方法。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１１項記
載の方法。
【００２５】（１４） 前記構成物は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１２項記
載の方法。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１２項記
載の方法。
【００２６】（１５） 前記導電金属層は、前記バリア
層と前記反射防止層に関してへこみを付けられ、前記バ
リア層および前記反射防止層と共にＩ型を形成する第１
１項記載の方法。
層と前記反射防止層に関してへこみを付けられ、前記バ
リア層および前記反射防止層と共にＩ型を形成する第１
１項記載の方法。
【００２７】（１６） 前記導電金属層は、前記バリア
層と前記反射防止層に関してへこみを付けられ、前記バ
リア層および前記反射防止層と共にＩ型を形成する第１
４項記載の方法。
層と前記反射防止層に関してへこみを付けられ、前記バ
リア層および前記反射防止層と共にＩ型を形成する第１
４項記載の方法。
【００２８】（１７） 前記カプセル化のステップは、
ステップ（ｄ）の後に結果する構造物上に、前記構成物
の等角的な（ｃｏｎｆｏｒｍａｌ）層を化学気相堆積
し、それから、前記構成物の一部を等方的に腐食して、
前記バリア層と前記反射防止層に等角的な（ｃｏｎｆｏ
ｒｍａｌ）側壁を、前記導体金属層上に供給するステッ
プを含んでなる第１１項記載の方法。
ステップ（ｄ）の後に結果する構造物上に、前記構成物
の等角的な（ｃｏｎｆｏｒｍａｌ）層を化学気相堆積
し、それから、前記構成物の一部を等方的に腐食して、
前記バリア層と前記反射防止層に等角的な（ｃｏｎｆｏ
ｒｍａｌ）側壁を、前記導体金属層上に供給するステッ
プを含んでなる第１１項記載の方法。
【００２９】（１８） 前記カプセル化のステップは、
ステップ（ｄ）の後に結果する構造物上に、前記構成物
の等角的な（ｃｏｎｆｏｒｍａｌ）層を化学気相堆積
し、それから、前記構成物の一部を等方的に腐食して、
前記バリア層と前記反射防止層に等角的な（ｃｏｎｆｏ
ｒｍａｌ）側壁を、前記導体金属層上に供給するステッ
プを含んでなる第１６項記載の方法。
ステップ（ｄ）の後に結果する構造物上に、前記構成物
の等角的な（ｃｏｎｆｏｒｍａｌ）層を化学気相堆積
し、それから、前記構成物の一部を等方的に腐食して、
前記バリア層と前記反射防止層に等角的な（ｃｏｎｆｏ
ｒｍａｌ）側壁を、前記導体金属層上に供給するステッ
プを含んでなる第１６項記載の方法。
【００３０】（１９） 半導体デバイスと共に使用され
るリードであって、（ａ） 一つの表面の上に配置され
た導電金属層を有する前記表面上に配置されたリード
と、（ｂ） 前記表面から離れた前記導電金属層上の反
射防止コーティングと、（ｃ） 前記導電金属層をカプ
セル化して、前記導電金属のエレクトロマイグレーショ
ンを防止する構成物を含んでなる、前記リード。
るリードであって、（ａ） 一つの表面の上に配置され
た導電金属層を有する前記表面上に配置されたリード
と、（ｂ） 前記表面から離れた前記導電金属層上の反
射防止コーティングと、（ｃ） 前記導電金属層をカプ
セル化して、前記導電金属のエレクトロマイグレーショ
ンを防止する構成物を含んでなる、前記リード。
【００３１】（２０） 前記表面は更に、前記表面と前
記導電層の間に配置されたバリア層を備え、そして前記
カプセル化は、前記バリア層と前記反射防止層の間の前
記導電金属層を含む第１９項のリード。
記導電層の間に配置されたバリア層を備え、そして前記
カプセル化は、前記バリア層と前記反射防止層の間の前
記導電金属層を含む第１９項のリード。
【００３２】（２１） 前記構成物は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１９項記
載のリード。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第１９項記
載のリード。
【００３３】（２２） 前記構成物は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２０項記
載のリード。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２０項記
載のリード。
【００３４】（２３） 前記導電金属層は、前記バリア
層と前記反射防止層に関してへこみを付けられ、前記バ
リア層および前記反射防止層と共にＩ型を形成する第２
０項記載のリード。
層と前記反射防止層に関してへこみを付けられ、前記バ
リア層および前記反射防止層と共にＩ型を形成する第２
０項記載のリード。
【００３５】（２４） 前記導電金属層は、前記バリア
層と前記反射防止層に関してへこみを付けられた側壁を
有してＩ型を形成し、前記構成物が前記側壁上に配置さ
れて、前記バリア層から前記反射防止層まで、前記リー
ドに実質的に垂直な側壁を供給する第２０項記載のリー
ド。
層と前記反射防止層に関してへこみを付けられた側壁を
有してＩ型を形成し、前記構成物が前記側壁上に配置さ
れて、前記バリア層から前記反射防止層まで、前記リー
ドに実質的に垂直な側壁を供給する第２０項記載のリー
ド。
【００３６】（２５） 前記表面は半導体物質上に配置
された酸化物層であり、前記酸化物層は更に、導電物質
をその中に有して前記バリア層から前記半導体物質へ延
びているビアを含んでなる第２０項のリード。
された酸化物層であり、前記酸化物層は更に、導電物質
をその中に有して前記バリア層から前記半導体物質へ延
びているビアを含んでなる第２０項のリード。
【００３７】（２６） 半導体デバイスと共に使用され
るリードであって、（ａ） 対向する一対の端部と一つ
の側壁を有する導電金属領域と、（ｂ） 前記端部の他
の物の上に配置された反射防止コーティングと、（ｃ）
前記側壁上に配置され、善意バリア金属層および前記
反射防止コーティングと共に前記導電領域をカプセルで
包む側壁膜を含んでなる、前記リード。
るリードであって、（ａ） 対向する一対の端部と一つ
の側壁を有する導電金属領域と、（ｂ） 前記端部の他
の物の上に配置された反射防止コーティングと、（ｃ）
前記側壁上に配置され、善意バリア金属層および前記
反射防止コーティングと共に前記導電領域をカプセルで
包む側壁膜を含んでなる、前記リード。
【００３８】（２７） 前記反射防止コーティングおよ
び前記側壁膜は、同一物質である第２６項のリード。
び前記側壁膜は、同一物質である第２６項のリード。
【００３９】（２８） 前記側壁膜は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２７項記
載のリード。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２７項記
載のリード。
【００４０】（２９） 前記側壁膜は、ＴｉＮ、Ｗ、Ｔ
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２８項記
載のリード。
ｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた第２８項記
載のリード。
【００４１】（３０） 半導体デバイスと共に使用する
リードの製造方法およびそのリード。半導体基板上に配
置され、導電物質９を中に有し基板まで延びているビア
５を有する一つの表面が供給される。表面に配置された
オプションのバリア層１１を有し導電物質９に接触する
表面に、一つのリードが形成される。バリア層１１に接
触しその上に配置され、側壁を有する導電金属層１３が
形成される。導電金属層１３上にバリア層１１から離れ
て反射防止コーティング１５が形成される。導電金属層
１３は、バリア層１１と反射防止層１５の間で、Ｔｉ
Ｎ、Ｗ、Ｔｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた
構成物によりカプセルに包まれる。この構成物は、それ
から、導電金属層１３から以外は除去されて、導電層を
カプセルで包む。導電金属層１３は、バリア層１１およ
び反射防止層１５に比較してへこんでいて、バリア層お
よび反射防止層と共にＩ型を形成する。カプセル化のス
テップは、事前の構造物の上に構成物１７の等角的な
（ｃｏｎｆｏｒｍａｌ）層を化学蒸着するステップと、
それから、構成物１７の一部分を等方的に腐食して、バ
リア層１１および反射防止層１５の側壁に対して等角的
な（ｃｏｎｆｏｒｍａｌ）側壁を導電金属層１３に供給
することを、含んでなる。
リードの製造方法およびそのリード。半導体基板上に配
置され、導電物質９を中に有し基板まで延びているビア
５を有する一つの表面が供給される。表面に配置された
オプションのバリア層１１を有し導電物質９に接触する
表面に、一つのリードが形成される。バリア層１１に接
触しその上に配置され、側壁を有する導電金属層１３が
形成される。導電金属層１３上にバリア層１１から離れ
て反射防止コーティング１５が形成される。導電金属層
１３は、バリア層１１と反射防止層１５の間で、Ｔｉ
Ｎ、Ｗ、Ｔｉ、Ｓｉ3 Ｎ4 からなるクラスから取られた
構成物によりカプセルに包まれる。この構成物は、それ
から、導電金属層１３から以外は除去されて、導電層を
カプセルで包む。導電金属層１３は、バリア層１１およ
び反射防止層１５に比較してへこんでいて、バリア層お
よび反射防止層と共にＩ型を形成する。カプセル化のス
テップは、事前の構造物の上に構成物１７の等角的な
（ｃｏｎｆｏｒｍａｌ）層を化学蒸着するステップと、
それから、構成物１７の一部分を等方的に腐食して、バ
リア層１１および反射防止層１５の側壁に対して等角的
な（ｃｏｎｆｏｒｍａｌ）側壁を導電金属層１３に供給
することを、含んでなる。
【図１】図１ａないし図１ｆは、この発明によるリード
の製作のための加工のフローである。
の製作のための加工のフローである。
１ シリコンチップ ３ 酸化物 ５ ビア ９ 導電物質 １１ バリア層 １３ 導電金属層 １５ 反射防止コーティング、反射防止層 １７ 構成物
Claims (2)
- 【請求項１】 半導体デバイスと共に使用するリードの
製造方法であって、 （ａ） 一つの表面の上に配置された導電金属層と、前
記導電金属層の上に前記表面から離れている反射防止コ
ーティングを有する前記表面上に配置されたリードを供
給するステップと、 （ｂ） 前記導電金属のエレクトロマイグレーションを
防止する構成により前記導電金属層をカプセル化するス
テップを含んでなる、前記製造方法。 - 【請求項２】 半導体デバイスと共に使用されるリード
であって、 （ａ） 一つの表面の上に配置された導電金属層を有す
る前記表面上に配置されたリードと、 （ｂ） 前記表面から離れた前記導電金属層上の反射防
止コーティングと、 （ｃ） 前記導電金属層をカプセル化して、前記導電金
属のエレクトロマイグレーションを防止する構成物を含
んでなる、前記リード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3336196P | 1996-12-18 | 1996-12-18 | |
| US033361 | 1996-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189735A true JPH10189735A (ja) | 1998-07-21 |
| JP3933776B2 JP3933776B2 (ja) | 2007-06-20 |
Family
ID=21869978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34971197A Expired - Fee Related JP3933776B2 (ja) | 1996-12-18 | 1997-12-18 | 多層金属被覆のための全密閉金属リードおよび製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0851481A3 (ja) |
| JP (1) | JP3933776B2 (ja) |
| KR (1) | KR19980064250A (ja) |
| TW (1) | TW386296B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035773B (zh) * | 2019-12-25 | 2023-04-07 | 珠海格力电器股份有限公司 | 芯片封装方法、刻蚀设备及芯片 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980752A (en) * | 1986-12-29 | 1990-12-25 | Inmos Corporation | Transition metal clad interconnect for integrated circuits |
| FR2667724B1 (fr) * | 1990-10-09 | 1992-11-27 | Thomson Csf | Procede de realisation des metallisations d'electrodes d'un transistor. |
| KR920017186A (ko) * | 1991-02-28 | 1992-09-26 | 원본미기재 | 집적 회로의 도전성 구조 |
| US5757077A (en) * | 1995-02-03 | 1998-05-26 | National Semiconductor Corporation | Integrated circuits with borderless vias |
-
1997
- 1997-12-17 KR KR1019970069927A patent/KR19980064250A/ko not_active Withdrawn
- 1997-12-18 JP JP34971197A patent/JP3933776B2/ja not_active Expired - Fee Related
- 1997-12-18 EP EP97204012A patent/EP0851481A3/en not_active Withdrawn
-
1998
- 1998-03-13 TW TW086119139A patent/TW386296B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3933776B2 (ja) | 2007-06-20 |
| EP0851481A3 (en) | 1999-02-24 |
| TW386296B (en) | 2000-04-01 |
| EP0851481A2 (en) | 1998-07-01 |
| KR19980064250A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821620A (en) | Electromigration resistant metallization structures for microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold | |
| US8922019B2 (en) | Semiconductor device having a copper plug | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| US9773736B2 (en) | Intermediate layer for copper structuring and methods of formation thereof | |
| EP1102315A3 (en) | A method to avoid copper contamination on the sidewall of a via or a dual damascene structure | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| KR20000057792A (ko) | 반도체 집적 회로의 제조 방법 | |
| TWI413188B (zh) | 導線結構及其形成方法 | |
| JP2002500440A (ja) | ウエハ・パッシベーション構造および製造方法 | |
| US5693564A (en) | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication | |
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| US6391775B1 (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| JPH11330231A (ja) | 金属被覆構造 | |
| US5909635A (en) | Cladding of an interconnect for improved electromigration performance | |
| US6175154B1 (en) | Fully encapsulated metal leads for multi-level metallization | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| US10535576B2 (en) | Semiconductor devices and methods of formation thereof | |
| CN100461395C (zh) | 集成电路元件及其形成方法 | |
| JP2001313372A (ja) | キャパシタ構造およびその製造方法 | |
| JPH10189735A (ja) | 多層金属被覆のための全密閉金属リードおよび製造方法 | |
| US6352919B1 (en) | Method of fabricating a borderless via | |
| KR20000019877A (ko) | 다층 금속 배선을 갖는 반도체 소자 및 그 제조방법 | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
| KR100414745B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2001250829A (ja) | 金属配線製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060404 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061115 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |