JPH03220751A - インターレベル・コンタクトを製造する方法、および半導体構造 - Google Patents

インターレベル・コンタクトを製造する方法、および半導体構造

Info

Publication number
JPH03220751A
JPH03220751A JP2314450A JP31445090A JPH03220751A JP H03220751 A JPH03220751 A JP H03220751A JP 2314450 A JP2314450 A JP 2314450A JP 31445090 A JP31445090 A JP 31445090A JP H03220751 A JPH03220751 A JP H03220751A
Authority
JP
Japan
Prior art keywords
layer
refractory metal
aluminum
heat
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2314450A
Other languages
English (en)
Inventor
Fusen E Chen
フセン・イー・チェン
Fu-Tai Liou
フー―タイ・リオウ
E Jurner Timothy
ティモシー・イー・ターナー
Che-Chia Wei
チェ―チア・ウェイ
Shan Rin Yui
ユィ―シャン・リン
Girish Anant Dixit
ギリッシュ・アナント・ディクシット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH03220751A publication Critical patent/JPH03220751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
    • H10W20/4446—Refractory-metal alloys

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、一般に集積回路の製造方法、特にインター
レベル・コンタクトを製造する方法に関するものである
。
［従来の技術］ 集積回路チップの種々の部分を相互接続するのに、半導
体集積回路製造分野では専らアルミニウムが使用されて
いる。アルミニウムには幾つかの重要な利点があり、こ
れは多くの用途において導体を選択させる。アルミニウ
ムをこのように有用なものとする特色には、アルミニウ
ムの導電性が非常に良いこと、半導体業界で一般に使用
されている種々の絶縁層とアルミニウムの機械的な接着
が良いこと、Ｎ型およびＰ型の両方の半導体とアルミニ
ウムのオーミック・コンタクトが良いことがある。
アルミニウムには、集積回路を製造する時に克服されな
ければならない幾つかの重要な欠点もある。アルミニウ
ムはかなり低い温度でも合金を形成する。その結果、自
己拡散速度は、半導体装置の予想動作範囲内の温度でか
なりのものである。
このアルミニウム原子の運動は、もしアルミニウム相互
接続がかなり大きい電流密度の電流を通電するならば、
特にきびしい。この現象は、゛電子泳動“として知られ
、かつ半導体素子を永久に故障させる。電子泳動による
故障を防止するために、アルミニウム線での電流密度が
急激な電子泳動を起こさせないように半導体を設計しな
ければならない。
アルミニウム相互接続線が集積回路表面の高さの急激な
変化と交差する時に、電子泳動の問題は特にきびしくな
る。そのような急激な変化は一般に段状と云われる。ア
ルミニウム相互接続線を薄くすると、そのような段状上
で、その位置での電流密度を増しかつ電子泳動の問題に
素子を感じ易くする。
比較的厚い絶縁層に小さな孔をあけてその下に在る導電
領域と接触させる時に、段状適用問題は普通である。こ
の問題は、素子の幾何学的形状がサブミクロン位である
時に特にきびしい。道とも云われるコンタクト用孔が作
られるのは、半導体基板内の下層の活性領域、下層の多
結晶シリコンまたは金属相互接続層と接触させるためで
ある。
アルミニウムの薄いフィルム層を形成するために使用さ
れたスパッタ被着技術または蒸着技術は、自己くま取り
（ｓｅｌｆ−ｓｌ＋ａｄｏｕ＋ｉＢ）現象のせいでその
ような孔の縁沿いに金属のもっと薄い層を作る。
薄い側壁に見出された大電流密度は、集積回路装置の電
子泳動問題にかなり寄与し得る。小さな孔による段状適
用問題を最小にするための現在の技術は、傾斜の付いた
側壁を持つ孔を作りかつコンタクト用孔に耐熱金属合金
を充填することを含む。
コンタクト用孔に傾斜の付いた側壁を設けると、全体の
サイズを増し、これが素子密度を制限する。
これはサブミクロン程度の素子では特に重要である。コ
ンタクト用孔に耐熱金属き金を充填すると、現在の方法
にかなりの複雑さを付加することになる。これら両方の
技術は、上面を凹凸にし、一方のコンタク１〜の上に他
方のコンタクトを積み上げるのを難しくする。
一 コンタクト用孔に充填する他の技術は、低い温度、事実
上室温でアルミニウムの薄い層を被着し、その後に４０
０℃以上の温度で厚いアルミニウム層を被着することで
ある。このような解決策は、実行するのが難しいと思わ
れておりかつまだ完全には充填されないコンタクト用孔
になる。厚いアルミニウム層が使用されなければならず
、そしてスパイク問題が起こり得る。
集積回路を製造する技術がコンタクト用孔を導電性材料
で完全に充填することが望ましい。そのような技術が簡
単でかつ現在の処理技術と両立できることが更に望まし
い。
従って、この発明の目的は、コンタクト用孔に導電性材
料を完全に充填させる半導体集積回路製造方法を得るこ
とである。
他の目的は、１ミクロンよりも小さい幾何学的形状で使
用するのに適したような方法を得ることである。
更に他の目的は、現在の半導体処理技術に最少の複雑さ
しか付加しないような方法を得ることである。
別な目的は、現存の集積回路処理方法に容易に組み込め
るような方法を得ることである。
［発明の要点］ 従って、この発明によれば、半導体集積回路にインター
レベル　コンタクトを製造する方法は、絶縁層にコンタ
クト用孔を形成する。耐熱金属合金を含有する層は、集
積回路チップの表面に被着される。アルミニウム層はか
なり高い温度で被着され、その結果アルミニウム／耐熱
金属合金はアルミニウｌ＼層と耐熱金属層の境界に形成
される。
このような合金を形成すると、コンタクト用孔内の金属
が膨張し、これによりコンタクト用孔に充填するのを助
けかつ被着されたアルミニウム層に滑らかな上側外形を
提供する。
この発明の新規な特色は特許請求の範囲に明記されてい
る。しかしながら、この発明自体並びにその望ましい使
用モード、別な目的およびその利点は、添付図面を見な
がら例示的な実施例の説明を読む時にもっと良く理解さ
れよう。
［実施例］ 第１図において、基板１０は、導電領域すなわち電界効
果トランジスタのソース／ドレイン領域のような活性領
域１２を含んでいる。二酸化シリコン（ＳｉＯ２）のよ
うな絶縁層１４は基板１０の表面に形成されている。上
側の導体を活性領域１２に接触させるために、絶縁層１
４にコンタクト用孔が形成されている。
第２図において、耐熱金属の薄い導電層１８は、集積回
路の表面に被着されている。この導電層１８の厚さは、
約１００Ａ〜３，０ＯＯＡ以上にできる。この導電層１
８を、チタン、モリブデンまたはニオブのような耐熱金
属で作れる。或は、チタン／タングステン、窒化チタン
またはケイ化モリブデンのような、耐熱金属を含有する
合金または化合物でも良い。
第３図において、チップの表面にはアルミニウムの層２
０が被着されている。このアルミニウム層２０は少なく
とも約１５０℃の高温で被着される。アルミニウムの高
い被着速度は高温で使用さ１ れ得るので、アルミニウム［２０は、約３５０℃〜５０
０℃の温度でかつ約２０Ａ／秒〜２００Ａ／秒の速度で
被着されるのが望ましい。その上、高い被着温度は被着
されたアルミニウムの表面易動度を増し、コンタクト用
孔１６中に被着されるアルミニウムの量を増す。
そのように高い温度でアルミニウム層２０を被着すると
、導電層１８と合金してアルミニウム／耐熱金属合金層
２２を形成する。アルミニウム／耐熱金属合金の体積は
アルミニウム、耐熱金属そラム層２０と導電Ｎ１８の境
界の区域は、その３次元性のためにコンタクト用孔１６
内で大きい。
従って、コンタクト用孔１６内には沢山のアルミニウム
／耐熱金属合金が形成される。このアルミニウム／耐熱
金属合金の体積がアルミニウム、耐熱金属それぞれの体
積よりも大きいので、アルミニウム層２０の上面と同じ
高さになろうとする範囲までコンタクト用孔１６は充填
される。これは２ アルミニウム層２０に比較的平らな上面を与え、かつこ
の影響によりコンタクト用孔１６の幅が減少するにつれ
てアルミニウム層２０の平坦性を大幅に改良する。従っ
て、この技術は、１ミクロンよりも小さい寸法のコンタ
クト用孔に使用するのに特に適している。
第３図は、コンタク１〜用孔１６を完全に充填したよう
なアルミニウム／耐熱金属合金Ｎ２２を示す。しかしな
がら、これは必ずしもそうとは限らない。というのは、
アルミニウム層２０がコンタクト用孔１６へ延出するか
もしれないからである。
コンタクト用孔１６に形成されたアルミニウム／耐熱金
属合金は、コンタクト用孔１６を完全には充填しない場
合でも、アルミニウム層２０の平坦性を改良する。
第４図はこの発明の方法の別な実施例を示す。
コンタクト用孔１６を形成した後、チタンのような耐熱
金属の層を被着してこの技術で知られたように反応させ
、耐熱金属化合物例えばケイ化金属の層２４を形成する
。このケイ化金属層２４の形成後、耐熱金属の他の薄い
層２６がチップの表面に被着される。
ケイ化金属層２４および他の耐熱金属層２６を形成する
ための幾つかの別法がある。第２図について説明したよ
うに、チタンまたはタングステンのような耐熱金属だけ
の層を使用できる。Ｔｉ／Ｔ　ｉ　Ｎ　／　Ｔ　ｉのよ
うな耐熱金属／耐熱金属化合物／耐熱金属のサンドウィ
ッチ構造を使用できる。
ＴｉＳｉｘ／ＴｉＮ／Ｔｉのようなケイ化耐熱金属／耐
熱金属化合物／耐熱金属のサンドウィッチ構造を使用で
きる。耐熱金属含有層の上面は、アルミニウムと合金で
きる程充分な耐熱金属を含むべきである。
第５図において、アルミニウム層２８は、上述したよう
に高い温度でチップに被着される。これは上述したよう
なアルミニウム／耐熱金属合金層３０を形成する。他の
耐熱金属層２６をチップに被着するのは、ケイ化金属層
２４が合金されなかった耐熱金属を充分有さす、従って
アルミニウム層２８と所望の程度合金するのを補うため
である。
窒化チタンのような他の耐熱金属化合物層を使用する場
合ても、第４図および第５図について説明したように他
の耐熱金属層２６を被着するのが望ましい。
こ・に説明した技術によるｂ金化が相互接続のアルミニ
ウム層の平坦性をかなり改良することになるので、一方
の上に他方を積み上げた２個またはそれ以上のコンタク
トを製造することを可能にする。そのような積層コンタ
クトが第６図に示されている。
第３図について述べたようなアルミニウム層２０を形成
した後、相互接続層は周知のようにパターン化される。
その後、チップの表面に絶縁層３２が形成されて平坦に
される。孔３４が絶縁層３２に形成され、続いて耐熱金
属層３６がチップの表面に被着される。アルミニウム層
３８が前述したように高い温度で被着され、アルミニウ
ム／耐熱金属合金層４０を形成させる。これは第２レベ
ルの金属相互接続を形成し、これが第６図に示した構造
を提供するようにパターン化される。
５ 上述した技術を使用して、所望ならば、第６図に示した
構造の頂部に第３の金属相互接続層を製造できる。上述
した技術による平坦性のために、過去のどんな場合より
もっと簡単に多レベルの相互接続が製造される。これは
金属相互接続層を使用して複雑な信号路を形成させ、こ
のことは装置密度が高くなるにつれて増々望ましくなる
。
コンタクト用孔にアルミニウム／耐熱金属合金が完全に
充填されたので、そのようなコンタクト用孔にアルミニ
ウム工程を適用する問題は殆ど完全に除去される。アル
ミニウム／耐熱金属合金は電子泳動に良く耐え、そして
コンタクト用孔が完全に充填されているので全電流密度
は比較的小さいま〜である。
この発明をその特定の実施例について説明したが、この
説明には限定的な意味はない。こ＼に開示した実施例の
変形例やこの発明の他の実施例は、この発明の説明を参
照する時に当業者には明らかである。従って、特許請求
の範囲は、この発明の真の範囲内に入るそのような変形
例や実施例を包６ 含する。
【図面の簡単な説明】
第１図〜第３図はこの発明に係るインターレベル・コン
タクトを製造する望ましい方法を例示する断面図、第４
図および第５図は別な方法を例示する断面図、そして第
６図は第１のインターレベル・コンタクトの真上に絶縁
層の孔を介して第２のコンタクトを形成することを例示
する集積回路の一部の断面図である。 図において、１２は活性領域、１４は絶縁層、１６はコ
ンタクト用孔、１８は導電層、２０と２８はアルミニウ
ム層、２２と３０はアルミニウム／耐熱金属合金層、２
４はケイ化金属層、２６は他の耐熱金属層、３２は他の
絶縁層、３４は他の孔、３６は他の耐熱金属層、３８は
他のアルミニウム層、４０は他のアルミニウム／耐熱金
属合金層である。 図面の浄コ 芽（内容に変更なし）

Claims (1)

  1. 【特許請求の範囲】 １、絶縁層にコンタクト用孔を形成してこの絶縁層の下
    に在る導電領域を露出させる工程と、前記絶縁層の上か
    つ前記コンタクト用孔の中に耐熱金属を含有する導電層
    を被着する工程と、１５０℃を越える温度でアルミニウ
    ム層を被着して前記コンタクト用孔の中にアルミニウム
    と耐熱金属の合金を形成する工程と、 を含む、 集積回路にインターレベル・コンタクトを製造する方法
    。 ２、前記アルミニウム層が３５０℃〜５００℃の範囲の
    温度で被着される請求項１記載の方法。 ３、前記アルミニウム層が２０Ａ／秒〜２００Ａ／秒の
    速度で被着される請求項２記載の方法。 ４、前記コンタクト用孔の中に形成された前記合金の体
    積が合金されなかったアルミニウムおよび前記耐熱金属
    の体積よりも大きい請求項１記載の方法。 ５、耐熱金属を含有する前記導電層が前記耐熱金属の化
    合物である請求項１記載の方法。 ６、耐熱金属を含有する前記導電層の被着工程は、前記
    絶縁層の上かつ前記コンタクト用孔の中に耐熱金属を形
    成する工程と、 前記耐熱金属層を反応させて耐熱金属化合物の層を形成
    する工程と、 前記耐熱金属化合物層の上に他の耐熱金属層を形成する
    工程と、 を含む請求項１記載の方法。 ７、前記反応工程は、前記耐熱金属層を反応させて窒化
    耐熱金属を形成することである請求項６記載の方法。 ８、前記反応工程は、前記耐熱金属層を反応させてケイ
    化耐熱金属を形成することである請求項６記載の方法。 ９、前記コンタクト用孔は、下側レベルの導電構造に対
    して先に製造されたコンタクトの上に形成される請求項
    １記載の方法。 １０、絶縁層に孔を形成してこの絶縁層の下に在る導電
    領域を露出させる工程と、 前記絶縁層の上かつ前記孔の中に耐熱金属を含有する導
    電層を被着する工程と、 アルミニウムと前記耐熱金属の境界で前記アルミニウム
    を前記耐熱金属と合金させるのに充分な温度で前記アル
    ミニウムを被着する工程と、を含む、 集積回路にインターレベル・コンタクトを製造する方法
    。 １１、耐熱金属を含有する前記導電層の被着工程は、 前記絶縁層の上かつ前記孔の中に耐熱金属層を形成する
    工程と、 前記耐熱金属層を反応させて耐熱金属化合物の層を形成
    する工程と、 前記耐熱金属化合物層の上に他の耐熱金属層を形成する
    工程と、 を含む請求項１０記載の方法。 １２、前記反応工程は、前記耐熱金属層を反応させて窒
    化耐熱金属を形成することである請求項１１記載の方法
    。 １３、前記反応工程は、前記耐熱金属層を反応させてケ
    イ化耐熱金属を形成することである請求項１１記載の方
    法。 １４、導電領域の上に在る絶縁層と、 この絶縁層に形成されかつ前記導電領域の一部を露出さ
    せる孔と、 前記絶縁層の上に在りかつ前記孔の側壁および前記導電
    領域の露出部分を覆い、耐熱金属を含有する層と、 この耐熱金属含有層の上に在り、アルミニウムと前記耐
    熱金属の合金を含有する層と、 この合金含有層の上に在るアルミニウムの層と、を備え
    た半導体構造。 １５、耐熱金属を含有する前記層は、 ケイ化耐熱金属の層と、 このケイ化耐熱金属層の上に在る他の耐熱金属の層と、 から成る請求項１４記載の半導体構造。 １６、耐熱金属を含有する前記層は、 窒化耐熱金属の層と、 この窒化耐熱金属層の上に在る他の耐熱金属の層と、 から成る請求項１４記載の半導体構造。 １７、前記アルミニウム層および前記絶縁層を覆う他の
    絶縁層と、 前記他の絶縁層に形成されかつ前記アルミニウム層の一
    部を露出させる他の孔と、 前記他の絶縁層の上に在りかつ前記他の孔の側壁および
    前記アルミニウム層の露出部分を覆い、耐熱金属を含有
    する他の層と、 前記他の耐熱金属含有層の上に在り、アルミニウムと前
    記耐熱金属の合金を含有する他の層と、前記他の合金含
    有層の上に在るアルミニウムの他の層と、 を更に備えた半導体構造。
JP2314450A 1989-11-30 1990-11-21 インターレベル・コンタクトを製造する方法、および半導体構造 Pending JPH03220751A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44389889A 1989-11-30 1989-11-30
US443,898 1989-11-30

Publications (1)

Publication Number Publication Date
JPH03220751A true JPH03220751A (ja) 1991-09-27

Family

ID=23762627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2314450A Pending JPH03220751A (ja) 1989-11-30 1990-11-21 インターレベル・コンタクトを製造する方法、および半導体構造

Country Status (5)

Country Link
US (1) US6617242B1 (ja)
EP (1) EP0430403B1 (ja)
JP (1) JPH03220751A (ja)
KR (1) KR910008794A (ja)
DE (1) DE69031903T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590268A (ja) * 1991-07-16 1993-04-09 Nec Corp 薄膜配線およびその製造方法
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
DE69031903T2 (de) 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
EP0499433B1 (en) * 1991-02-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device with improved reliability wiring and method of its fabrication
CA2041730C (en) * 1991-05-02 2001-08-21 Luc Ouellet Stabilization of the interface between aluminum and titanium nitride
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US6033534A (en) * 1992-05-20 2000-03-07 Siemens Aktiengesellschaft Method for producing an Al-containing layer with a planar surface on a substrate having hole structures with a high aspect ratio in the surface
DE69323513T2 (de) * 1992-07-27 1999-08-12 Stmicroelectronics, Inc., Carrollton, Tex. Planaxer Kontakt mit einer Lücke
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Methode zur Herstellung eines Metallkontaktes
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
US5594278A (en) * 1994-04-22 1997-01-14 Nippon Steel Corporation Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
EP0690503A1 (en) * 1994-05-31 1996-01-03 Advanced Micro Devices, Inc. Improved interconnect line structure and process therefor
US5856707A (en) * 1995-09-11 1999-01-05 Stmicroelectronics, Inc. Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US20070120199A1 (en) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc. Low resistivity compound refractory metal silicides with high temperature stability
TWI680535B (zh) * 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US10763207B2 (en) 2017-11-21 2020-09-01 Samsung Electronics Co., Ltd. Interconnects having long grains and methods of manufacturing the same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3158504A (en) * 1960-10-07 1964-11-24 Texas Instruments Inc Method of alloying an ohmic contact to a semiconductor
US3900598A (en) * 1972-03-13 1975-08-19 Motorola Inc Ohmic contacts and method of producing same
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
JPS6047739B2 (ja) * 1977-11-17 1985-10-23 松下電器産業株式会社 半導体装置の製造方法
US4436582A (en) * 1980-10-28 1984-03-13 Saxena Arjun N Multilevel metallization process for integrated circuits
JPS57139939A (en) 1981-02-23 1982-08-30 Seiko Instr & Electronics Ltd Semiconductor device
JPS5846641A (ja) * 1981-09-14 1983-03-18 Fujitsu Ltd 半導体装置の製造方法
US4478881A (en) 1981-12-28 1984-10-23 Solid State Devices, Inc. Tungsten barrier contact
GB2128636B (en) 1982-10-19 1986-01-08 Motorola Ltd Silicon-aluminium alloy metallization of semiconductor substrate
US4495221A (en) 1982-10-26 1985-01-22 Signetics Corporation Variable rate semiconductor deposition process
DE3326142A1 (de) 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
JPS6063926A (ja) 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
US4502209A (en) 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon
JPS60227446A (ja) 1984-04-25 1985-11-12 Mitsubishi Electric Corp 半導体装置の製造方法
US4566177A (en) 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US4661228A (en) * 1984-05-17 1987-04-28 Varian Associates, Inc. Apparatus and method for manufacturing planarized aluminum films
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法
US5278099A (en) 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPS62241373A (ja) 1986-04-11 1987-10-22 Mitsubishi Electric Corp 半導体装置
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
US4721689A (en) 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
JPH0691091B2 (ja) * 1986-11-13 1994-11-14 富士通株式会社 半導体装置の製造方法
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
JPS63136547A (ja) 1986-11-27 1988-06-08 Matsushita Electronics Corp 半導体装置の配線形成方法
US4756810A (en) 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JPS63142832A (ja) 1986-12-05 1988-06-15 Fujitsu Ltd 半導体装置の製造方法
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4988423A (en) 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
JPS6477122A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH01160036A (ja) 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd 半導体装置
NL8800359A (nl) 1988-02-15 1989-09-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4837183A (en) * 1988-05-02 1989-06-06 Motorola Inc. Semiconductor device metallization process
FR2634317A1 (fr) 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US4944961A (en) 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
JPH02137230A (ja) 1988-11-17 1990-05-25 Nec Corp 集積回路装置
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US4994162A (en) 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US4975389A (en) * 1989-10-25 1990-12-04 At&T Bell Laboratories Aluminum metallization for semiconductor devices
DE69031903T2 (de) 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5108570A (en) 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
KR920010620A (ko) 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JPH04363024A (ja) 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH07109030B2 (ja) 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法
AT398701B (de) * 1992-10-23 1995-01-25 Tyrolia Freizeitgeraete Skibindung mit einem fersenteil

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590268A (ja) * 1991-07-16 1993-04-09 Nec Corp 薄膜配線およびその製造方法
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6720253B2 (en) 1997-12-26 2004-04-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having an aluminum wiring layer

Also Published As

Publication number Publication date
EP0430403B1 (en) 1998-01-07
EP0430403A2 (en) 1991-06-05
EP0430403A3 (en) 1992-03-11
DE69031903T2 (de) 1998-04-16
DE69031903D1 (de) 1998-02-12
US6617242B1 (en) 2003-09-09
KR910008794A (ko) 1991-05-31

Similar Documents

Publication Publication Date Title
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
JP3955644B2 (ja) 半導体接続構成体及び方法
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
US5227335A (en) Tungsten metallization
US6913997B2 (en) Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices
JPH10321561A (ja) 基板の表面上に金属層を作製する方法
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
JPH0680737B2 (ja) 半導体装置の製造方法
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
US5571752A (en) Method of forming a planar contact with a void
JP4829389B2 (ja) 半導体素子の配線形成方法
US6323126B1 (en) Tungsten formation process
US5948705A (en) Method of forming interconnection line
US6177342B1 (en) Method of forming dual damascene interconnects using glue material as plug material
US12057395B2 (en) Top via interconnects without barrier metal between via and above line
JPH0283978A (ja) 半導体装置
US6674171B2 (en) Semiconductor device with a low resistance wiring
US6242811B1 (en) Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
JP3249071B2 (ja) 半導体装置の製造方法
JP2001118923A (ja) 半導体装置及び半導体装置の製造方法
KR100195330B1 (ko) 반도체 집적회로 배선구조 및 그의 형성방법
JP2790388B2 (ja) 半導体装置の製造方法
US20260047411A1 (en) Damascene interconnects with bilayer liner