JPH10189749A - 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体 - Google Patents

半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体

Info

Publication number
JPH10189749A
JPH10189749A JP8351611A JP35161196A JPH10189749A JP H10189749 A JPH10189749 A JP H10189749A JP 8351611 A JP8351611 A JP 8351611A JP 35161196 A JP35161196 A JP 35161196A JP H10189749 A JPH10189749 A JP H10189749A
Authority
JP
Japan
Prior art keywords
type transistor
power supply
cell
potential
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8351611A
Other languages
English (en)
Inventor
Mutsunori Igarashi
睦典 五十嵐
Hiroshi Tanaka
博 田中
Masayoshi Usami
公良 宇佐美
Takashi Ishikawa
貴史 石川
Masahiro Kanazawa
正博 金沢
Chiharu Mizuno
千春 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8351611A priority Critical patent/JPH10189749A/ja
Priority to US08/996,998 priority patent/US6097043A/en
Publication of JPH10189749A publication Critical patent/JPH10189749A/ja
Priority to US09/609,408 priority patent/US6683336B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多電源の供給を必要とするセルを含む半導体
集積回路の面積増加を回避しつつ、効率よく配線を行う
ことである。 【解決手段】 複数の電位を供給する必要のあるセルを
抽出し（ステップＳ１）、抽出したセルをグループに分
け（ステップＳ２）、分けられたグループ数に応じて電
位供給セルを追加し（ステップＳ３）、電位供給用セル
と複数の電位を供給する必要のあるセルとを電位供給用
ネットにて接続する（ステップＳ４）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置、半導体集積回路装置の多電源供給方法、半導体集積
回路装置の多電源供給プログラムを格納した記録媒体に
関し、特に、多電源電圧動作する半導体集積回路装置の
高密度集積化を可能とする技術に関する。
【０００２】
【従来の技術】図１４は、従来の半導体集積回路装置を
説明するためのブロック図である。このブロック図は半
導体集積回路装置の一部を示してある。この半導体集積
回路装置は、セル３がセルカラム毎に並べられて構成さ
れており、セル３の必要に応じて、低電圧電源線（ＶＤ
ＤＬ）５、高電圧電源線（ＶＤＤＨ）７、及びグランド
線（ＶＳＳ）（図示せず）が配線されている。各セル
は、低電圧電源線若しくは高電源電圧線又はその双方か
ら電位の供給を受け、この供給により所定の動作を行
う。従って、各カラムに少なくとも１つのセルがいずれ
かの電源を必要とする場合には、カラムのセル全部にそ
の電源線が配線されるような構成である。
【０００３】図１５は、複数の電源電圧を必要とするセ
ルの例として、信号の電圧レベルを変換するレベル変換
器（レベルコンバータ：ＬＣ）の一般的な構造を示した
ものである。このレベルコンバータはＮウェル５９を備
え、このＮウェル５９上にＰ型トランジスタ（Ｐ−ｃｈ
ＴＲ）が図示の如く接続され、それらトランジスタのド
レインにはＮ型トランジスタ（Ｎ−ｃｈＴＲ）が接続さ
れている。また、Ｎウェル５９上には、低電圧電源線５
及び高電圧電源線７が敷設されている。なお、ウェル電
源供給部６１は高電圧電源線７に接続されており、高電
位をＮウェルに供給する。
【０００４】レベルコンバーターなどの同一チップ上で
複数の電源電圧を必要とするセルの場合には、必要な電
位を供給するために手作業で所望の電位の電源線を引き
込むか、あるいは、上述のように１つのカラムセルの中
に必要な電源線を同時に敷設した構造を持つことが必要
であった。
【０００５】
【発明が解決しようとする課題】しかしながら、手作業
による電源線の引き込み処理は設計者に大量の作業を要
求するため、大規模なチップ設計では時間的に不可能で
あり、また、１つのセルカラム上に複数の電源線を敷設
するのでは常に一般信号線よりも太い線幅の電源線を複
数本セル内に持たなければならないため、セル面積が増
大し、ひいては、チップ面積が増大するといった欠点が
あった。
【０００６】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、多電源の供給を必要と
するセルを含む半導体集積回路の面積増加を回避しつ
つ、効率よく配線を行うことができる半導体集積回路、
半導体集積回路の多電源供給方法、及び半導体集積回路
の多電源供給プログラム記録した機械読み取り可能な記
録媒体を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、所定のセルに複数の電位を供給
してなる半導体集積回路装置であって、前記所定のセル
内部の電源線より前記複数の電位のうち少なくとも一の
電位が供給され、電源供給用ネットより前記複数の電位
のうち他の電位が供給されるセルを備えることを特徴と
する。
【０００８】請求項２の発明は、所定のセルに複数の電
位を供給してなる半導体集積回路装置であって、前記所
定のセルに前記複数の電位のうち一の電位を供給する少
なくとも一の電源線と、前記所定のセルに前記複数の電
位のうち他の電位を電位供給用ネットにて供給する電源
線と、を具備することを特徴とする。
【０００９】請求項３の発明は、請求項１または２にお
ける前記所定のセルは、電源供給用ネットから前記他の
電位の供給を受けるレベル変換器であること特徴とす
る。
【００１０】請求項４の発明は請求項３における前記レ
ベル変換器は、前記一の電位を供給する電源線より電位
の供給を受けるＮウェルと、前記Ｎウェル上に備わり、
ソースが前記電源線に接続される第１のＰ型トランジス
タと、前記Ｎウェル上に備わり、ソースが前記電源線に
接続され、ゲートが前記第１のＰ型トランジスタのドレ
インに接続され、ドレインが前記第１のＰ型トランジス
タのゲートに接続される第２のＰ型トランジスタと、前
記Ｎウェル上に備わり、ソースが前記電源供給用ネット
に接続される第３のＰ型トランジスタと、ソースが前記
第１のＰ型トランジスタのドレインに接続され、ゲート
が前記第３のＰ型トランジスタのドレインに接続され、
ドレインがグランド線に接続される第１のＮ型トランジ
スタと、ソースが前記第２のＰ型トランジスタのドレイ
ンに接続され、ゲートが前記第３のＰ型トランジスタの
ゲートに接続され、ドレインがグランド線に接続される
第２のＮ型トランジスタと、ソースが前記第３のＰ型ト
ランジスタのドレインに接続され、ゲートが前記第３の
Ｐ型トランジスタのゲートに接続され、ドレインがグラ
ンド線に接続される第３のＮ型トランジスタと、を備え
ることを特徴とする。
【００１１】請求項５の発明は、請求項３における前記
レベル変換器は、前記一の電位を供給する電源線より電
位の供給を受ける第１のＮウェルと、前記電源供給用ネ
ットより電位の供給を受ける第２のＮウェルと、前記第
１のＮウェル上に備わり、ソースが前記電源線に接続さ
れる第１のＰ型トランジスタと、前記第１のＮウェル上
に備わり、ソースが前記電源線に接続され、ゲートが前
記第１のＰ型トランジスタのドレインに接続され、ドレ
インが前記第１のＰ型トランジスタのゲートに接続され
る第２のＰ型トランジスタと、前記第２のＮウェル上に
備わり、ソースが前記電源供給用ネットに接続される第
３のＰ型トランジスタと、ソースが前記第１のＰ型トラ
ンジスタのドレインに接続され、ゲートが前記第３のＰ
型トランジスタのドレインに接続され、ドレインがグラ
ンド線に接続される第１のＮ型トランジスタと、ソース
が前記第２のＰ型トランジスタのドレインに接続され、
ゲートが前記第３のＰ型トランジスタのゲートに接続さ
れ、ドレインがグランド線に接続される第２のＮ型トラ
ンジスタと、ソースが前記第３のＰ型トランジスタのド
レインに接続され、ゲートが前記第３のＰ型トランジス
タのゲートに接続され、ドレインがグランド線に接続さ
れる第３のＮ型トランジスタと、を備えることを特徴と
する。
【００１２】請求項６の発明は、請求項３における前記
レベル変換器は、前記第１の電位を供給する第１の電源
線より電位の供給を受ける第１のＮウェルと、前記第１
の電源線に隣接し前記他の電位を供給する第２の電源線
より電位の供給を受ける第２のＮウェルと、前記第１の
Ｎウェル上に備わり、ソースが前記第１の電源線に接続
される第１のＰ型トランジスタと、前記第１のＮウェル
上に備わり、ソースが前記第１の電源線に接続され、ゲ
ートが前記第１のＰ型トランジスタのドレインに接続さ
れ、ドレインが前記第１のＰ型トランジスタのゲートに
接続される第２のＰ型トランジスタと、前記第２のＮウ
ェル上に備わり、ソースが前記第２の電源線に接続され
る第３のＰ型トランジスタと、ソースが前記第１のＰ型
トランジスタのドレインに接続され、ゲートが前記第３
のＰ型トランジスタのドレインに接続され、ドレインが
グランド線に接続される第１のＮ型トランジスタと、ソ
ースが前記第２のＰ型トランジスタのドレインに接続さ
れ、ゲートが前記第３のＰ型トランジスタのゲートに接
続され、ドレインがグランド線に接続される第２のＮ型
トランジスタと、ソースが前記第３のＰ型トランジスタ
のドレインに接続され、ゲートが前記第２のＮ型トラン
ジスタのゲートに接続され、ドレインがグランド線に接
続される第３のＮ型トランジスタと、を備えることを特
徴とする。
【００１３】上記目的を達成するため、請求項７の発明
は、セルカラム毎に配置されたセルを具備する半導体集
積回路装置における所定のセルに複数の電源を供給する
半導体集積回路装置の多電源供給方法であって、電位供
給用セルを所定の電位が供給されるセルカラムに配置す
るステップと、前記電位供給用セルと複数の電位を供給
するセルに電位供給用ネットにて接続するステップと、
を含むことを特徴とする。
【００１４】請求項８の発明は、セルカラム毎に配置さ
れたセルを具備する半導体集積回路装置における所定の
セルに複数の電位を供給する半導体集積回路装置の多電
源供給方法であって、前記複数の電位を供給する必要の
あるセルを抽出するステップと、前記抽出したセルをグ
ループに分けるステップと、グループ数に応じて電位供
給セルを追加するステップと、前記電位供給用セルと前
記複数の電位を供給する必要のあるセルとを電位供給用
ネットにて接続するステップと、を含むことを特徴とす
る。
【００１５】請求項９の発明は、請求項８における前記
グループ数に応じて電位供給用セルを追加するステップ
は、前記追加する電位供給用セルとこの電位供給用セル
に接続する複数の電位を供給する必要のあるセルとを接
続する配線の配線抵抗を考慮して電位供給用セルを追加
することを特徴とする。
【００１６】上記目的を達成するため、請求項１０の発
明は、セルカラム毎に配置されたセルを具備する半導体
集積回路装置における所定のセルに複数の電源を供給す
る半導体集積回路装置の多電源供給プログラムを記録し
た機械読み取り可能な記録媒体であって、電位供給用セ
ルを所定の電位が供給されるセルカラムに配置し、前記
電位供給用セルと複数の電位を供給するセルに電位供給
用ネットにて接続する処理ことを含むことを特徴とす
る。
【００１７】請求項１１の発明は、セルカラム毎に配置
されたセルを具備する半導体集積回路装置における所定
のセルに複数の電位を供給する半導体集積回路装置の多
電源供給プログラムを記録した機械読み取り可能な記録
媒体であって、前記複数の電位を供給する必要のあるセ
ルを抽出するステップと、前記抽出したセルをグループ
に分けるステップと、グループ数に応じて電位供給セル
を追加するステップと、前記電位供給用セルと前記複数
の電位を供給する必要のあるセルとを電位供給用ネット
にて接続するステップと、を含むことを特徴とする。
【００１８】請求項１２の発明は、請求項１１における
前記グループ数に応じて電位供給用セルを追加するステ
ップは、前記追加する電位供給用セルとこの電位供給用
セルに接続する複数の電位を供給する必要のあるセルと
を接続する配線の配線長を考慮して電位供給用セルを追
加することを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明に係る半導体集積回
路、半導体集積回路装置の多電源供給方法、及び半導体
集積回路装置の多電源供給プログラムを記録した機械読
み取り可能な記録媒体の実施形態について、図面を参照
しながら詳細に説明する。
【００２０】本発明は、用いる電源の種類や数に制限が
あるわけではなく、以下に述べる実施例の簡単な拡張で
実現可能である。簡単のために、以下では、２電源を用
いた場合の実施形態を述べる。
【００２１】半導体集積回路装置の多電源供給方法を実
現するための装置は、以下の実施形態での処理等を行う
ためのＣＰＵと、キーボード、マウス、ライトペン、又
はフレキシブルディスク装置等の入力装置と、メモリ装
置やディスク装置等の外部記憶装置と、ディスプレイ装
置、プリンタ装置等の出力装置等とを備えた通常のコン
ピュータシステムを用いる。
【００２２】第１の実施形態 図２は、本実施形態の半導体集積回路装置のチップ全体
を示す概要図である。この半導体集積回路装置１００
は、Ｉ／Ｏ部１１０、コア部１２０からなり、前者は入
出力セルが並べられ、後者はトランジスタが配置される
セル列（図面の斜線部）と配線領域が交互に隣接する形
で構成される。
【００２３】図３に図２のコア部１２０のセルの拡大図
を示す。セル列には、Ｎウェル（図示せず）上を高電圧
電源線（ＶＤＤＨ）７が通過するセル列（以下、Ｈ列と
呼ぶ）と、Ｎウェル上を低電圧電源線（ＶＤＤＬ）５が
通過するセル列（以下、Ｌ列と呼ぶ）とを有する。各セ
ル列においては、Ｈ列ではＶＤＤＨからＮウェルに電源
が供給され、Ｌ列ではＶＤＤＬからＮウェルに電源が供
給される。各セル列のＮウェル内にはＰ型トランジスタ
（Ｐ−ｃｈＴｒ）、それ以外の部分にはＮ型トランジス
タ（Ｎ−ｃｈＴｒ）が並べられる。
【００２４】これらセルを複数のセルカラムに並べる際
には、低電圧を供給するカラム群と高電圧を供給するセ
ルカラム群とに分離し、それぞれのセル毎に駆動電圧に
合った場所に分離して配置するようにしてある。従っ
て、本実施形態で用いられる半導体集積回路装置は、従
来例で用いた図１４と比較して、単一の電源線のみが各
セル列を通過するという点で異なる。
【００２５】このとき、低電圧セルからの出力信号を高
電圧セルに入力する際には、信号振幅を高電圧側の振幅
に合わせる必要がある。この機能を担うセルがレベルコ
ンバータ（セル）である。レベルコンバータには、信号
の受け側を受け持つ低電圧動作のトランジスタと信号の
出力側を受け持つ高電圧動作のトランジスタの両方で構
成される。いま、レベルコンバータを高電圧が供給され
ている配置領域に置いた場合についての半導体集積回路
に対して、本実施形態の多電源供給方法を適用する。
【００２６】図１は、本実施形態の半導体集積回路装置
の多電源供給方法のフローチャートである。図示の如
く、複数の電位を供給する必要のあるセルを抽出し（ス
テップＳ１）、抽出したセルをグループに分け（ステッ
プＳ２）、分けられたグループ数に応じて電位供給セル
を追加し（ステップＳ３）、電位供給用セルと複数の電
位を供給する必要のあるセルとを電位供給用ネットにて
接続する（ステップＳ４）。
【００２７】次に、本実施形態の半導体集積回路の多電
源供給方法の具体例について、図面を参照しながら説明
する。図３は、本実施形態に用いる半導体集積回路を示
したものである。この半導体集積回路内の左上り斜線で
示されたセル１１は多電源を必要とするセルである。ま
ず、ステップＳ１では、これら複数の電位を供給する必
要のあるセルを抽出する。
【００２８】図４は、ステップＳ２を説明するための図
である。ステップＳ２では、ステップＳ１で抽出された
セルについてグループ化を行う。図４に示す如く、本実
施形態の具体例では、グループＡ，グループＢ，及びグ
ループＣにグループ化するものとする。
【００２９】ここで、１つの低電位供給セルが受け持つ
レベルコンバータをグループ化してチップ上の局所的な
領域に限定する理由は、１つの電位供給用のセルに対し
て過剰にレベルコンバータをつなげた場合、電圧降下を
起こして必要な電位を確保できない恐れがあるためであ
る。１つのグループ内に含まれるレベルコンバータの数
もしくはグループ化する配置領域の範囲に関しては、そ
の配置領域の面積や発生させるネットの予測配線長およ
び配線抵抗などから、電圧降下値を概算して決めればよ
い。
【００３０】図５は、ステップＳ３を説明するための図
である。ステップＳ３では、ステップＳ２でグループ化
された複数の電位を供給する必要のあるセル群に対し
て、分けられたグループ数に応じて電位供給セルを追加
する。電圧供給用のセルは、低電圧が供給されている配
置領域の中で対応するグループに最も近い位置に追加す
ることが、配線抵抗を小さくすることができるという点
で好ましい。図５に示す如く本実施形態の具体例では、
電位供給セル１５（右上り斜線）が追加されたものとす
る。
【００３１】図６は、電位供給セルを追加する際の具体
例を説明するための図である。例えば複数の電位を供給
する必要のあるセル１１ａ，１１ｂ，１１ｃ，１１ｄが
グループ化された場合には、配線抵抗を考慮して電位供
給用セル１５を追加するようにする。すなわち、電源供
給用ネット１７を想定し、その配線１７の配線抵抗がで
きる限り等しくなるような位置に電位供給セル１５を追
加する。なお、配線抵抗の調整には配線長と配線の太さ
により調整することができる。このように調整すること
で、各セルに均等に電位を供給することができる。
【００３２】図７は、ステップＳ４を説明するための図
である。ステップＳ４では、電位供給セルとグループ内
の電位の供給を必要としているセルとを接続する。図７
に示す如く本実施形態の具体例では、電源供給セル１５
と各グループ内の電位の供給を必要とするセル１１とを
電源供給用ネット１７を用いて接続する。本実施形態に
よって所定のセルに多電源を供給する半導体集積回路装
置は同図に示す如く、追加された電源供給用のセル１５
から電源供給用ネット１７が所定のセルに接続されてあ
る。ここで、電源供給用ネットとは、上述の半導体集積
回路の多電源配線方法により設けられた配線をいう。
【００３３】このあと、通常の配線を実行することで全
てのレベルコンバータに対して所望の電位の供給を完了
する。このように、多電源を必要とするセルが存在して
も、各セルカラムには、単一電圧電源線のみを設けるよ
うにすればよい。従って、各セルの面積の増加を回避で
きるので、半導体集積回路装置の面積増加を回避するこ
とができ、効率よく配線を行うことができる。
【００３４】以上説明してきたように、本実施形態の半
導体集積回路装置の多電源供給方法によれば、多くの手
作業および面積的なディメリットを抱えていた多電源セ
ルへの電圧供給問題について、次のような効果が期待で
きる。
【００３５】１．電位供給用のセルを発生し、該セルと
電位を必要としているセルとの間にネットを発生するこ
とで、通常の自動配線を実行すれば、所望の電位の供給
が容易に達成できる。
【００３６】２．一つの電位供給セルが受け持つ供給先
を局所的な領域内のセルに限定することで、新たに発生
した電位供給用のネットの配線長を短くすることがで
き、該ネット上での電圧降下を最小限に抑えることがで
きる。
【００３７】３．電位供給用に一般信号線程度の線幅の
電源配線を予めカラムと並行に敷設しておくことで、カ
ラム上に置かれた２つ以上の電圧を必要とするセルに対
して、短い距離で容易に電位の供給が可能になる。
【００３８】第２の実施形態 次に、第２の実施形態の半導体集積回路の多電源供給方
法について説明する。本実施形態では、予めセルカラム
と並行に電位供給用の細い電源線を這わせておく供給方
法である。
【００３９】通常、一般セルの中の電源線としては、セ
ルの電力消費量をカバーするために、一般信号線よりも
線幅の広い配線パターンを持っている。このため、前述
の通り、多電源化したときにセル内にチップ上で必要に
なる全ての種類の電源線を既設計しておくことは、面積
的なディメリットが非常に大きい。しかしながら、一般
信号線程度の線幅であれば、セルカラム数程度敷設して
おいても面積的なディメリットは小さい。図８は、２電
源の場合を例にとって、多電源の電源線の構成方法を図
示したものである。
【００４０】図８は、セル列２１の近傍に低電圧電源線
１９が設けるようにした半導体集積回路を示したもので
ある。図８の半導体集積回路の構成は、セル列上を複数
の電圧電源線が通過するのではなく、一の電源線のみが
セル列上を通過し、他の電源線は、その近傍を通過する
点で従来例とは異なる。
【００４１】図９は図８のセル付近の拡大図を示したも
のである。あるセル列にレベル変換器１５が含まれてい
る場合には、近傍に設けられた低電圧電源線１９より低
電圧電源を供給するよう接続する。例えば、この低電圧
電源線１９に接続するセルは、レベルコンバータの如く
負荷の小さいものであれば、一般信号線程度の線幅でも
十分負荷に対応することができる。また、セルの外側か
ら低電圧電源線を接続することにより、セルの面積の増
加を回避することができる。
【００４２】以上説明したように本実施形態の半導体集
積回路装置の多電源供給方法によれば、通常の線幅を持
った電源構造に加えて、電位供給用の細い電源供給線を
敷設した構造としておけば、第１の実施の形態で述べた
多電源を必要とするセルに対して、該セルが置かれてい
るセルカラムに対して、近接した電位供給用の電源線か
ら比較的短い配線で簡単に電位供給が可能である。
【００４３】第３の実施形態 次に、本実施形態の半導体集積回路装置の多電源供給方
法について説明する。本実施形態では、複数の電源が必
要であるセルとして、レベル変換器（レベルコンバー
タ：ＬＣ）を用いた実施形態である。以下、このＬＣに
関する実施形態について説明する。
【００４４】ＬＣの回路構成を図１０に示す。上述の如
くＬＣは、低電圧セルからの出力信号を高電圧セルに入
力する際には、信号振幅を高電圧側の振幅に合わせる必
要があり、この機能を担うセルである。従って、図１０
に示す如く、一般的には、高電圧電源（ＶＤＤＨ）及び
低電圧電源（ＶＤＤＬ）を入力する必要がある。また、
高電圧レベル用の４つのトランジスタ２３，２５，２
７，２９（Ｔｒ−ＶＤＤＨ）と、低電圧レベル用のイン
バータ３１（ＩＶ−ＶＤＤＬ）とを備える必要がある。
【００４５】ここで、本実施形態のＬＣの第１の回路構
成について図１１を用いて説明する。このＬＣは、高電
圧電源線７と、電源線７より電位の供給を受けるＮウェ
ル４５と、Ｎウェル４５上に備わり、ソースが電源線７
に接続されるＰ型トランジスタ３５と、Ｎウェル４５上
に備わり、ソースが電源線７に接続され、ゲートがＰ型
トランジスタ３５のドレインに接続され、ドレインがＰ
型トランジスタ３５のゲートに接続されるＰ型トランジ
スタ３３と、Ｎウェル４５上に備わり、ソースが電源供
給用ネットの端子４９に接続されるＰ型トランジスタ４
１と、ソースがＰ型トランジスタ３５のドレインに接続
され、ゲートがＰ型トランジスタ４１のドレインに接続
され、ドレインがグランド線ＶＳＳに接続されるＮ型ト
ランジスタ３９と、ソースがＰ型トランジスタ３３のド
レインに接続され、ゲートがＰ型トランジスタ４１のゲ
ートに接続され、ドレインがグランド線ＶＳＳに接続さ
れるＮ型トランジスタ３７と、ソースがＰ型トランジス
タ４１のドレインに接続され、ゲートがＰ型トランジス
タ４１のゲートに接続され、ドレインがグランド線ＶＳ
Ｓに接続されるＮ型トランジスタ４３とを備える。
【００４６】このように、Ｔｒ−ＶＤＤＨ，ＩＶ−ＶＤ
ＤＬ共にＰ−ｃｈＴｒはＨ列のＶＤＤＨの印加されたＮ
ウェル４５上に隣接して構成され、ＩＶ−ＶＤＤＬのソ
ース端子４９については別のセル列の電源線ＶＤＤＬ
に、例えば一般の信号配線を用いて接続する構造になっ
ている。入力としてソース端子４９と低電圧レベルの入
力ＩＮ、出力として高電圧レベルの出力Ｚを持つ。
【００４７】次に、このＬＣの動作について説明する。
まず、入力ＩＮに低電圧レベルの１（例えば３．３Ｖ）
が入力された時、Ｐ−ｃｈＴｒ４１がＯＦＦし、Ｎ−ｃ
ｈＴｒ４３，３７がＯＮすることにより、Ｎ−ｃｈＴｒ
３９，Ｐ−ｃｈＴｒ３５のゲート電位が共に０となり、
Ｎ−ｃｈＴｒ３９がＯＦＦ、Ｐ−ｃｈＴｒ３５がＯＮし
てＰ−ｃｈＴｒ３３のゲート電位（Ｚ）が高電圧レベル
の１（例えば５Ｖ）となりＰ−ｃｈＴｒ３３がＯＦＦし
て安定状態となる。このようにして、入力の低電圧レベ
ルの１が高電圧レベルの１にレベル変換される。また、
低電圧レベルの０が入力された時にも同様に、ゲート電
位（Ｚ）が高電圧レベルの０となり安定状態となる。
【００４８】このようなセル構造にすることで、従来例
（図１５）に比べ面積も小さく、また、ＩＶ−ＶＤＤＬ
の出力が駆動するＴｒが１つ（３９）で負荷容量が十分
に小さいため、ソース端子４９からＶＤＤＬ電源への接
続は幅の狭い一般の信号線で問題なく、配線資源をより
有効に活用できる。
【００４９】次に、本実施形態のＬＣの第２の回路構成
について図１２を用いて説明する。このＬＣは、高電圧
電源ＶＤＤＨを供給する電源線７と、電源線７より電位
の供給を受けるＮウェル４５と、電源供給用ネットに接
続する端子４９より電位の供給を受けるＮウェル５１
と、Ｎウェル４５上に備わり、ソースが前記電源線に接
続されるＰ型トランジスタ３５と、Ｎウェル４５上に備
わり、ソースが前記電源線に接続され、ゲートがＰ型ト
ランジスタ３５のドレインに接続され、ドレインがＰ型
トランジスタ３５のゲートに接続されるＰ型トランジス
タ３３と、Ｎウェル５１上に備わり、ソースが電源供給
用ネットに接続される端子４９に接続されるＰ型トラン
ジスタ４１と、ソースがＰ型トランジスタ３５のドレイ
ンに接続され、ゲートがＰ型トランジスタ４１のドレイ
ンに接続され、ドレインがグランド線ＶＳＳに接続され
るＮ型トランジスタ３９と、ソースがＰ型トランジスタ
３３のドレインに接続され、ゲートがＰ型トランジスタ
４１のゲートに接続され、ドレインがグランド線ＶＳＳ
に接続されるＮ型トランジスタ３７と、ソースがＰ型ト
ランジスタ４１のドレインに接続され、ゲートがＰ型ト
ランジスタ４１のゲートに接続され、ドレインがグラン
ド線ＶＳＳに接続されるＮ型トランジスタ４３とを備え
る。
【００５０】このように、Ｔｒ−ＶＤＤＨとＩＶ−ＶＤ
ＤＬのＰ−ｃｈＴｒは同一セル列内の電気的に分離され
たＮウェル上に構成される。Ｔｒ−ＶＤＤＨのＮウェル
４５にはＶＤＤＨが、ＩＶ−ＶＤＤＬのＮウェル５１に
はＶＤＤＬが各々印加されている。第１の具体例と同様
に、ＩＶ−ＶＤＤＬのソース端子４９については別のセ
ル列の電源線ＶＤＤＬに、例えば一般の信号配線を用い
て接続する構造になっている。また、入力としてソース
端子４９と低電圧レベルの入力ＩＮ、出力として高電圧
レベルの出力Ｚを持つ。
【００５１】この具体例の如く、ＩＶ−ＶＤＤＬとＴｒ
−ＶＤＤＨのＮウェルを電気的に分離することにより、
ＩＶ−ＶＤＤＬのＰ−ｃｈ Ｔｒの動作速度が上がり、
ＩＶ−ＶＤＤＬの電気的特性がよくなり、全体として応
答速度の速いＬＣを構成することが可能である。第１の
回路構成と比較し、数％の遅延時間の短縮が確認されて
いる。なお、各電圧電源線を隣接させることによって配
線長を短くすることが、遅延時間をさらに短縮させるこ
とができる点で好ましい。
【００５２】次に、本実施形態のＬＣの第３の回路構成
について図１３を用いて説明する。この回路構成は、Ｔ
ｒ−ＶＤＤＨはＨ列上に隣接配置され、ＩＶ−ＶＤＤＬ
はＬ列上に配置され、両者はセル列方向と垂直方向に隣
接して配置され２つのセル列を占有することを特徴とす
る、いわゆる２カラムセルに関するものである。
【００５３】回路の構成要素は、図１２に示した第２の
回路構成と同様であるため、その説明は省略する。ただ
し、同一セル内に低電圧電源線５を有しているため、そ
の低電圧電源線５から低電位の供給を受ける点で異な
る。
【００５４】この第３の回路構成によれば、入力として
低電圧レベルの入力ＩＮ、出力として高電圧レベルの出
力Ｚを持つ。このようなセル構造にすることで、適切な
Ｎウェル上にＰ−ｃｈＴｒを置いているので、第１の回
路構成に比べＩＶ−ＶＤＤＬの反応速度がよくなる。ま
た、セル列と垂直方向に隣接して配置することにより、
ＩＶ−ＶＤＤＬの出力が駆動する配線長が必要以上に長
くなることがなく、Ｔｒ−ＶＤＤＨとＩＶ−ＶＤＤＬを
個別のセルとして扱う場合に比べ反応速度が良くなると
いう利点がある。
【００５５】本実施形態では、Ｎウェル上に電源線が１
本で済むため、多電源電圧動作する半導体集積回路装置
について面積の損失がなく、高密度集積化が可能であ
る。
【００５６】また、高電圧レベルと低電圧レベルのトラ
ンジスタのＮウェルを電気的に分離し、各々のＮウェル
にＶＤＤＨ，ＶＤＤＬを印加することにより、低電圧レ
ベルのトランジスタの電気的特性を改善することがで
き、多電源電圧動作する半導体集積回路装置の低消費電
力化と高速化を同時に実現できる。
【００５７】さらに、セル列の電圧レベルに対応したセ
ルを敷設することにより電気的特性を良くすることが可
能であり、また、Ｔｒ−ＶＤＤＨとＩＶ−ＶＤＤＬを垂
直方向に配置することにより、ＩＶ−ＶＤＤＬの出力と
Ｐ−ｃｈ Ｔｒ（３９）を結ぶ配線の長さが短くなりＩ
Ｖ−ＶＤＤＬの駆動する負荷が小さくなるのでＩＶ−Ｖ
ＤＤＬの反応速度が早くなり、多電源電圧動作する半導
体集積回路装置の低消費電力化と高速化を両立できる。
【００５８】なお、上述した半導体集積回路装置の多電
源供給方法を実現するためのプログラムは記録媒体に保
存することができる。この記録媒体をコンピュータシス
テムによって読み込ませ、前記プログラムを実行してコ
ンピュータを制御しながら上述した半導体集積回路装置
の多電源供給方法を実現することができる。ここで、前
記記録媒体とは、メモリ装置、磁気ディスク装置、光デ
ィスク装置等、プログラムを記録することができるよう
な装置が含まれる。
【００５９】
【発明の効果】以上説明してきたように、本発明に係る
半導体集積回路装置、半導体集積回路装置の多電源供給
方法、及び半導体集積回路装置の多電源供給プログラム
を記録した機械読み取り可能な記録媒体によれば、多電
源の供給を必要とするセルを含む半導体集積回路の面積
増加を回避しつつ、効率よく配線を行うことができる。
【図面の簡単な説明】
【図１】本実施形態の半導体集積回路装置の多電源供給
方法の処理を示すフローチャートである。
【図２】本実施形態に用いる半導体集積回路装置を示す
図である。
【図３】多電源供給の必要のあるセルを抽出するステッ
プＳ１を説明するための図である。
【図４】抽出したセルを複数のグループに分けるステッ
プＳ２を説明するための図である。
【図５】グループ数に応じた電位供給のためのセルを追
加するステップＳ３を説明するための図である。
【図６】ステップＳ３にて追加するセルの位置を決定す
る処理を説明するための図である。
【図７】電位供給セルとグループ内の電位供給を必要と
しているセルとを接続するステップＳ４を説明するため
の図である。
【図８】第２の実施形態を説明するための図である。
【図９】図８のセル付近の拡大図を示したものである。
【図１０】レベル変換器の回路構成を示す図である。
【図１１】本実施形態で用いるレベル変換器の第１の回
路構成を示す図である。
【図１２】本実施形態で用いるレベル変換器の第２の回
路構成を示す図である。
【図１３】本実施形態で用いるレベル変換器の第３の回
路構成を示す図である。
【図１４】従来の半導体集積回路を示す図である。
【図１５】従来のレベル変換器の回路構成を示す図であ
る。
【符号の説明】
３，９ セル ５ 低電圧電源線 ７ 高電圧電源線 １１ 多電源供給セル １３，５３ ２カラムセル １５ レベル変換器 １７ 電位供給用ネット １９ 電位供給用電源線 ２１ セルカラム ２３，２７，３３，３５ 高電圧レベル用Ｐ−ｃｈトラ
ンジスタ ２５，２９，３７，３９ 高電圧レベル用Ｎ−ｃｈトラ
ンジスタ ３１ 低電圧レベル用インバータ ４１ 低電圧レベル用Ｐ−ｃｈトランジスタ ４３ 低電圧レベル用Ｎ−ｃｈトランジスタ ４５，５５，５９ 高電圧用Ｎウェル ４７，６１ Ｎウェル電位供給部 ４９ 低電圧レベル入力端子 ５１，５７ 低電圧用Ｎウェル １００ 半導体集積回路 １１０ ＩＯ部 １２０ コア部 ＩＮ 入力端子 Ｚ 出力端子 ＶＤＤＬ 低電圧電源線 ＶＤＤＨ 高電圧電源線 ＶＳＳ グランド線 Ａ，Ｂ，Ｃ グループ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 貴史 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 金沢 正博 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 水野 千春 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 所定のセルに複数の電位を供給してなる
    半導体集積回路装置であって、 前記所定のセル内部の電源線より前記複数の電位のうち
    少なくとも一の電位が供給され、電源供給用ネットより
    前記複数の電位のうち他の電位が供給されるセルを備え
    ることを特徴とする半導体集積回路装置。
  2. 【請求項２】 所定のセルに複数の電位を供給してなる
    半導体集積回路装置であって、 前記所定のセルに前記複数の電位のうち一の電位を供給
    する少なくとも一の電源線と、 前記所定のセルに前記複数の電位のうち他の電位を電位
    供給用ネットにて供給する電源線と、 を具備することを特徴とする半導体集積回路装置。
  3. 【請求項３】 前記所定のセルは、 電源供給用ネットから前記他の電位の供給を受けるレベ
    ル変換器であること特徴とする請求項１又は２記載の半
    導体集積回路装置。
  4. 【請求項４】 前記レベル変換器は、 前記一の電位を供給する電源線より電位の供給を受ける
    Ｎウェルと、 前記Ｎウェル上に備わり、ソースが前記電源線に接続さ
    れる第１のＰ型トランジスタと、 前記Ｎウェル上に備わり、ソースが前記電源線に接続さ
    れ、ゲートが前記第１のＰ型トランジスタのドレインに
    接続され、ドレインが前記第１のＰ型トランジスタのゲ
    ートに接続される第２のＰ型トランジスタと、 前記Ｎウェル上に備わり、ソースが前記電源供給用ネッ
    トに接続される第３のＰ型トランジスタと、 ソースが前記第１のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのドレイン
    に接続され、ドレインがグランド線に接続される第１の
    Ｎ型トランジスタと、 ソースが前記第２のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのゲートに
    接続され、ドレインがグランド線に接続される第２のＮ
    型トランジスタと、 ソースが前記第３のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのゲートに
    接続され、ドレインがグランド線に接続される第３のＮ
    型トランジスタと、 を備えることを特徴とする請求項３記載の半導体集積回
    路装置。
  5. 【請求項５】 前記レベル変換器は、 前記一の電位を供給する電源線より電位の供給を受ける
    第１のＮウェルと、 前記電源供給用ネットより電位の供給を受ける第２のＮ
    ウェルと、 前記第１のＮウェル上に備わり、ソースが前記電源線に
    接続される第１のＰ型トランジスタと、 前記第１のＮウェル上に備わり、ソースが前記電源線に
    接続され、ゲートが前記第１のＰ型トランジスタのドレ
    インに接続され、ドレインが前記第１のＰ型トランジス
    タのゲートに接続される第２のＰ型トランジスタと、 前記第２のＮウェル上に備わり、ソースが前記電源供給
    用ネットに接続される第３のＰ型トランジスタと、 ソースが前記第１のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのドレイン
    に接続され、ドレインがグランド線に接続される第１の
    Ｎ型トランジスタと、 ソースが前記第２のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのゲートに
    接続され、ドレインがグランド線に接続される第２のＮ
    型トランジスタと、 ソースが前記第３のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのゲートに
    接続され、ドレインがグランド線に接続される第３のＮ
    型トランジスタと、 を備えることを特徴とする請求項３記載の半導体集積回
    路装置。
  6. 【請求項６】前記レベル変換器は、 前記第１の電位を供給する第１の電源線より電位の供給
    を受ける第１のＮウェルと、 前記第１の電源線に隣接し前記他の電位を供給する第２
    の電源線より電位の供給を受ける第２のＮウェルと、 前記第１のＮウェル上に備わり、ソースが前記第１の電
    源線に接続される第１のＰ型トランジスタと、 前記第１のＮウェル上に備わり、ソースが前記第１の電
    源線に接続され、ゲートが前記第１のＰ型トランジスタ
    のドレインに接続され、ドレインが前記第１のＰ型トラ
    ンジスタのゲートに接続される第２のＰ型トランジスタ
    と、前記第２のＮウェル上に備わり、ソースが前記第２
    の電源線に接続される第３のＰ型トランジスタと、 ソースが前記第１のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのドレイン
    に接続され、ドレインがグランド線に接続される第１の
    Ｎ型トランジスタと、 ソースが前記第２のＰ型トランジスタのドレインに接続
    され、ゲートが前記第３のＰ型トランジスタのゲートに
    接続され、ドレインがグランド線に接続される第２のＮ
    型トランジスタと、 ソースが前記第３のＰ型トランジスタのドレインに接続
    され、ゲートが前記第２のＮ型トランジスタのゲートに
    接続され、ドレインがグランド線に接続される第３のＮ
    型トランジスタと、 を備えることを特徴とする請求項３記載の半導体集積回
    路装置。
  7. 【請求項７】 セルカラム毎に配置されたセルを具備す
    る半導体集積回路装置における所定のセルに複数の電源
    を供給する半導体集積回路装置の多電源供給方法であっ
    て、 電位供給用セルを所定の電位が供給されるセルカラムに
    配置するステップと、 前記電位供給用セルと複数の電位を供給するセルに電位
    供給用ネットにて接続するステップと、 を含むことを特徴とする半導体集積回路装置の多電源供
    給方法。
  8. 【請求項８】 セルカラム毎に配置されたセルを具備す
    る半導体集積回路装置における所定のセルに複数の電位
    を供給する半導体集積回路装置の多電源供給方法であっ
    て、 前記複数の電位を供給する必要のあるセルを抽出するス
    テップと、 前記抽出したセルをグループに分けるステップと、 グループ数に応じて電位供給セルを追加するステップ
    と、 前記電位供給用セルと前記複数の電位を供給する必要の
    あるセルとを電位供給用ネットにて接続するステップ
    と、 を含むことを特徴とする半導体集積回路装置の多電源供
    給方法。
  9. 【請求項９】 前記グループ数に応じて電位供給用セル
    を追加するステップは、 前記追加する電位供給用セルとこの電位供給用セルに接
    続する複数の電位を供給する必要のあるセルとを接続す
    る配線の配線抵抗を考慮して電位供給用セルを追加する
    ことを特徴とする請求項８記載の半導体集積回路装置の
    多電源供給方法。
  10. 【請求項１０】 セルカラム毎に配置されたセルを具備
    する半導体集積回路装置における所定のセルに複数の電
    源を供給する半導体集積回路装置の多電源供給プログラ
    ムを記録した機械読み取り可能な記録媒体であって、 電位供給用セルを所定の電位が供給されるセルカラムに
    配置し、前記電位供給用セルと複数の電位を供給するセ
    ルに電位供給用ネットにて接続する処理ことを含むこと
    を特徴とする半導体集積回路装置の多電源供給プログラ
    ムを記録した機械読み取り可能な記録媒体。
  11. 【請求項１１】 セルカラム毎に配置されたセルを具備
    する半導体集積回路装置における所定のセルに複数の電
    位を供給する半導体集積回路装置の多電源供給プログラ
    ムを記録した機械読み取り可能な記録媒体であって、 前記複数の電位を供給する必要のあるセルを抽出するス
    テップと、 前記抽出したセルをグループに分けるステップと、 グループ数に応じて電位供給セルを追加するステップ
    と、 前記電位供給用セルと前記複数の電位を供給する必要の
    あるセルとを電位供給用ネットにて接続するステップ
    と、 を含むことを特徴とする半導体集積回路装置の多電源供
    給プログラムを記録した機械読み取り可能な記録媒体。
  12. 【請求項１２】 前記グループ数に応じて電位供給用セ
    ルを追加するステップは、 前記追加する電位供給用セルとこの電位供給用セルに接
    続する複数の電位を供給する必要のあるセルとを接続す
    る配線の配線長を考慮して電位供給用セルを追加するこ
    とを特徴とする請求項１１記載の半導体集積回路装置の
    多電源供給プログラムを記録した機械読み取り可能な記
    録媒体。
JP8351611A 1996-12-27 1996-12-27 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体 Pending JPH10189749A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8351611A JPH10189749A (ja) 1996-12-27 1996-12-27 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体
US08/996,998 US6097043A (en) 1996-12-27 1997-12-23 Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit
US09/609,408 US6683336B1 (en) 1996-12-27 2000-07-03 Semiconductor integrated circuit, supply method for supplying multiple supply voltages in semiconductor integrated circuit, and record medium for storing program of supply method for supplying multiple supply voltages in semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8351611A JPH10189749A (ja) 1996-12-27 1996-12-27 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体

Publications (1)

Publication Number Publication Date
JPH10189749A true JPH10189749A (ja) 1998-07-21

Family

ID=18418444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8351611A Pending JPH10189749A (ja) 1996-12-27 1996-12-27 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体

Country Status (2)

Country Link
US (1) US6097043A (ja)
JP (1) JPH10189749A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759698B2 (en) 2002-01-23 2004-07-06 Renesas Technology Corp. Semiconductor integrated circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077609A (ja) * 1998-08-28 2000-03-14 Hitachi Ltd 半導体集積回路装置
JP3579633B2 (ja) * 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
JP4748867B2 (ja) * 2001-03-05 2011-08-17 パナソニック株式会社 集積回路装置
US20100045364A1 (en) * 2008-08-25 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive voltage bias methodology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
JP3074003B2 (ja) * 1990-08-21 2000-08-07 株式会社日立製作所 半導体集積回路装置
JP3256554B2 (ja) * 1991-02-25 2002-02-12 株式会社日立製作所 半導体集積回路装置
KR940003410B1 (ko) * 1991-08-01 1994-04-21 삼성전자 주식회사 망사 구조의 전원선을 가지는 반도체 메모리 장치
US5300789A (en) * 1991-12-24 1994-04-05 At&T Bell Laboratories Article comprising means for modulating the optical transparency of a semiconductor body, and method of operating the article
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
JP3520659B2 (ja) * 1995-03-30 2004-04-19 セイコーエプソン株式会社 複数の電源電圧で駆動されるゲートアレイ及びそれを用いた電子機器
JPH1074843A (ja) * 1996-06-28 1998-03-17 Toshiba Corp 多電源集積回路および多電源集積回路システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759698B2 (en) 2002-01-23 2004-07-06 Renesas Technology Corp. Semiconductor integrated circuit

Also Published As

Publication number Publication date
US6097043A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
US7185305B1 (en) Creating a power distribution arrangement with tapered metal wires for a physical design
JPS5823948B2 (ja) 半導体チツプ
JPH0462439B2 (ja)
EP0225499A2 (en) Seed and stitch approach to embedded arrays
JPH0555530A (ja) 不揮発性記憶装置
KR100352897B1 (ko) 반도체불휘발성기억장치
JP3213711B2 (ja) 論理チップ
JPH09162720A (ja) 組み合わせ論理回路及びその設計方法
EP0029716B1 (en) Semiconductor prom device
JPH10189749A (ja) 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体
US4593205A (en) Macrocell array having an on-chip clock generator
CN100416579C (zh) 埋入式可切换功率环
JPS61272948A (ja) 論理ゲ−ト表現から回路を合成する方法
JP2003330987A (ja) 半導体集積回路のレイアウト方法及び半導体集積回路
US4841484A (en) Tri-state IIL gate
JP2936542B2 (ja) 電源幹線のレイアウト方法
JPH01282796A (ja) 不揮発性半導体記憶装置
JPS62165788A (ja) 半導体集積回路装置
US6912703B2 (en) Structure of integrated circuit standard cell library for reducing power supply voltage fluctuation
JP2005197428A (ja) 半導体集積回路
US6606268B2 (en) Non-volatile semiconductor integrated circuit
JPH0794587A (ja) 半導体装置、半導体設計方法及びその設計装置
US20080134126A1 (en) Data processing in digital systems
JP2515029B2 (ja) 半導体記憶装置
JPH037964Y2 (ja)