JP2000294719A - リードフレームおよびそれを用いた半導体装置ならびにその製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Info

Publication number
JP2000294719A
JP2000294719A JP11102632A JP10263299A JP2000294719A JP 2000294719 A JP2000294719 A JP 2000294719A JP 11102632 A JP11102632 A JP 11102632A JP 10263299 A JP10263299 A JP 10263299A JP 2000294719 A JP2000294719 A JP 2000294719A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
terminal connection
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11102632A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP11102632A priority Critical patent/JP2000294719A/ja
Publication of JP2000294719A publication Critical patent/JP2000294719A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボトムリードタイプの小形の半導体装置にお
いて実装時の半田接続の接続信頼性の向上を図る。 【解決手段】 半導体チップ２を支持するタブ１ｅと、
半導体チップ２がモールドによって樹脂封止されて形成
された封止部３と、タブ１ｅの周囲に配置されるととも
に、封止部３の裏面３ａ側の面内にこの面と同一面とな
って露出する端子接続面１ｂを備え、かつ端子接続面１
ｂに凹部１ｄが形成された複数のリード１ａと、半導体
チップ２のパッド２ａとこれに対応するリード１ａとを
電気的に接続するボンディングワイヤ４とによって構成
され、封止部３の裏面３ａとほぼ同一面に各リード１ａ
の端子接続面１ｂが配置され、この端子接続面１ｂに凹
部１ｄが形成されたことにより、実装時にリード１ａの
凹部１ｄに半田８が埋め込まれるため、半田接合部に配
置される半田量を増加でき、半田接続強度を向上でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小形の半導体装置の半田実装における接続
信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化を図った半導体装置として、ＣＳＰ
（Chip Scale Package) と呼ばれるチップサイズまたは
半導体チップより若干大きい程度の小形パッケージが開
発されている。
【０００４】このＣＳＰのうち、少ピン系のＣＳＰに
は、低コスト化のためにＱＦＰ（QuadFlat Package)や
ＳＯＰ（Small Outline Package)用のリードフレームを
使用しているものがあり、この構造のＣＳＰでは、樹脂
封止によって形成された封止部の裏面（半導体装置実装
側の面）内に全てのリードがその端子接続面を露出して
配置される。
【０００５】その際、小形化を図るための片面モールド
構造となり、その結果、封止部の裏面において各リード
の端子接続面は、封止部の裏面とほぼ同一の高さに配置
されている。
【０００６】つまり、封止部の裏面とリードの端子接続
面とがほぼ同一面に形成される（このような構造を、以
降、ボトムリードタイプと呼ぶ）。
【０００７】なお、種々のＣＳＰの構造については、例
えば、日刊工業新聞社１９９７年３月１日発行、「表面
実装技術１９９７／３月号／Ｖｏｌ．７、Ｎｏ．３」、
１〜９頁に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術のボトムリードタイプのＣＳＰにおいては、封止部の
裏面とリードの端子接続面とがほぼ同一面に形成されて
いるため、実装基板などに半田付けによってこのＣＳＰ
を実装した際に、ＣＳＰのリードと基板端子との間に形
成される半田フィレット（半田接合部のすみ肉）が非常
に少なくなる。
【０００９】その結果、ＣＳＰの基板実装時の接続信頼
性の低下が問題となる。
【００１０】本発明の目的は、実装時の半田接続におけ
る接続信頼性の向上を図るリードフレームおよびそれを
用いた半導体装置ならびにその製造方法を提供すること
にある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明のリードフレームは、半
導体チップを支持可能なチップ支持部と、前記チップ支
持部の周囲に配置され、前記半導体チップを樹脂封止し
て形成される封止部の半導体装置実装側の面内にこの面
と同一面となって露出する端子接続面を備え、前記端子
接続面に凹部または凸部が形成された複数のリードとを
有するものである。
【００１４】また、本発明の半導体装置は、半導体チッ
プを支持するチップ支持部と、前記半導体チップが樹脂
封止されて形成された封止部と、前記チップ支持部の周
囲に配置され、前記封止部の半導体装置実装側の面内に
この面とほぼ同一面となって露出する端子接続面を備
え、前記端子接続面に凹部または凸部が形成された複数
のリードと、前記半導体チップの表面電極とこれに対応
する前記リードとを電気的に接続する接続部材とを有す
るものである。
【００１５】これにより、実装基板などへの半田実装時
に端子接続面の凹部または凸部によって半田接合部の半
田接合面積を増加させることができるとともに、凹部ま
たは凸部により、配置される半田の量を増やすことがで
きる。
【００１６】したがって、ボトムリードタイプの小形の
半導体装置の実装時の半田付け強度を向上させることが
でき、その結果、半田接続における接続信頼性を向上で
きる。
【００１７】また、本発明の半導体装置の製造方法は、
半導体チップを樹脂封止して形成される封止部の半導体
装置実装側の面内にこの面と同一面となって露出する端
子接続面を備え、前記端子接続面に凹部または凸部が形
成された複数のリードを有するリードフレームを準備す
る工程と、前記リードフレームのチップ支持部と前記半
導体チップとを接合する工程と、前記半導体チップの表
面電極とこれに対応する前記リードフレームの前記リー
ドとを電気的に接続する工程と、前記半導体チップを樹
脂封止して、前記凹部または前記凸部が形成された前記
リードの前記端子接続面を前記半導体装置実装側の面内
にこの面と同一面となって露出させて前記封止部を形成
する工程と、複数の前記リードを前記リードフレームの
枠部から分離する工程とを有するものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１９】図１は本発明によるリードフレームの構造
の実施の形態の一例を示す部分平面図、図２は本発明の
半導体装置の構造の実施の形態の一例を示す図であり、
（ａ）は平面図、（ｂ）は底面図、図３は図２に示す半
導体装置の構造を示す断面図、図４は図２に示す半導体
装置におけるリードの端子接続面の凹部の構造を示す図
であり、（ａ）は図２（ｂ）におけるＡ部の詳細構造を
示す拡大図、（ｂ）は（ａ）のリードのＢ−Ｂ断面を示
す断面図、図５は本発明による半導体装置の製造方法の
実施の形態の一例を示す製造プロセス図と各工程ごとの
断面図、図６は図２に示す半導体装置の実装基板への実
装状態の構造の一例を示す部分断面図である。
【００２０】図１に示す本実施の形態のリードフレーム
１は、小形・樹脂封止形で、かつ面実装形の半導体装置
に用いられるものであり、本実施の形態ではこの半導体
装置の一例として、図２および図３に示すＣＳＰ７を取
り上げて説明する。
【００２１】なお、ＣＳＰ７は、チップサイズまたは半
導体チップ２より若干大きい程度の小形パッケージであ
り、本実施の形態のＣＳＰ７は、比較的ピン数が少な
く、主に携帯電子機器などに組み込まれるものであり、
モールドによって形成された封止部３の半導体装置実装
側の面（以降、裏面３ａという）内に外部機器の端子な
どと電気的に接続する複数のリード１ａが配置されたエ
リアアレイタイプのものである。
【００２２】図１〜図４を用いて、図１に示すリードフ
レーム１の構成について説明すると、半導体チップ２を
支持可能なタブ１ｅ（チップ支持部）と、タブ１ｅの周
囲に配置されるとともに、半導体チップ２を樹脂封止し
て形成される封止部３の裏面３ａ（半導体装置実装側の
面）内にこの裏面３ａと同一面となって露出する端子接
続面１ｂを備え、かつ端子接続面１ｂに凹部１ｄが形成
された複数のリード１ａと、タブ１ｅおよび複数のリー
ド１ａを支持する枠部１ｆとからなる薄板状の金属板で
ある。
【００２３】なお、リードフレーム１は、図１に示すよ
うに、１枚のリードフレーム１から複数個のＣＳＰ７を
製造することが可能な長尺状の細長い多連のものであ
る。
【００２４】つまり、１枚のリードフレーム１には、１
個のＣＳＰ７に対応したパッケージ領域が複数個形成さ
れており、さらに、その枠部１ｆには、ダイボンディン
グ時やワイヤボンディング時にリードフレーム１を搬送
する際の複数のガイド用長孔１ｇおよび位置決め孔１ｈ
が形成されている。
【００２５】なお、リードフレーム１の材料は、例え
ば、銅（Ｃｕ）、鉄（Ｆｅ）、または、鉄とニッケルと
の合金（Ｆｅ−Ｎｉ）などであり、その厚さは、例え
ば、0.１〜0.２ｍｍ程度であるが、前記材料や前記厚さ
などは、これらに限定されるものではない。
【００２６】また、リードフレーム１において、各リー
ド１ａやタブ１ｅ、または、ガイド用長孔１ｇや位置決
め孔１ｈなどの各形状パターンは、エッチングまたはプ
レス抜き金型によるプレスによって形成されるものであ
る。
【００２７】なお、前記各形状パターンが形成された
後、リードフレーム１の表面には、ワイヤボンディング
可能なようにＡｇやＮｉ−Ｐｄ−Ａｕなどのめっき処理
が行われる。
【００２８】また、本実施の形態のリードフレーム１に
おけるリード１ａの端子接続面１ｂに形成された凹部１
ｄは、図４（ａ）に示すように、細長い端子接続面１ｂ
の長手方向に沿ってその中央付近に細長く形成された溝
状を成すものであり、その深さは、例えば、リードフレ
ーム１の板厚の１／２程度のものである。
【００２９】さらに、この凹部１ｄは、例えば、エッチ
ングによって形成される。
【００３０】なお、各リード１ａは、それぞれの端子接
続面１ｂが、半導体チップ２が樹脂封止されて封止部３
が形成された際にこの封止部３の裏面３ａとほぼ同一面
に露出して配置されている。
【００３１】これにより、このリード１ａを有するＣＳ
Ｐ７においては、図６に示すように半田８を用いた実装
を行う際に、リード１ａの端子接続面１ｂの凹部１ｄに
半田８が埋め込まれるため、半田接続における半田接合
部に配置される半田量を増加でき、その結果、半田接続
強度を向上できる。
【００３２】次に、図２、図３および図４に示す本実施
の形態のＣＳＰ７（半導体装置）の構成について説明す
る。
【００３３】前記ＣＳＰ７は、チップサイズの小形の樹
脂封止形で、かつ面実装形のものであるとともに、図１
に示すリードフレーム１を用いて製造したものであり、
複数のリード１ａが、図２（ｂ）に示すように、封止部
３の裏面３ａ内に各端子接続面１ｂを露出させて配置さ
れたボトムリードタイプのものである。
【００３４】前記ＣＳＰ７の構成について説明すると、
主面２ｂに半導体集積回路が形成された半導体チップ２
を支持するチップ支持部であるタブ１ｅと、半導体チッ
プ２がモールドによって樹脂封止されて形成された封止
部３と、タブ１ｅの周囲に配置されるとともに、封止部
３の裏面３ａ（半導体装置実装側の面）側の面内にこの
面と同一面となって露出する端子接続面１ｂを備え、か
つ端子接続面１ｂに凹部１ｄが形成された複数のリード
１ａと、半導体チップ２のパッド２ａ（表面電極）とこ
れに対応するリード１ａのボンディング面１ｃとを電気
的に接続するボンディングワイヤ４（接続部材）とによ
って構成され、封止部３の裏面３ａとほぼ同一面に各リ
ード１ａの端子接続面１ｂが配置されている。
【００３５】すなわち、本実施の形態のＣＳＰ７は、封
止部３の裏面３ａとほぼ同一面に配置された各リード１
ａを封止部３から水平方向の外部に突出させることな
く、封止部３の裏面３ａ内に配置したエリアアレイ構造
であり、各リード１ａの端子接続面１ｂが封止部３の裏
面３ａとほぼ同一面となって配置され、この端子接続面
１ｂに凹部１ｄが形成されているものである。
【００３６】したがって、ＣＳＰ７におけるリード１ａ
は、インナリードとアウタリードとの両者の機能を併せ
持ったものである。
【００３７】なお、それぞれのリード１ａには、その外
側端部にリードフレーム１の枠部１ｆから切断分離した
際の切断しろが残留するため、図２（ａ）に示すよう
に、各リード１ａの外側端部が封止部３から数十〜数百
μｍ程度突出する構造になっている。
【００３８】また、本実施の形態のＣＳＰ７では、図２
（ｂ）に示すように、タブ１ｅも封止部３の裏面３ａと
同一面に露出して配置されている。
【００３９】これは、半導体チップ２の裏面２ｃ側から
タブ１ｅを介して放熱を行う場合や、半導体チップ２の
裏面２ｃからＧＮＤ電位を実装基板９（図６参照）のＧ
ＮＤ端子などに電気的に接続する場合などに露出させる
構造とするものである。
【００４０】ただし、タブ１ｅは、封止部３の裏面３ａ
に必ずしも露出させなくてもよく、封止部３の内部に埋
め込む構造としてもよい。
【００４１】また、本実施の形態のＣＳＰ７には、図３
に示すように、各リード１ａの端子接続面１ｂに半田め
っき層６が形成されている。
【００４２】この半田めっき層６は、ＣＳＰ７を半田実
装した際の半田接続強度を高めるためのものであり、モ
ールドによる樹脂封止を行った後に、リード１ａの端子
接続面１ｂとタブ１ｅとに半田めっき処理を行い、半田
めっき層６を形成するものである。
【００４３】なお、半田めっき層６の厚さは、例えば、
１０μｍ程度である。
【００４４】また、本実施の形態のＣＳＰ７の封止部３
は、フィルムシートを用いたモールドによって形成され
ることがあり、このようなモールドにおいては、ＣＳＰ
７のリード１ａの端子接続面１ｂが前記フィルムシート
にめり込んでモールドされる場合があり、その際、封止
後、リード１ａの端子接続面１ｂが封止部３の裏面３ａ
より僅かに（数μｍ〜数十μｍ程度）突出して形成され
る場合がある。
【００４５】したがって、本実施の形態のＣＳＰ７で
は、各リード１ａの端子接続面１ｂが封止部３の裏面３
ａとほぼ同一面となって配置されているものの、半田め
っき層６の厚さ分やモールド時の前記フィルムシートへ
のめり込み分などによって、リード１ａの端子接続面１
ｂが封止部３の裏面３ａより僅かに（数μｍ〜数十μｍ
程度）突出して形成される場合もあり、このような構造
の場合であっても各リード１ａの端子接続面１ｂは、封
止部３の裏面３ａとほぼ同一面となって配置されている
ものとする。
【００４６】なお、リード１ａに対しての半田めっき層
６の形成については、例えば、予め、リードフレーム１
の段階でこれの表面に外部装置（例えは、図６に示す実
装基板９や他の測定機器など）との接続を可能にする表
面処理、例えば、ＰｄやＰｄ−Ａｕなどの表面処理が行
われている場合には、樹脂封止後の半田めっき層６の形
成すなわち半田めっき処理は不要となる。
【００４７】また、本実施の形態のＣＳＰ７には、封止
部３の裏面３ａに露出した各リード１ａの端子接続面１
ｂに細長い溝状の凹部１ｄが形成されている。
【００４８】つまり、図４（ａ),（ｂ）に示すように、
細長い端子接続面１ｂの長手方向に沿ってその中央付近
に細長い凹部１ｄが溝状に形成され、その深さは、例え
ば、リード１ａの板厚（例えば、リード１ａは、厚さ0.
１〜0.２ｍｍ程度）の１／２程度である。
【００４９】なお、リード１ａの端子接続面１ｂの凹部
１ｄは、例えば、エッチングによって形成されるもので
ある。
【００５０】これにより、図６に示すように、ＣＳＰ７
において半田８を介して実装基板９などに実装を行った
際に、リード１ａの端子接続面１ｂの凹部１ｄに半田８
が埋め込まれるため、半田接続における半田接合部に配
置される半田量を増加でき、これにより、半田接続強度
を向上できる。
【００５１】なお、半導体チップ２は、タブ１ｅ上にボ
ンディング材５（例えば、導電性の熱硬化性あるいは熱
可塑性の接着剤など）によって固定されている。
【００５２】さらに、半導体チップ２のパッド２ａとこ
れに対応するリード１ａのボンディング面１ｃとを電気
的に接続するボンディングワイヤ４（接続部材）は、例
えば、金線やアルミニウム線などである。
【００５３】また、封止部３は、モールド方法による樹
脂封止によって形成され、その際用いられる封止用の樹
脂は、例えば、熱硬化性のエポキシ樹脂などである。
【００５４】なお、リード１ａやタブ１ｅは、例えば、
Ｃｕ、ＦｅまたはＦｅ−Ｎｉなどによって形成され、そ
の厚さは、例えば、0.１〜0.２ｍｍ程度の薄板材であ
る。
【００５５】次に、本実施の形態のＣＳＰ７の製造方法
を図５に示す製造プロセス図にしたがって説明する。
【００５６】なお、前記ＣＳＰ７の製造方法は、図１に
示すリードフレーム１を用いて行うものである。
【００５７】まず、半導体チップ２を樹脂封止して形成
される封止部３の裏面３ａ側の面内にこの面と同一面と
なって露出する端子接続面１ｂを備え、端子接続面１ｂ
に細長い溝状の凹部１ｄが予め形成された複数のリード
１ａを有する図１に示すリードフレーム１を準備する。
【００５８】すなわち、予め、各リード１ａの端子接続
面１ｂに細長い溝状の凹部１ｄ（深さは、例えば、リー
ド１ａの板厚の１／２程度）が形成されたリードフレー
ム１を準備する。
【００５９】なお、図１に示すリードフレーム１は、１
枚のリードフレーム１から複数個のＣＳＰ７を製造する
ことが可能な長尺状の細長い多連のものである。
【００６０】つまり、１枚のリードフレーム１には、１
個のＣＳＰ７に対応したパッケージ領域が複数個形成さ
れており、各リード１ａには、その端子接続面１ｂに凹
部１ｄが形成されている。
【００６１】一方、図５のステップＳ１に基づいて主面
２ｂに半導体集積回路が形成された半導体チップ２を準
備する。
【００６２】続いて、ステップＳ２のように、リードフ
レーム１を供給し、その後、リードフレーム１のタブ１
ｅと半導体チップ２の裏面２ｃとを接合する。
【００６３】すなわち、図３および図５のステップＳ３
に示すように、リードフレーム１のタブ１ｅにダイボン
ド材５を介して主面２ｂを上方に向けて半導体チップ２
を固定するチップマウント（ダイボンディングまたはペ
レットボンディングともいう）を行う。
【００６４】その後、半導体チップ２のパッド２ａと、
これに対応するリード１ａのボンディング面１ｃとをワ
イヤボンディング（ステップＳ４）によって電気的に接
続する。
【００６５】これにより、半導体チップ２のパッド２ａ
とリード１ａのボンディング面１ｃとがボンディングワ
イヤ４によって電気的に接続される。
【００６６】その後、ステップＳ５に示すように、モー
ルドによる半導体チップ２の樹脂封止を行う。
【００６７】ここでは、半導体チップ２をモールドによ
って樹脂封止することにより、凹部１ｄが形成されたリ
ード１ａの端子接続面１ｂを封止部３の裏面３ａとほぼ
同一面となるように、樹脂封止して封止部３を形成す
る。
【００６８】これにより、各リード１ａは、封止部３の
裏面３ａ内に配置されるとともに、端子接続面１ｂが裏
面３ａとほぼ同一面となって配置される。
【００６９】したがって、封止部３の裏面３ａには、各
リード１ａがそれぞれの端子接続面１ｂを露出している
とともに、それぞれの端子接続面１ｂには図４に示すよ
うな細長い凹部１ｄが形成された構造になる。
【００７０】なお、本実施の形態のＣＳＰ７では、図２
（ｂ）に示すように、タブ１ｅも封止部３の裏面３ａと
ほぼ同一面となって配置される。
【００７１】樹脂封止後、各リード１ａの端子接続面１
ｂとタブ１ｅとに図３に示すような半田めっき層６を形
成する。
【００７２】すなわち、ステップＳ６に示すように、各
リード１ａの端子接続面１ｂとタブ１ｅとに半田めっき
を行う。
【００７３】その後、複数のリード１ａをリードフレー
ム１の枠部１ｆから切断によって切り離すリード切断
（ステップＳ７）を行って、リードフレーム１の枠部１
ｆから封止部３を含むリード１ａを分離して図２（ｂ）
に示す形状とする。
【００７４】すなわち、図２または図３に示すＣＳＰ７
を完成させる（ステップＳ８）。
【００７５】ここで、本実施の形態では、ＣＳＰ７の組
み立て後、その実装形態として図６に示すように、実装
基板９上に半田８を介してＣＳＰ７を実装した場合の構
造を説明する。
【００７６】つまり、図６に示すように、本実施の形態
のＣＳＰ７には、その各リード１ａの端子接続面１ｂに
凹部１ｄが形成されているため、半田実装を行った際
に、リード１ａの端子接続面１ｂの凹部１ｄに半田８が
埋め込まれ（半田８が流れ込み）、この状態でＣＳＰ７
のリード１ａと実装基板９の基板端子９ａとを半田８を
介して、かつ電気的に接続して実装することができる。
【００７７】本実施の形態のリードフレーム１およびそ
れを用いた半導体装置（ＣＳＰ７）ならびにその製造方
法によれば、以下のような作用効果が得られる。
【００７８】すなわち、ボトムリードタイプのＣＳＰ７
において、リード１ａの端子接続面１ｂに凹部１ｄが形
成されたことにより、実装基板９などへの半田実装時に
端子接続面１ｂの凹部１ｄによって半田接合部の半田接
合面積を増加させることができるとともに、凹部１ｄに
よって、前記半田接合部に配置される半田８の量を増や
すことができる。
【００７９】これにより、ボトムリードタイプのＣＳＰ
７の実装時の半田付け強度を向上させることができる。
【００８０】したがって、このＣＳＰ７の半田接続にお
ける接続信頼性を向上させることができ、その結果、こ
のＣＳＰ７を実装した電子機器などの信頼性の向上を図
ることができる。
【００８１】また、リード１ａの端子接続面１ｂに半田
めっき層６が形成されていることにより、ボトムリード
タイプのＣＳＰ７を実装した際のリード１ａと基板端子
９ａとの半田付け強度をさらに向上させることができ、
その結果、このＣＳＰ７の半田接続における接続信頼性
をさらに向上できる。
【００８２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８３】例えば、前記実施の形態では、ＣＳＰ７の
各リード１ａの端子接続面１ｂに細長い１つの凹部１ｄ
が形成されている場合を説明したが、凹部１ｄは、図７
（ａ）に示す変形例のように、１つのリード１ａの端子
接続面１ｂに分割された複数の小形の凹部１ｄが形成さ
れていてもよい。
【００８４】これによれば、半田接合部の半田接合面積
をさらに増加させることができ、これにともなって、前
記半田接合部に配置される半田８（図６参照）の量をさ
らに増やすことができる。
【００８５】その結果、ボトムリードタイプの小形の半
導体装置（ＣＳＰ７）の実装時の半田付け強度をさらに
向上させることができ、半田接続における接続信頼性を
さらに向上させることができる。
【００８６】なお、図７（ａ）に示す凹部１ｄの縦断面
の構造は、図７（ｂ）に示すように、図４（ｂ）に示す
ものと同じである。
【００８７】また、凹部１ｄの平面的な形状および縦断
面の形状については、前記実施の形態（図４）もしくは
その変形例（図７）に示したものに限定されることな
く、各リード１ａの端子接続面１ｂに凹状に形成されて
いればよい。
【００８８】また、前記実施の形態および前記変形例で
説明した凹部１ｄは、それぞれのリード１ａの端子接続
面１ｂにおいて、その端子接続面１ｂから外部に向かっ
て突出した凸部であってもよい。
【００８９】これによっても、半田接合部の半田接合面
積を増加させることができるとともに、そこに配置され
る半田８の量を増やすことができ、その結果、ボトムリ
ードタイプの小形の半導体装置の実装時の半田付け強度
を向上できる。
【００９０】なお、各リード１ａの端子接続面１ｂにお
いて凹部１ｄと前記凸部とを組み合わせて形成してもよ
い。
【００９１】また、前記実施の形態においては、リード
フレーム１を準備する際に、予めリード１ａに凹部１ｄ
が形成されたリードフレーム１を準備する場合を説明し
たが、凹部１ｄが形成されていないリードフレーム１を
準備し、このリードフレーム１を搬入した後、半導体装
置（ＣＳＰ７）の製造工程に、リードフレーム１のリー
ド１ａの端子接続面１ｂに凹部１ｄまたは前記凸部を形
成する工程を含めてもよい。
【００９２】なお、前記実施の形態においては、半導体
装置が小形のＣＳＰ７の場合について説明したが、前記
半導体装置は、モールドによる樹脂封止形で、かつリー
ドフレーム１を用いて組み立てるボトムリードタイプの
小形のものであれば、ＣＳＰ７以外のもであってもよ
い。
【００９３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９４】（１）．ボトムリードタイプの小形の半導
体装置においてリードの端子接続面に凹部または凸部が
形成されたことにより、半田接合部の半田接合面積を増
加させることができるとともに、半田接合部に配置され
る半田の量を増やすことができる。これにより、前記半
導体装置の実装時の半田付け強度を向上させることがで
き、その結果、前記半導体装置の半田接続における接続
信頼性を向上させることができる。
【００９５】（２）．前記（１）により、ボトムリード
タイプの小形の半導体装置を実装した電子機器などの信
頼性を向上できる。
【００９６】（３）．リードの端子接続面に半田めっき
層が形成されていることにより、ボトムリードタイプの
半導体装置を実装した際のリードと基板端子との半田付
け強度をさらに向上させることができる。
【図面の簡単な説明】
【図１】本発明によるリードフレームの構造の実施の形
態の一例を示す部分平面図である。
【図２】（ａ),（ｂ）は本発明の半導体装置の構造の実
施の形態の一例を示す図であり、（ａ）は平面図、
（ｂ）は底面図である。
【図３】図２に示す半導体装置の構造を示す断面図であ
る。
【図４】（ａ),（ｂ）は図２に示す半導体装置における
リードの端子接続面の凹部の構造を示す図であり、
（ａ）は図２（ｂ）におけるＡ部の詳細構造を示す拡大
図、（ｂ）は（ａ）のリードのＢ−Ｂ断面を示す断面図
である。
【図５】本発明による半導体装置の製造方法の実施の形
態の一例を示す製造プロセス図と各工程ごとの断面図で
ある。
【図６】図２に示す半導体装置の実装基板への実装状態
の構造の一例を示す部分断面図である。
【図７】（ａ),（ｂ）は図２に示す半導体装置における
リードの端子接続面の凹部の変形例の構造を示す図であ
り、（ａ）は図２（ｂ）におけるＡ部の変形例の詳細構
造を示す拡大図、（ｂ）は（ａ）のリードのＣ−Ｃ断面
を示す断面図である。
【符号の説明】
１ リードフレーム １ａ リード １ｂ 端子接続面 １ｃ ボンディング面 １ｄ 凹部 １ｅ タブ（チップ支持部） １ｆ 枠部 １ｇ ガイド用長孔 １ｈ 位置決め孔 ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 主面 ２ｃ 裏面 ３ 封止部 ３ａ 裏面（半導体装置実装側の面） ４ ボンディングワイヤ（接続部材） ５ ダイボンド材 ６ 半田めっき層 ７ ＣＳＰ（半導体装置） ８ 半田 ９ 実装基板 ９ａ 基板端子

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置に用いられるリ
    ードフレームであって、 半導体チップを支持可能なチップ支持部と、 前記チップ支持部の周囲に配置され、前記半導体チップ
    を樹脂封止して形成される封止部の半導体装置実装側の
    面内にこの面と同一面となって露出する端子接続面を備
    え、前記端子接続面に凹部または凸部が形成された複数
    のリードとを有することを特徴とするリードフレーム。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップを支持するチップ支持部と、 前記半導体チップが樹脂封止されて形成された封止部
    と、 前記チップ支持部の周囲に配置され、前記封止部の半導
    体装置実装側の面内にこの面と同一面となって露出する
    端子接続面を備え、前記端子接続面に凹部または凸部が
    形成された複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを電気的に接続する接続部材とを有することを特徴
    とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置であって、前
    記リードの前記端子接続面に複数の前記凹部または前記
    凸部が形成されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項２または３記載の半導体装置であ
    って、前記リードの前記端子接続面に半田めっき層が形
    成されていることを特徴とする半導体装置。
  5. 【請求項５】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを樹脂封止して形成される封止部の半導体
    装置実装側の面内にこの面と同一面となって露出する端
    子接続面を備え、前記端子接続面に凹部または凸部が形
    成された複数のリードを有するリードフレームを準備す
    る工程と、 前記リードフレームのチップ支持部と前記半導体チップ
    とを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームの前記リードとを電気的に接続する工程と、 前記半導体チップを樹脂封止して、前記凹部または前記
    凸部が形成された前記リードの前記端子接続面を前記半
    導体装置実装側の面内にこの面と同一面となって露出さ
    せて前記封止部を形成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  6. 【請求項６】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを樹脂封止して形成される封止部の半導体
    装置実装側の面内にこの面と同一面となって露出する端
    子接続面を備えた複数のリードを有するリードフレーム
    を準備する工程と、 前記リードフレームの前記リードの前記端子接続面に凹
    部または凸部を形成する工程と、 前記リードフレームのチップ支持部と前記半導体チップ
    とを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームの前記リードとを電気的に接続する工程と、 前記半導体チップを樹脂封止して、前記凹部または前記
    凸部が形成された前記リードの前記端子接続面を前記半
    導体装置実装側の面内にこの面と同一面となって露出さ
    せて前記封止部を形成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  7. 【請求項７】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを樹脂封止して形成される封止部の半導体
    装置実装側の面内にこの面と同一面となって露出する端
    子接続面を備え、前記端子接続面に凹部が形成された複
    数のリードを有するリードフレームを準備する工程と、 前記リードフレームのチップ支持部と前記半導体チップ
    とを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームの前記リードとを電気的に接続する工程と、 前記半導体チップを樹脂封止して、前記凹部が形成され
    た前記リードの前記端子接続面を前記半導体装置実装側
    の面内にこの面と同一面となって露出させて前記封止部
    を形成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
    して前記半導体装置を組み立てる工程と、 前記半導体装置組み立て後、前記半導体装置の前記リー
    ドの前記端子接続面の前記凹部に半田を埋め込んで前記
    半導体装置の前記リードと実装基板の基板端子とを前記
    半田を介して電気的に接続して前記実装基板に前記半導
    体装置を実装する工程とを有することを特徴とする半導
    体装置の製造方法。
  8. 【請求項８】 請求項５，６または７記載の半導体装置
    の製造方法であって、前記樹脂封止後、前記リードの前
    記端子接続面に半田めっき層を形成することを特徴とす
    る半導体装置の製造方法。
JP11102632A 1999-04-09 1999-04-09 リードフレームおよびそれを用いた半導体装置ならびにその製造方法 Pending JP2000294719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11102632A JP2000294719A (ja) 1999-04-09 1999-04-09 リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11102632A JP2000294719A (ja) 1999-04-09 1999-04-09 リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Publications (1)

Publication Number Publication Date
JP2000294719A true JP2000294719A (ja) 2000-10-20

Family

ID=14332626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11102632A Pending JP2000294719A (ja) 1999-04-09 1999-04-09 リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Country Status (1)

Country Link
JP (1) JP2000294719A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207275A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005079372A (ja) * 2003-09-01 2005-03-24 Nec Electronics Corp 樹脂封止型半導体装置とその製造方法
JP2005191574A (ja) * 2003-12-24 2005-07-14 Stmicroelectronics Inc 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2005311137A (ja) * 2004-04-22 2005-11-04 Sony Corp 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US7023074B2 (en) * 2002-12-10 2006-04-04 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP2006140258A (ja) * 2004-11-11 2006-06-01 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
WO2006109566A1 (ja) * 2005-04-08 2006-10-19 Rohm Co., Ltd. 半導体装置
JP2006332472A (ja) * 2005-05-30 2006-12-07 Mitsui Chemicals Inc 半導体素子搭載中空パッケージ
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
WO2008105437A1 (ja) * 2007-02-27 2008-09-04 Rohm Co., Ltd. 半導体装置、リードフレームおよび半導体装置の製造方法
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
JP2009124095A (ja) * 2007-11-12 2009-06-04 Samsung Sdi Co Ltd 半導体パッケージ及びその実装方法
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011169717A (ja) * 2010-02-18 2011-09-01 Hokuriku Electric Ind Co Ltd 力検出器
WO2011123220A3 (en) * 2010-04-01 2012-01-05 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法
KR101216509B1 (ko) 2010-08-03 2012-12-31 리니어 테크놀러지 코포레이션 단자의 측부 도금 레이저 처리
JP2013062527A (ja) * 2006-10-04 2013-04-04 Rohm Co Ltd 半導体装置
US8685795B2 (en) 2011-05-18 2014-04-01 Freescale Semiconductor, Inc. Flank wettable semiconductor device
CN104685615A (zh) * 2014-03-27 2015-06-03 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
JP2016040834A (ja) * 2000-12-28 2016-03-24 ルネサスエレクトロニクス株式会社 電子装置の製造方法
CN105720033A (zh) * 2014-12-22 2016-06-29 意法半导体公司 具有预先施加的填充材料的引线框封装体
JP5946943B1 (ja) * 2015-07-10 2016-07-06 アルス株式会社 半導体パッケージ
US9543247B1 (en) 2015-08-31 2017-01-10 Stmicroelectronics (Tours) Sas Surface-mount electronic component
US11309237B2 (en) 2019-09-27 2022-04-19 Stmicroelectronics S.R.L. Semiconductor package with wettable slot structures
CN115020365A (zh) * 2021-03-03 2022-09-06 南茂科技股份有限公司 半导体封装结构及导线架
JP2022146698A (ja) * 2021-03-22 2022-10-05 株式会社東芝 半導体装置

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016040834A (ja) * 2000-12-28 2016-03-24 ルネサスエレクトロニクス株式会社 電子装置の製造方法
US7023074B2 (en) * 2002-12-10 2006-04-04 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP2004207275A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005079372A (ja) * 2003-09-01 2005-03-24 Nec Electronics Corp 樹脂封止型半導体装置とその製造方法
US7166919B2 (en) 2003-09-01 2007-01-23 Nec Electronics Corporation Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
JP2005191574A (ja) * 2003-12-24 2005-07-14 Stmicroelectronics Inc 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2005311137A (ja) * 2004-04-22 2005-11-04 Sony Corp 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006140258A (ja) * 2004-11-11 2006-06-01 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP2006294809A (ja) * 2005-04-08 2006-10-26 Rohm Co Ltd 半導体装置
WO2006109566A1 (ja) * 2005-04-08 2006-10-19 Rohm Co., Ltd. 半導体装置
TWI382499B (zh) * 2005-04-08 2013-01-11 羅姆股份有限公司 半導體裝置
JP2006332472A (ja) * 2005-05-30 2006-12-07 Mitsui Chemicals Inc 半導体素子搭載中空パッケージ
JP2013062527A (ja) * 2006-10-04 2013-04-04 Rohm Co Ltd 半導体装置
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2008211041A (ja) * 2007-02-27 2008-09-11 Rohm Co Ltd 半導体装置、リードフレームおよび半導体装置の製造方法
WO2008105437A1 (ja) * 2007-02-27 2008-09-04 Rohm Co., Ltd. 半導体装置、リードフレームおよび半導体装置の製造方法
TWI421998B (zh) * 2007-02-27 2014-01-01 羅姆股份有限公司 Semiconductor device, lead frame and semiconductor device manufacturing method
US8115299B2 (en) 2007-02-27 2012-02-14 Rohm Co., Ltd. Semiconductor device, lead frame and method of manufacturing semiconductor device
JP2008300717A (ja) * 2007-06-01 2008-12-11 Denso Corp モールドパッケージ
US8319319B2 (en) 2007-11-12 2012-11-27 Samsung Sdi Co., Ltd. Semiconductor package and mounting method thereof
JP2009124095A (ja) * 2007-11-12 2009-06-04 Samsung Sdi Co Ltd 半導体パッケージ及びその実装方法
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011169717A (ja) * 2010-02-18 2011-09-01 Hokuriku Electric Ind Co Ltd 力検出器
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
WO2011123220A3 (en) * 2010-04-01 2012-01-05 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
KR101216509B1 (ko) 2010-08-03 2012-12-31 리니어 테크놀러지 코포레이션 단자의 측부 도금 레이저 처리
JP2012089669A (ja) * 2010-10-19 2012-05-10 Dainippon Printing Co Ltd 半導体装置およびその製造方法
US8685795B2 (en) 2011-05-18 2014-04-01 Freescale Semiconductor, Inc. Flank wettable semiconductor device
CN104685615A (zh) * 2014-03-27 2015-06-03 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
WO2015145651A1 (ja) 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR20160136208A (ko) 2014-03-27 2016-11-29 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
US9601415B2 (en) 2014-03-27 2017-03-21 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
US11227776B2 (en) 2014-12-22 2022-01-18 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
US9578744B2 (en) 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
CN105720033A (zh) * 2014-12-22 2016-06-29 意法半导体公司 具有预先施加的填充材料的引线框封装体
US12094725B2 (en) 2014-12-22 2024-09-17 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP2015195389A (ja) * 2015-06-17 2015-11-05 大日本印刷株式会社 半導体装置およびその製造方法
JP5946943B1 (ja) * 2015-07-10 2016-07-06 アルス株式会社 半導体パッケージ
US9543247B1 (en) 2015-08-31 2017-01-10 Stmicroelectronics (Tours) Sas Surface-mount electronic component
US11309237B2 (en) 2019-09-27 2022-04-19 Stmicroelectronics S.R.L. Semiconductor package with wettable slot structures
CN115020365A (zh) * 2021-03-03 2022-09-06 南茂科技股份有限公司 半导体封装结构及导线架
JP2022146698A (ja) * 2021-03-22 2022-10-05 株式会社東芝 半導体装置
JP7482072B2 (ja) 2021-03-22 2024-05-13 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3780122B2 (ja) 半導体装置の製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
WO2004004005A1 (ja) 半導体装置およびその製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
CN111863762B (zh) 半导体封装件中的引线稳定化
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP2005317998A5 (ja)
JP4091050B2 (ja) 半導体装置の製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP5378643B2 (ja) 半導体装置及びその製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2007157846A (ja) 半導体装置の製造方法
JPH0888295A (ja) 半導体装置
JP2007150372A (ja) 半導体装置の製造方法及び半導体装置
JPH10303227A (ja) 半導体パッケージ及びその製造方法